JPS589193A - Crt display - Google Patents

Crt display

Info

Publication number
JPS589193A
JPS589193A JP10781281A JP10781281A JPS589193A JP S589193 A JPS589193 A JP S589193A JP 10781281 A JP10781281 A JP 10781281A JP 10781281 A JP10781281 A JP 10781281A JP S589193 A JPS589193 A JP S589193A
Authority
JP
Japan
Prior art keywords
start address
raster
refresh memory
register
display screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10781281A
Other languages
Japanese (ja)
Inventor
杉浦 賢一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10781281A priority Critical patent/JPS589193A/en
Publication of JPS589193A publication Critical patent/JPS589193A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はリフレッシュメモリを使用するCRT表示装置
において、リフレッシュメモリの内容を変化させず、表
示画面の実座標原点上変換することが出来るCRT表示
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a CRT display device using a refresh memory, in which the contents of the refresh memory are not changed and can be converted on the real coordinate origin of the display screen.

近年半導体の低価格化が進み、低価格コンピュータにシ
いても、グラフインク表示が可能な機種が増えている。
In recent years, the price of semiconductors has been decreasing, and even among low-cost computers, the number of models that can display graph ink is increasing.

言語はRASIC等汎用言語が使用され大半において互
換性があるが特KCRTコントローラのアドレスカウン
タの構成などの表示画面制御が各々異り、例えば他の機
種のRASICで作成し九プログラムをその11他の機
種に移植することはできない。その1つに表示画面の実
座標原点位置がある。グラフィック画面において機種に
より画素数が決っておシ例えば500X200画素の場
合、X方向500画素、y方向200画素のマトリツク
ス画面であり、(x、y)でプロットする位置が決まる
。第1Eにより説明するならば、1゛づの方式としては
リフレッシュメモリlの中でa図に示す如く、直線情報
が記憶されている状態で、CRT表示画面上の原点位置
(0,0)、t−b内に示す如く画面の左上端に設定し
、y方向が上から下へ進むものC文字ディスプレイに多
い)がある。
The language used is a general-purpose language such as RASIC, and most of them are compatible, but the display screen controls such as the configuration of the address counter of the special KCRT controller are different. It cannot be ported to other devices. One of them is the actual coordinate origin position of the display screen. The number of pixels on a graphic screen varies depending on the model; for example, in the case of 500 x 200 pixels, it is a matrix screen with 500 pixels in the X direction and 200 pixels in the y direction, and the plotting position is determined by (x, y). To explain in terms of 1E, in the 1-by-1 method, the origin position (0, 0) on the CRT display screen is As shown in t-b, it is set at the upper left corner of the screen, and the y direction advances from top to bottom (most common in C character displays).

また他の方式を第2図で説明するならば、a図に示す如
くリフレッシュメモリ中に直線情報が記憶されている状
態で、CRT表示画面上の実原点位置(0、0)がb図
の如く、左下端に設定1九Fから上へyが進むもの(グ
ラフなどの表示に好適)郷があるが、いづれの方式4リ
フレツシユメモリ中の記憶情報と表示画面上のプロット
祉一致している。どちらが有利であるかは、アプリケー
ションによ)異なシー長−短がある。従ってユーザがい
づれの方式をも任意に選択できることが便利である。。
Another method is explained with reference to Fig. 2. In a state where straight line information is stored in the refresh memory as shown in Fig. a, the actual origin position (0, 0) on the CRT display screen is changed as shown in Fig. B. As shown, there is a setting in the lower left corner where y advances upwards from the 19th F (suitable for displaying graphs, etc.), but either method 4 The information stored in the refresh memory and the plot on the display screen do not match. There is. Which is advantageous depends on the application. Therefore, it is convenient for the user to be able to arbitrarily select either method. .

ソフト的に座標変換することは可能であるが、それはア
ドレスカウンタのカウント方式に対応するようにリフレ
ッシュメモリのプロットを書き換えるととKよ)、ソフ
トの互換性という点とそのためのオーバーヘッド時間と
いう点で不利である。
It is possible to convert coordinates using software, but this requires rewriting the refresh memory plot to correspond to the address counter's counting method (K), which is difficult in terms of software compatibility and overhead time. It is disadvantageous.

本発明はリフレッシュメモリの内容を変えずに表示画面
上の実座標原点を切夛換え可能とすることにより、上述
の如き欠点IO除いたCRT表示装置に関するものであ
る。
The present invention relates to a CRT display device that eliminates the above-mentioned drawbacks by making it possible to change the origin of actual coordinates on the display screen without changing the contents of the refresh memory.

以下図面に示す実施例に基いて本発明の詳細な説明する
The present invention will be described in detail below based on embodiments shown in the drawings.

第3eli!I以降は本発明〇一実施例を説明するもの
である。即ち、第3図&祉り7レツシエメモリ内に記憶
された直線情報を示し、CRT表示画面上の鳳点位置管
第1図すと同じようにとることKよシ、第3−bに示す
如き表示出力を得ることが出来、第215!!Ibと同
じようにと乞ことにより、第3図CK示す如き表示出力
を得ることが出来ることを示すものである。このように
本発□明によると同一のリフレッシュメモリから原点の
異り大表示を選択することが可能である。
3rd eli! Embodiment 1 of the present invention will be described from I onwards. That is, Fig. 3 shows the straight line information stored in the 7-receiver memory, and the position of the dot on the CRT display screen is taken in the same manner as shown in Fig. 1, as shown in Fig. 3-b. The display output can be obtained, and the 215th! ! This shows that the display output as shown in FIG. 3CK can be obtained by requesting the same as Ib. As described above, according to the present invention, it is possible to select large displays with different origins from the same refresh memory.

第4−によシ更に詳しく説明するならば、第4図Cに示
す如<、CRT表示画面上において左から右へ、そして
上から下へ走査しているものとすると、す7レツクエメ
モリ1&t”k第4崗aに示す如く左から右へ、そして
上から下へ走査すると、リフレッシュメモリと表示画面
プロットは対応するが、第4156bK示す如くリフレ
ッシュメモリ上屋から右へそして下から上へ走査すると
座標が変換されるものである。
4. To explain in more detail, as shown in FIG. When scanning from left to right and from top to bottom as shown in section 4156b, the refresh memory and display screen plots correspond, but when scanning from the refresh memory shed to the right and from bottom to top as shown in section 4156bK. The coordinates are transformed.

 5 − 第5図はCRT表示装置の°ブロック図であt61はリ
フレッシュメモリ、すなわち表示するパターンを記憶す
るRAMであ)、MPU(マイクープロセツfzニット
)2よリハターンが書llれる。3はリフレッシュメモ
リに書かれ九パターンkcRTK表示する丸めのCRT
コントローラである。リフレッシュメモリlのパターン
#1cRTコントローラ30制御のもとにパラレル−シ
リアル変換器4で7リアリ信号に変換され、ビデオコン
Fローシ5を介してCRT6上に表示される。
5 - FIG. 5 is a block diagram of a CRT display device, where t61 is a refresh memory, that is, a RAM that stores patterns to be displayed, and an MPU (microprocessor fz unit) 2 writes rehearsal data. 3 is a rounded CRT that is written in refresh memory and displays 9 patterns kcRTK
It is a controller. Pattern #1 of the refresh memory 1 is converted into a 7-real signal by the parallel-to-serial converter 4 under the control of the RT controller 30 and displayed on the CRT 6 via the video controller 5.

なお、1−1で示すのはす7レツS/エメモリlへの入
力信号上選択する!ルチプレクナであシ、4−1で示す
のはバスドライバーである。
In addition, the selection is made on the input signal to the lotus 7 letter S/emory l indicated by 1-1! Ruchipurekuna and 4-1 are bus drivers.

また、CRTコントローラ3からビデオ;ントローツ5
に出力される信号はそれぞれ、タインング信号壜、水平
pivA信号及び垂直同期信号である。
Also, video from CRT controller 3;
The signals output to are a timing signal bottle, a horizontal pivA signal, and a vertical synchronization signal, respectively.

6− 第6図はCRTコントI−ラ3のスキャンアドレスを決
定するスキャン制御部のブロック図である。7はす7レ
ツンエメモリのスタートアドレスレジスタでl)表示画
面上の先頭すなわち最上位のラスタに対応するリフレッ
シュメモリlのスノードアドレスを設定するものである
。表示画面上の原点座標が左上端の場合り7レツシニメ
モリの先頭アドレスが@0”であ〕、左下端の場合(リ
フレッシュメモリ最終アドレス−(lラスタ対応メモ9
M−1))の値が設定される。8社垂直加算レジスタで
あシ1ラスクのスキャン終了時に次の2スタ先頭ア・ド
レスtポイントするためのアドレス加算数が設定される
。原点か左上端の場合+(1ツスタメモリ数)であ)、
原点が左下端の場合−(15スタメモリ数)である。1
0は2ス−タスタートアドレスレジスタで6D、次うス
クの先頭アトL/2が設定される。1ツス、り終了時に
ラスタスタートアドレスレジスタ1oと垂直加算レジス
タ8の内容が加算器11で加算され、次うスクのスター
トアドレスとなシ、ラスタスタートアドレスレジスタI
OK設定される。ラスータスタートアドレスが設定され
ると、リニアアドレスジェネレータ12’を起動し、1
ラスタ分のりフレッシュメモリ奢リニアにアドレスする
。水平カウンタ13は′1ラスタ分の出力画素数tカウ
ントシ、水平スキャン数比較回路14でlラスタの終了
が判断サレ加算器11に起動をかける。リフレッシュメ
モ′りの最終ラスタのスキャンが終了すると、ラスタス
タートアドレスレジスタ10がリセットされ、再びスタ
ートアドレスレジスタの値がラスタスタートアドレスレ
ジスタにセットされ、再びスキャンを開始する。
6- FIG. 6 is a block diagram of a scan control section that determines the scan address of the CRT controller I-3. 7 is the start address register of the refresh memory 1) It is used to set the snode address of the refresh memory 1 corresponding to the first or most significant raster on the display screen. If the origin coordinates on the display screen are at the upper left corner, the first address of the refresh memory is @0'', and if it is at the lower left corner (refresh memory final address - (l raster compatible memo 9
The value of M-1)) is set. At the end of scanning one rask, the number of addresses to be added is set in the 8-company vertical addition register to point to the next 2 star start address t. If it is the origin or the upper left corner, it is + (number of 1 cluster memory)),
When the origin is at the lower left end, - (15 number of star memories). 1
0 is the 2-star start address register, and 6D is set to the start address L/2 of the next disk. At the end of one scan, the contents of the raster start address register 1o and the vertical addition register 8 are added by an adder 11, and the contents of the raster start address register 1o and the vertical addition register 8 are added together to become the start address of the next scan.
OK is set. When the raster start address is set, the linear address generator 12' is activated and
Addresses the raster minute fresh memory in a linear manner. The horizontal counter 13 counts t the number of output pixels for 1 raster, and the horizontal scan number comparison circuit 14 determines that the 1 raster has ended and activates the adder 11. When the scan of the last raster of the refresh memory is completed, the raster start address register 10 is reset, the value of the start address register is set in the raster start address register again, and scanning is started again.

以上の如く、原点が左上端の場合はラスタから次ラスタ
へのつなが)はす7レツクエメモリ上のアドレスとして
はりニアに増加する形となる。左下端の場合は2スタの
スキャンが終了するととにリフレッシュメモりのlラス
タ前の先頭アドレスtポイントする。この結果第4図で
示したスキャン方式が可能とな′る。
As described above, when the origin is at the upper left end, the connection from one raster to the next raster increases linearly as an address on the search memory. In the case of the lower left end, as soon as the scanning of 2 stars is completed, the start address t points of 1 raster before the refresh memory. As a result, the scanning method shown in FIG. 4 becomes possible.

本発明の動作を第S−から第9図を参照して更に詳細に
説明しよう。    ′− 説明において、第7−に示す如<CRTのラスタat−
30とし、1′7スタの画素数は4′0とする。
The operation of the present invention will now be explained in more detail with reference to FIGS. '- In the explanation, as shown in No. 7-, <CRT raster at-
30, and the number of pixels of the 1'7 star is 4'0.

オペレータはプログラムが第8゛図に示すアップ力いず
れのものであるかを当然に知ってい芯ものであり、ここ
で今使用するプログラムが第8図に示す如く、アップカ
ウンタ用のものとすゐ(Aモー 9− ドとする)。この場合、オペ゛レータは不図示の設定器
によジスタートアドレスレジスタ7に@0“tセットし
く[6図参照)、不図示の設定器により加算数レジスタ
8に″40”t、セットする。、従って、ラスタスター
トアドレスレジスタ10は@O”であシ、リニアアドレ
スレジスタ12はCRTコントt 口〒5のメモり、読出信号に同期してりニア、アドレス
ジェネレータ12’llr”1)”から順次カウントア
ツプし、リフレッシュメモりlk(M3rjA参照)を
小さなアドレスから大きなアドレス−の方向に向って・
読み出す。さて、リニアアドレスレジスタ、ン=り12
が読み出す出力画素数は水平カウンタ13で計数され、
垂直加算激レジスタ8にセットされた出力画素数′″4
0”との一致を水平スキャン数比較回路14が検出した
ときに、加算器11に起#ht−かけ、ラスタスタート
、ア、トニレ−!、に2ジスタ19の内 10− @(PIにおいては@01)と垂直加算レジスタ8(例
において#i@4O−)k加算し、@40”を2スタス
タートアドレスレジスタ10にセットする。
The operator naturally knows which type of up force the program is for, as shown in Figure 8, and it is assumed that the program to be used now is for the up counter as shown in Figure 8. (Set as A mode 9-). In this case, the operator uses a setter (not shown) to set the start address register 7 to @0"t [see Figure 6], and uses a setter (not shown) to set the addition register 8 to "40"t. Therefore, the raster start address register 10 is @O'', and the linear address register 12 is synchronized with the CRT control memory and read signal. The count is sequentially increased from ``up'' and the refresh memory lk (see M3rjA) is counted up from the small address to the large address.
read out. Now, the linear address register, N=ri12
The number of output pixels read out is counted by a horizontal counter 13,
Number of output pixels set in vertical addition register 8'''4
When the horizontal scan number comparator circuit 14 detects a match with 0'', it multiplies the adder 11 with #ht-, and the raster start, a, tonire!, 10-@(in PI) of the two registers 19 is detected. @01) and the vertical addition register 8 (#i@4O- in the example) k is added, and @40'' is set in the 2-star start address register 10.

次にラスタスタートアドレスレジスタ1oの内容tリニ
アアドレスレジスタ12に4え、第2のス中ヤンt”4
0番地から開始させる。このように順次ラスタスタート
アドレスレジスタ1oと垂直加算レジスタ8との加算を
水平スキャン比較回路14が起動信号を出すたびに行い
、リニアアドレスレジスタ12によるリフレッシュメモ
リ1のポイントアドレスを進める。一画面分のスキャン
が完了したときは、ラスタスタートアドレスレジスタ1
0はゼロにリセットされる。
Next, the content t of the raster start address register 1o is set to 4 in the linear address register 12, and the content of the raster start address register 1o is set to 4.
Start from address 0. In this way, the raster start address register 1o and the vertical addition register 8 are sequentially added each time the horizontal scan comparator circuit 14 issues a start signal, and the point address of the refresh memory 1 by the linear address register 12 is advanced. When scanning for one screen is completed, raster start address register 1
0 is reset to zero.

次に使用するプログラムがダウンカウンタ用(Bモード
とする)のときは(第9図参照)、オペレータは不図示
の設定器でスタートアドレスレジスタyKxxe9−(
4o二x )−1160をセットする。そして不図示の
設定器によりIm直加算数レジスタ8に°−40″tセ
ットする。この場合41ラスクスキヤンが完了したとき
、1160十C−40)が加算器11で行われ、2スタ
スタートアドレスレシスター120Yr12ラスクスキ
ヤンのスタートアドレスとしてセットし、リニアアドレ
スジエネレー/12#i第22スタスキャン1−112
011地から順次1159番地に向って読出子。
When the next program to be used is for a down counter (B mode) (see Figure 9), the operator uses a setting device (not shown) to start address register yKxxe9-(
4o2x)-1160 is set. Then, a setter (not shown) sets the Im direct addition number register 8 to °-40''t. In this case, when the 41 rast scan is completed, 1160 C-40) is performed in the adder 11, and the 2 star start address Set as the start address of register 120Yr12 las scan, linear address generator/12#i 22nd star scan 1-112
Readout sequentially from address 011 to address 1159.

以上の説明から明らかなように1本発明によシリフレッ
シュメモリの内容を変えず表示画面の実座標原点t−賓
換することが可能となシ、グラフィック処理において優
れた効果が得られ、ハードウェア的にプログラムの互換
性i向上させることが可能となる。
As is clear from the above description, (1) according to the present invention, it is possible to change the actual coordinate origin of the display screen without changing the contents of the refresh memory, excellent effects can be obtained in graphic processing, and hardware This makes it possible to improve program compatibility in terms of software.

【図面の簡単な説明】[Brief explanation of the drawing]

1111図〜第3図はリフレッシュメモリと表示画面の
関係図であシ、菖1図a、b及び−第2図a。 bは従来例を示す関係図、第3図り、b、tは本発明o
−実施IPIKよるリフレッシュメモリと表示画面の関
係図、 第4図a、b、cは本発明の一実施例によるリフレッシ
ュメモリと表示画面のスキャン方式の関係図、 第S図はCRT表示装置の制御回路ブロック図、116
&4はcRTコントローラのスキャン制御部のブロック
図、 87図はラスタスキャンとリフレッシュメモリのアドレ
スの関係を示す図、 第8図はラスタスキャンの開始アドレスが第5図におい
て101の表示画面を示し、  13− 第9因はラスタスキャンの°開始アドレスが第7図にお
いて@1160”である表示画面を示す。 1・・・リフレッシュメモリ 2・−M P U3・・
・CRTコントローラ 5・・・ビデオコントローラ6
・・・CRT          ? −・・スタート
アドレスレジスタ8・・・垂直加算レジスタ 10・・・ラスタスタートアドレスレジスタ11・・・
加算器       12−・・リニアアドレスジェネ
レータ13・・・水平画素カウンタ 14・・・水平ス
キャン数比較回路特許出願人 キャノン株式会社 14− 第6′c!3 第5図 第9図       第8凶
Figures 1111 to 3 are relationship diagrams between the refresh memory and the display screen. b is a relational diagram showing the conventional example, 3rd diagram, b and t are the present invention o
- A diagram of the relationship between the refresh memory and the display screen according to the implemented IPIK; Figures 4a, b, and c are diagrams of the relationship between the refresh memory and the scan method of the display screen according to an embodiment of the present invention; Figure S is the control of the CRT display device; Circuit block diagram, 116
&4 is a block diagram of the scan control unit of the cRT controller, Figure 87 is a diagram showing the relationship between raster scan and refresh memory addresses, Figure 8 shows a display screen where the raster scan start address is 101 in Figure 5, and 13 - The ninth factor shows a display screen where the raster scan start address is @1160'' in FIG. 7. 1...Refresh memory 2-MPU3...
・CRT controller 5...video controller 6
...CRT? -...Start address register 8...Vertical addition register 10...Raster start address register 11...
Adder 12--Linear address generator 13--Horizontal pixel counter 14--Horizontal scan number comparison circuit Patent applicant Canon Corporation 14- 6'c! 3 Figure 5 Figure 9 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 表示画面の原点に対応するり7レツシエメモリのスター
トアドレスを設定する設定手段と、ラスタースキャンを
進めるために要するリフレッシュメモリの読出しアドレ
スの更新値を設定する設定手段と、前記2つの設定手段
から各々の2スタースキヤンのスタートアドレスに対応
する前記リフレッシュメモリの読出し先頭アドレスを決
定する手段とを備えるCRT表示装置。
A setting means for setting the start address of the 7-receiver memory corresponding to the origin of the display screen, a setting means for setting an update value of the read address of the refresh memory required to proceed with raster scanning, and each of the above two setting means. A CRT display device comprising means for determining a read start address of the refresh memory corresponding to a start address of a two-star scan.
JP10781281A 1981-07-10 1981-07-10 Crt display Pending JPS589193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10781281A JPS589193A (en) 1981-07-10 1981-07-10 Crt display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10781281A JPS589193A (en) 1981-07-10 1981-07-10 Crt display

Publications (1)

Publication Number Publication Date
JPS589193A true JPS589193A (en) 1983-01-19

Family

ID=14468655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10781281A Pending JPS589193A (en) 1981-07-10 1981-07-10 Crt display

Country Status (1)

Country Link
JP (1) JPS589193A (en)

Similar Documents

Publication Publication Date Title
JPH0355832B2 (en)
US3952296A (en) Video signal generating apparatus with separate and simultaneous processing of odd and even video bits
US4747074A (en) Display controller for detecting predetermined drawing command among a plurality of drawing commands
JPS589193A (en) Crt display
EP0062669A1 (en) Graphic and textual image generator for a raster scan display.
JPS6145547Y2 (en)
JPS5836782B2 (en) Hiyoujiyoumemorino Jibunkatsuriyouhou
JP2898482B2 (en) Computer game equipment
JPH0720833A (en) Graphics computer
JPS60128393U (en) Video memory control device
JP3694622B2 (en) Generating image display data
JP3252359B2 (en) Image processing device
JP3312699B2 (en) Screen display method using virtual VRAM
JP2995902B2 (en) Video display control circuit
JPS5818290U (en) bar graph display device
JPS643892U (en)
JPS6114688A (en) Image display system
JPS61190390A (en) Cursor display system for display unit
Chan Low-cost High performance
JPS62163093A (en) Microcomputer apparatus
JPS6155126B2 (en)
JPS6234191A (en) Display controller
JPS6318219B2 (en)
JPS6234190A (en) Display controller
JPH0443595B2 (en)