JPS5890243A - デジタル入力信号の処理方法および処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 この発明は、デジタル信号の処理方法および装置に関し
、特にデジタル・ビデオ信号の逓倍方法および装置に関
するものである。

との逓倍ｄ：ビビデ信号にえ１する通常の信号処理操作
である。ビデオ信号打ｊニ一般に８ビット解像度（２５
６クレー・スケール・レベル）をもったテシタル形式と
して取扱われる傾向が強くなってきている。８ビット・
デジタル信−シシを他のビデオ信号、シェーディング信
号等の８ビット：１ｉｌｌ　’ｆｉｌｌｌ　（乙号で逓
倍することがｑ４捷しい場合は、その結果イ１ｊられた
信号ｄ：１Ｇビット（６５，５３６のグレー・スケール
・レベル）を持つことになる。１６ビツトの信号は８ビ
ット装置を通して伝送することができないので、逓倍器
の出力ビットのうちのあるものを一！、（（てなければ
ならない。ｌｔ、ＩＮに８個の下位ピッＩ・を禁で、生
成された信号を表わす８個の」−位ビットを残すことに
なる。逓倍器は１６ビツトの信号を発生することができ
るので、このようにビットを棄てるということは比較的
高価な逓倍器の利用度を低下させることになる。

デジタル逓倍Ｈｔを作る１つの方法は、ＲＯＭ（読出し
専用メモリ）を使用したルックアツプ表を構成すること
である。８ビットの各入力および制御信号は単一の１６
ビツト・アドレス語として考えることができ、この語は
６５，５３６のデータ位置を１′探索（ルックアップ）
″することができる。しかし、得られた信号が８ビツト
の語に制限されていると、独自のデータ語が存在するよ
りも多くのデータ位置が存在する。

信号を逓倍する他の方法は、例えば１９８１年７月２３
日付で米国で出願された米国時π「出願第２８６，２６
４号明細書に示されているようなマイクロプロセッサ制
御形のＲＡ　ＩＶＩ　（ランダム・アクセス・メモリ）
を使用する方法である。この装置では、垂直帰線期間あ
るいは幾つかの水平帰線期間中にマイクロプロセッサ（
あるいは別の実施例ではハードワイヤード回路）によっ
て、ＲＡＭが逓倍器のような伝送係数をもって負荷され
る。この」：うな装置は、逓倍器の信号がシェープイン
グイ１１号あるいは他のビデオ情ケであるときのように
、；へト倍器の信号が水平線期間中に変化するビデオイ
１）号の逓倍を行なうのに充分な速さをもっていない。

従って、逓倍を行なうために使用される回路をいっばい
に使用する安価な方法で大きな帯域幅の信号を逓倍する
ことが・’ｙ’、ｉ：　ｌ、い。

この発明の特徴として、デジタル制御信号に従ってデジ
タル入力信−を処理するだめの方法は、制御信号のビッ
トによって決定される係数で入力信号を逓倍する段階を
含んでいる。係数は所定の重み（ｓｉｇｎｊｆ　１ｃａ
ｎｃｃ　）をもっている。こ９逓倍によって第１の積信
−写を生成する。その後、第１の積信−弓はデジタル制
御信−じ−の異つたビットによって決定される係数でも
ってｖｔ倍される。この係数は上記所定の市みと異った
重みをもっている。この逓倍によって第２の積信号が生
成される。

この発明の他の特徴として、デジタル制御信号に従って
デジタル入力信号を処理するだめの装置が提供される。

第１の逓倍手段はデジタル入力信号を制御信号のビット
によって決定される係数をもって逓倍する。この係数は
所定の重み（ｓｉｇｎｉ−ｆｉｃａｎｃｅ）をもってい
る。第２の逓倍手段は第１の積信号を制御信号の異った
ビットによって決定される係数でもって逓倍する。この
係数は上記所定の係数とは異った重みをもっている。こ
の逓倍器は第２の積信号を生成する。

以下、図を参照しつつこの発明の詳細な説明する。

〔実施例の説明〕

図は８ビツト・デジタル・ビデオ信号を受信する８ビツ
ト入力端子１１（８個の入力端子があり、入力信号の各
ビットに対して１個の入力端子）を示シテいる。入力信
号はテレビジョン・カメラ、ビデオ・テープレコーダ等
から取出され、この信号は当技術分野で周知のアナログ
−デジタル変換器（図示せず）によってデジタル化（サ
ンプルされ、次いで量子化される）される。デジタル・
ビデオ信号はＲＯＭ１２のアドレス入力に供給される。

ＲＯＭ１２は各々８ビツトからなる１０２４個のメモリ
位１δを有している。この」：うなＲＯＭとしてはフェ
アチャイルド　コーポレーション製の形９３４５１ある
いは他の形式のものが使用される。ビデオ信号は８ビツ
トからなるが、ＲＯＭ１２　Ｕ：１０個のアドレス入力
線をもっている。従って、ビデオ入力信号は１０本のア
ドレス入力線のうちの８本に供給される。この発明の回
路はまた入力端子１０　ａ　−、１０ｔ）　５１０ｃ　
、１０ｄ、１０ｅ、１０ｆ、Ｌｏｇお」二び１０ｈから
なる８ビット制御信号入力端子１０を有し、これらの各
入力端子は逓倍器制御信号のＬｓＢＯ＆下位ビット）に
対してＭＳＢ（−ヒ位ピッｌ−）を受信する。この制御
信号は指で操作する回転スイッチ（図示せず）、ノブに
結合されたシャフト・エンコーダ（図示せず）、ポテン
ショメータ（図示せず）に結合されたアナログ−デジタ
ル変換器等から取出すことができるし、入力端子１１に
おける信号について述べたようにして取出された他のデ
ジタル・ビデオ信月からなるものでもよい。２個の一ヒ
位ビットはＲＯＩＶ１１２の残りの２個のアドレス入力
に供給され、以下に述べるようにして入力端子１１から
取出された信号の減衰量の制御を行なう。

ＲＯＭ１２からの８ビット出力信号は、ＩＫ×８のＲＯ
Ｍ１４の１０ビット・アドレス入力のうちの８ビツトに
供給され、アドレス入力のうちの残る２ビツトは入力端
子１０ｃおよび１０ｄからの制御信号の次の２個の下位
ビットを受信する。同様にしてＲＯＭ１４からの８ビッ
ト出力信号はＩＫ×８ビットのＲＯＭ１６のアドレス入
力に供給され、残る２個のアドレス入力には入力端子１
０ｅおよび１０ｆからの制御信号が供給される。最後に
、ＲＯＭ　１６からの８ビツト出力はＩＫ×８ビットの
ＲＯＭ１８のアドレス入力に供給され、残る２個のアド
レス入力は入力Ｌｏｇから供給される下から２番目の下
位ビット（ＬＳＢ）および入力１０ｈからのＬＳＢを受
信する。ＲＯＭ１８からのデジタル・ビデオ出力信号は
８ビツト出力端子２０からイ（）られ、他の処理あるい
はデジタル−アナログ変換器（図示せず）（７） によってアナログ信号への変換処理を受ける。

ＲＯＭ１２．１４．１６お」：び１８の各々Ｃ二、各々
２５６×８の寸法の４個のより小さいＲＯＭからなるも
のと考えるととができ、各々のより小さいＲＯＭはそれ
ぞれページ１．２．３．４と呼ばれる。すべてのＲＯＭ
のうちのページ１にＪ：、その特定のＲＯＭ用の端子１
０の制御信−弓の特定対−にに２進信号＋＋１１＋＋が
供給されることによって連二沢される。ＲＯＭのページ
１を選択することシ１：０減哀を導入する。従って、全
ＲＯＭのうちのページ１には、それ自身のアドレス位置
を２進で表わす値を含むようにプログラムされる。例え
ば、ページ１、アドレス１、値１；ページ１、アドレス
２　、値２　等。

ＲＯＭは構成されるとき、マスク−プログラムされても
、あるいはフィールド−プログラムされてもよい。両方
共、当分野でｄ：周知の技術である。

ビデオ信号に対しては、振幅の！（，２少π［容変化に
対応するＪｌｌ”ｊ加率で利’Ｊ４Ｅを調節することが
望ましく、その変化は約Ｑ、５バーセン！・あるいｉｌ
’、　０　、０５パーセントである。この変化に１：係
数０　、９９５に等しく、（８） ２００中の１の変化、あるいはピーク・ビデオ信号振幅
から４．６ｄＢの低下に相当する。

次に入力１０ｇおよび１０ｈに供給される２進値＋＋　
１０１＋によってアクセスされるＲ　ＯＭ２Ｓ、ページ
２について考察する。０．９９５倍された１０進数０乃
至２５５はページ１と同じ相対位置に２進形式でプログ
ラムされる。ＲＯＭ２Ｓのページ３（２進ａ用御信号°
゛０１−では、０　、９９５２倍された１０進数０乃至
２５５は再び同じ位置関係でプログラムされる。

ＲＯＩＶ１１８のベーン４（制御信号″ＯＯ″）では、
０．９９５”倍された１０進数Ｏ乃至２５５は丙び同じ
位置関係でプログラムされる。

次にＲＯＭ１６について考察する。それのページ１．２
．３．４はそれぞれ０．９９５　．０．９９５４、０　
、９９５８．０．９９５１２の係数を持っている。ペー
ジ■に対する係数０．９９５°は上に述べたように１に
等しい。これらの係数は再び１０進数０乃至２５５で乗
算され、上に述べたのと同じ位置関係でプログラムされ
る。ページは同じ２進制御信号を使用して選択されるが
、ここでは２進制御信号は入力１０ｅおよび１０ｆから
供給される。同様に、ＲＯＭ１４０　　　　１．６　　
　　３２ のページはそれぞれ帆９９５．０．９９５　．０．９９
５　．０．９９５４８の係数をもっている。そしてその
ページは入力−ｔｏｅおよび１０ｄの信号によって選択
される。

一方、ＲＯＭ１２のページはそれぞれ０．９９５０．６
４　　　　　　　１２８ ０．９９５　．０．９９５　．０．９９５”９６の係数
をもち、そのページは入力１０ａおよび１０１〕の信号
によって選択される。

ＲＯＭにプログラムされるべき飴を決定するとき四捨五
入法則が使用されることに注目する必要がある。出力２
０の信号をさらに処、ｌ’ｌｌｊする必要のある場合は
、追加ビットを使用することが望ましく、９ビツト語の
ＲＯＭを使用することができる。

ＲＯＭ１８に」二って信号に与えることのできる最大の
減衰量は帆９９５３である。同ｉ子にＲＯＭ１６．１イ
、１２による最大減衰−ｊｉトはそれぞれ帆９９５１２
、８ ０．９９５　　、および０　、９９５　”９２である。

４個のＲＯＭ１２．１４．１６、および１８のすべてに
ついての最大減衰−畢４は。Ｑ　９５　（３＋１．２　
＠−４８−１−１，９２）　　　　　　２５５−−０．
９９５　　　−−０．２８ であり、これは−１，１，ｄＢにＡ！、＜　Ｌい。従っ
て、上述の実施例では、０．０５ｄＢのステップで１１
．ｄＢの減衰範囲をとることができ、これはテレビジョ
ン・スタジオの伝送レベルの調整に充分である。８ビツ
ト×８ビツトの逓倍を直接に行なうのに心安とする６４
．に語のメモリ寸法に比べて、上記の方法は４に語（各
ＲＯＭ中に１．　Ｋ　）のみのメモリあるいは蓄積容量
によって行なうことができる。勿論、係数（上述の実施
例では０．９９５　）としては所望のレベル設定解像度
を与えるのに必要な任意の値を使用することができる。

例えば０．９９を使用すると、約１ｄＢのステップで約
２２ｄＢの制御範囲を得ることができる。他の変形例と
してＲＯＭ１２に先行して５番目のＲＯＭを追加しても
よい。この場合はさらに２個の制御ビットを必要とする
（前記の実施例では制御語は１０ビットの幅である）。

これによって帆９９５の係数を使用した場合、４４　ｄ
　Ｂのダイナミック範囲をもち０．０５　ｄＢの解像度
の利得制御が得られる。直接的利得制御（＝定ｄＢステ
ップ）の代りに直接的振幅制御が望丑しい場合は、指数
関数的伝送特性をもったＲＯＭを制御信号の（１１） 入力１０とＲＯＭの入力との間に配置すればよい。

この発明に。１：るルックアツプ表ｉ（１倍弾は１つの
ビデオ帯賊幅信号を仙のビデオ帯１１・（幅信号で逓倍
することができ、例えばシェーディングのような訝求の
あるときには、ピクセル１げの刊？Ｕを制御することが
できる。シェーディングｒ１：制限されたダイナミック
・レンジ（６乃至１．０　ｄ　１１で充分である）を必
要とするにすぎないので、段数妊、図示の形式のもの」
：りも少なくなる。

図は１に×８のＲＯＭに基いたハードウェア・ンステム
を示している。より高密度で高速アクセスＲＯＭが得ら
れる」二うになノ９．ば、・・−ドウエアをざらに減少
させることができる。例えば４に語×８ビットＲＯＭで
は、２５６　Ｘ　８の１６ページが得られ、同じ全減衰
量および解像度をもったこの装置を構成するのにこの」
：うな装置を僅か２個必要とするにすぎ々い。

実際の例では、ＲＯＭ相互間にラッチが設けられる。

【図面の簡単な説明】

（１２） 図はこの発明による信号処理方法および装置を説明する
だめのブロック図である。 １０・・・８ビツト制御入力端子、１１・・・信号入力
端子、１２．１４．１６．１８・・・ＲＯＭ、２０・・
・８ビツト出力端子。 ％　Ｗ＋　出ｍ　人　　　アールシーニー　コーポレー
ション代理人　清水　哲ほか２名 （１３）

Claims (2)

【特許請求の範囲】
1. （１）デジタル制御信号の少なくとも１個の第１のビッ
   トによって決定され、第１の積信号を形成するための所
   定の重みをもった係数でもってデジタル入力信号を逓倍
   し、次いで上記デジタル制御信号の少なくとも１個の第
   ２のビットによって決定され、第２の積信号を形成する
   ための上記所定の重みとは違った重みをもった係数でも
   って上記第１の積信号を逓倍してなる、−上記デジタル
   制御信号に従って上記デジタル入力信号を処理する方法
   。
2. （２）　　デジタル制御信号の少なくとも１個の第１の
   ビットによって決定され、第１の積信号を形成するだめ
   の所定の重みをもった係数でもってデジタル入力信号を
   逓倍するだめの第１の手段と、−上記デジタル制御信号
   の少なくとも１個の第２のビットによって決定され、？
   Ｊ２の積信号を形成するための上記所定の重みとは違っ
   た重みをもった係数でもって上記第１の積信号を逓倍す
   るだめの第２の手段とからなる、上記デジタル制御信号
   に従って上記デジクル入力信号を処理する装置。