JPS5885953A - テ−プレコ−ダの頭出し装置 - Google Patents
テ−プレコ−ダの頭出し装置Info
- Publication number
- JPS5885953A JPS5885953A JP56183245A JP18324581A JPS5885953A JP S5885953 A JPS5885953 A JP S5885953A JP 56183245 A JP56183245 A JP 56183245A JP 18324581 A JP18324581 A JP 18324581A JP S5885953 A JPS5885953 A JP S5885953A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- plunger
- tape
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/05—Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container
- G11B15/087—Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container by sensing recorded signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明はテーデレコー〆に係シ、特にその頭出し装置
の改良に関する。
の改良に関する。
（発明の技術的背景）
近時、テープレコーダにあってはミ、−ジ。
クテーグ等の曲（一般的にはヤータ）間プ２ンク部分を
高速再生で検出して所望曲の頭部分から定速再生に移行
せしめる如くしたいわゆる頭出し装置が付設される傾向
にある。
高速再生で検出して所望曲の頭部分から定速再生に移行
せしめる如くしたいわゆる頭出し装置が付設される傾向
にある。
第１図はこのようなテープレコーダのｌＩ出り装置とし
て従来よシ知られているもので、入力端（ＩＮ）に対し
て図示しない再生ヘッドからの再生信号が供給される。
て従来よシ知られているもので、入力端（ＩＮ）に対し
て図示しない再生ヘッドからの再生信号が供給される。
この再生信号はコンデンサＣ１によって低減成分が力、
トされた状態で前置増幅器１１１ｆＣ供給される。そし
て、前置増幅器１１で所定レベルに増幅された再生信号
出力は検波回路１２で検波された後、シ、２、トドリガ
ー回路１３に供給されるととＫよって曲の有信号部と曲
間ブランク部分の無信号部とがレベル弁別され４石。つ
ｔｐ１シ、電、トドリガー回路１３からは上述の有信号
部でオンで且つ無信号部でオフとなる出力が生じるもの
であるが、このオンからオフへの立下シ時の成分がコン
デンサＣ雪で微分されてトランジスタＱｓＫ供給される
ことになる。これによりて、トランジスタＱ１およびト
ランジスタｑ意がオンとなる結果、プランジャーＰＬに
駆動電流が寿えられるようＫｆｋＪ）、＃グランジャー
ＰＬをしてテープレコーダ機構をそれまでの高速再生状
態から定速再生状態に転換せしめるものである。
トされた状態で前置増幅器１１１ｆＣ供給される。そし
て、前置増幅器１１で所定レベルに増幅された再生信号
出力は検波回路１２で検波された後、シ、２、トドリガ
ー回路１３に供給されるととＫよって曲の有信号部と曲
間ブランク部分の無信号部とがレベル弁別され４石。つ
ｔｐ１シ、電、トドリガー回路１３からは上述の有信号
部でオンで且つ無信号部でオフとなる出力が生じるもの
であるが、このオンからオフへの立下シ時の成分がコン
デンサＣ雪で微分されてトランジスタＱｓＫ供給される
ことになる。これによりて、トランジスタＱ１およびト
ランジスタｑ意がオンとなる結果、プランジャーＰＬに
駆動電流が寿えられるようＫｆｋＪ）、＃グランジャー
ＰＬをしてテープレコーダ機構をそれまでの高速再生状
態から定速再生状態に転換せしめるものである。
第２図は以上における前置増幅器１１部およびシ、ミ、
トドリガー回路１３部を一体的に集積回路１４化した場
合の実装例を示すもので、第１図と同一部分には同一符
号が付されている。
トドリガー回路１３部を一体的に集積回路１４化した場
合の実装例を示すもので、第１図と同一部分には同一符
号が付されている。
なお、第１図、第２図中においてｖｃｃ＃ｉ常時供給さ
れる電源電圧であシ、ｖｃｃｔは頭出し時のみ供給・さ
れる電源電圧である。
れる電源電圧であシ、ｖｃｃｔは頭出し時のみ供給・さ
れる電源電圧である。
（背景技術の問題点）
しかるに１この場合集積回路１４化したシ。
Ｚットトリｆ−回路部から微分用コンデンサＣ農ならび
ｋそれに続くトランジスタＱ菫への配線引き廻しが煩雑
と疫る点で問題があった。
ｋそれに続くトランジスタＱ菫への配線引き廻しが煩雑
と疫る点で問題があった。
また、上記微分用のコンデンサＣｓはプランジャー駆動
電流幅を決定するものであるが、これ以外にも検波回路
１ｚの出力部に平滑化のために介挿するコンデンサＣ１
が必要となるために１頭出し装置全体ζして必要とする
コンデンサの数が多くなってしまうという欠点を有して
いた。１Ｆ＃に、これらの；ンデンサＣｘ ＋ Ｃｓ
は一般に電解形のコンデンサであるために％価格的にも
且つ容積的にも問題である。
電流幅を決定するものであるが、これ以外にも検波回路
１ｚの出力部に平滑化のために介挿するコンデンサＣ１
が必要となるために１頭出し装置全体ζして必要とする
コンデンサの数が多くなってしまうという欠点を有して
いた。１Ｆ＃に、これらの；ンデンサＣｘ ＋ Ｃｓ
は一般に電解形のコンデンサであるために％価格的にも
且つ容積的にも問題である。
（発明の目的）
そこで、この発明は以上のような点ＫｆＩ１１みて表さ
れたもので、頭出しく再生）時においてグランジャー駆
動電流幅を決定するコンデンサに対しての配線引廻し上
の煩雑さといった問題を無くすと共に、全体としてのコ
ンデンサ数を削減”しうるように改良した極めて良好な
るチーブレコーダの頭出し装置を提供することを目的と
している。
れたもので、頭出しく再生）時においてグランジャー駆
動電流幅を決定するコンデンサに対しての配線引廻し上
の煩雑さといった問題を無くすと共に、全体としてのコ
ンデンサ数を削減”しうるように改良した極めて良好な
るチーブレコーダの頭出し装置を提供することを目的と
している。
（発明の概要）
すなわち、この発明によるチーブレコーダの頭出し装置
は高速再生信号を検波する検波回路からの出力の有無に
よシ充放電されるコンデンサおよびオンオフされるシュ
ミットトリガ−回路を設けると共に、とのシ、？、）ト
リガー回路からのオン出力でセット状態とされるツリッ
デフロッデ回路を設け、このフリ、デフロ、プ回路から
のセット出力と前記シ＆オツドトリガー回路からのオフ
出力との論理積をとってプランジャー駆動回路を駆動状
態とすると共に、前記フ１）、ｆ回路からのセット出力
で比較器によ１．る前記コンデンサの端子電圧と基準電
圧との比較を開始せしめ、この比較器からの一致出力に
よシ前記７す、デフロッグ回路をリセット状態とすると
共に前記プランジャー駆動回路を停止状態とする如く構
成し、前記コンデンサをグランジャー駆動電流決定用な
らびに検波回路の平滑用とに共用したことを特徴として
いる。
は高速再生信号を検波する検波回路からの出力の有無に
よシ充放電されるコンデンサおよびオンオフされるシュ
ミットトリガ−回路を設けると共に、とのシ、？、）ト
リガー回路からのオン出力でセット状態とされるツリッ
デフロッデ回路を設け、このフリ、デフロ、プ回路から
のセット出力と前記シ＆オツドトリガー回路からのオフ
出力との論理積をとってプランジャー駆動回路を駆動状
態とすると共に、前記フ１）、ｆ回路からのセット出力
で比較器によ１．る前記コンデンサの端子電圧と基準電
圧との比較を開始せしめ、この比較器からの一致出力に
よシ前記７す、デフロッグ回路をリセット状態とすると
共に前記プランジャー駆動回路を停止状態とする如く構
成し、前記コンデンサをグランジャー駆動電流決定用な
らびに検波回路の平滑用とに共用したことを特徴として
いる。
（発明の実施例）
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第３図において２１は図示しない再生へ、ド
および前置増幅器等を介して第４図（ａ）に示すような
入力音声信号Ｖ！が入力端ＩＮから供給されるハイノ！
ス型の飽和増幅器である。
および前置増幅器等を介して第４図（ａ）に示すような
入力音声信号Ｖ！が入力端ＩＮから供給されるハイノ！
ス型の飽和増幅器である。
そして、この飽和増幅＠ｓｒからの出力は検波回路２２
、充放電回路２３およびシーミツトドリガー回路２４を
介してフリ、グフロ、！回路２５のプリセット入力端Ｐ
Ｒに供給される。つまシ、この間において第４図６）Ｋ
示す検波回路２２からの出力Ｖ黛によ〕、シ、ミ、トド
リガー回路２４がＶ。Ｍ（但しＶ。ｘ＜Ｖｓ）なるレベ
ルで時刻ｔ１時にオンとなって第４図（、）に示す如き
出力Ｖ、を生じると、フリ、ｆ７０ッグ回路２５もオン
となりて第４図（ｄ）に示す如き出力ｖ４を生じるよう
になる。また、この７リツプフロ、！回路２５からの出
力ｖ４が駆動信号として供給される比較器２σが上記検
波回路２２からの出力Ｖ、と基準電圧ｖ１との比較動作
を開始する。
、充放電回路２３およびシーミツトドリガー回路２４を
介してフリ、グフロ、！回路２５のプリセット入力端Ｐ
Ｒに供給される。つまシ、この間において第４図６）Ｋ
示す検波回路２２からの出力Ｖ黛によ〕、シ、ミ、トド
リガー回路２４がＶ。Ｍ（但しＶ。ｘ＜Ｖｓ）なるレベ
ルで時刻ｔ１時にオンとなって第４図（、）に示す如き
出力Ｖ、を生じると、フリ、ｆ７０ッグ回路２５もオン
となりて第４図（ｄ）に示す如き出力ｖ４を生じるよう
になる。また、この７リツプフロ、！回路２５からの出
力ｖ４が駆動信号として供給される比較器２σが上記検
波回路２２からの出力Ｖ、と基準電圧ｖ１との比較動作
を開始する。
そして、入力音声信号ｖ１が無くなると充放電回路２３
のコンデンサＣＫ充電されていた電荷が定電流源！。（
これは単なる抵抗でもよ％Ａ）ｋよシ放電を始める。こ
れＫよつて、上述のＶ、が低下する過鵬のｖＯＦＦ （
但しＶ。ｙｙ＜ｖｏｘ）なるレベルで時刻ｔｓ時にシ、
ミ、トドリガー回路２４がオフされる。する、と、との
シ＆電。
のコンデンサＣＫ充電されていた電荷が定電流源！。（
これは単なる抵抗でもよ％Ａ）ｋよシ放電を始める。こ
れＫよつて、上述のＶ、が低下する過鵬のｖＯＦＦ （
但しＶ。ｙｙ＜ｖｏｘ）なるレベルで時刻ｔｓ時にシ、
ミ、トドリガー回路２４がオフされる。する、と、との
シ＆電。
トドリガー回路２４からのｉカＶ、をインバータ回路２
１を介した出力と上述のｖ４とのアンドがアンド回路２
８で成立する結果、１ランジヤー駆動曹路２９を介して
プランジャー３＃に菖３図（ｄＫ示す如き駆動電＃ｌＩ
が流れ始める。
１を介した出力と上述のｖ４とのアンドがアンド回路２
８で成立する結果、１ランジヤー駆動曹路２９を介して
プランジャー３＃に菖３図（ｄＫ示す如き駆動電＃ｌＩ
が流れ始める。
ｉ九、上記放電が貞らに進んでｖ３が上記ｖ１に等しい
レベルに達すると、比較ｔｊｘｘｉからのオン出力がア
リラグフロップ回路２５のクリヤ一端子ＣＬＫ供給され
る結果、上記！フンシャーＪ ＃に対する駆動電流１の
供給が時刻ｔ）時に停止される。
レベルに達すると、比較ｔｊｘｘｉからのオン出力がア
リラグフロップ回路２５のクリヤ一端子ＣＬＫ供給され
る結果、上記！フンシャーＪ ＃に対する駆動電流１の
供給が時刻ｔ）時に停止される。
ζこで、時、＊１ｔｓからｔｓまでの１ランジヤーＳＯ
の駆動期間Ｔは ７ ｗｍ Ｃ（ｖＯＦ Ｆ−”ｌ ） Ｏ で与えられる。
の駆動期間Ｔは ７ ｗｍ Ｃ（ｖＯＦ Ｆ−”ｌ ） Ｏ で与えられる。
り４〕、これＫよりてグランジャーＪＯが駆動されると
テープ、・Ｖ：を−〆機構がそれｔＴの高速再ジ態から
定速再生状ＩＩＩＫＩＩ行される−の、である。
テープ、・Ｖ：を−〆機構がそれｔＴの高速再ジ態から
定速再生状ＩＩＩＫＩＩ行される−の、である。
そして、この場合必要となるコンデンサは検＃Ｉ回路２
ｊの出力部とシ＆書ツトトリガー回路２４０入力部との
間に介挿される充放電回路２３のコンデンサＣだけであ
って、該コンデンｔｃＫよシ上述した如くしてグランジ
ャー駆動電流幅を決定し得るのはもとよシ、検波回路２
２からの出力に対する平滑化作用をｋさしめているので
、全体として必要となるコンデンサ数を従来のそれに比
して削減し得るものである。
ｊの出力部とシ＆書ツトトリガー回路２４０入力部との
間に介挿される充放電回路２３のコンデンサＣだけであ
って、該コンデンｔｃＫよシ上述した如くしてグランジ
ャー駆動電流幅を決定し得るのはもとよシ、検波回路２
２からの出力に対する平滑化作用をｋさしめているので
、全体として必要となるコンデンサ数を従来のそれに比
して削減し得るものである。
しかも、該コンデンサＣは信号線路で直接的に微分作用
を営むものではないので、集積回路化を図ったとしても
それの配線４廻しに煩雑さ等の何らの問題をもたらすも
のではない。
を営むものではないので、集積回路化を図ったとしても
それの配線４廻しに煩雑さ等の何らの問題をもたらすも
のではない。
なお、この発明は上記し且つ図示した実施例にのみ限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
（発明の効果）
従りて、以上詳述したようにこの発明によれば、頭出し
く再生）時においてグランジャー駆動電流幅を決定する
コンデンサに対しての配線４廻し上の煩雑さといりた問
題を無くすと共Ｋ。
く再生）時においてグランジャー駆動電流幅を決定する
コンデンサに対しての配線４廻し上の煩雑さといりた問
題を無くすと共Ｋ。
全体としてのコンデンサの数を削減し得るように改＾し
た極めて良好なるテープレコーダの頭出し装置を提供す
ることが可能となる。
た極めて良好なるテープレコーダの頭出し装置を提供す
ることが可能となる。
第１図は従来のテープレコーダの頭出し装置を示す回路
構成図、第２図は第１図の一部を集積回路化した具体例
を示す構成図、第３図はと発明に係るテープレコー〆の
頭出し装置の一実施例を示す要部の回路構成図、第４図
は第３図の作用を説明するための各部の波形図である。 ２１−ハイノヤス臘飽和増幅器、２２・−検波回路、Ｘ
Ｓ−・充放電回路、２４−シ＆ミ、トドリガー回路、Ｘ
Ｓ−・ツリッデフロ、グｌｌ路、ｊｊ−比較器、２１・
−インバータ回路、２８・・・アンド回路、ｊｊ−・・
グランジャー駆動回路、３０・・・グランジャー。
構成図、第２図は第１図の一部を集積回路化した具体例
を示す構成図、第３図はと発明に係るテープレコー〆の
頭出し装置の一実施例を示す要部の回路構成図、第４図
は第３図の作用を説明するための各部の波形図である。 ２１−ハイノヤス臘飽和増幅器、２２・−検波回路、Ｘ
Ｓ−・充放電回路、２４−シ＆ミ、トドリガー回路、Ｘ
Ｓ−・ツリッデフロ、グｌｌ路、ｊｊ−比較器、２１・
−インバータ回路、２８・・・アンド回路、ｊｊ−・・
グランジャー駆動回路、３０・・・グランジャー。
Claims (1)
- 【特許請求の範囲】 テープレコーダ機構の高速再生状態で得られる再生信号
を検波する検波回路と、この検波回路からの出力の有無
によシ充放電されるもので、コンデンサと定電流源とよ
シなる充放電回路と、前記検波回路からの出力の有無に
よルオンオフされるシ、キ、トドリガー回路と、とのシ
＆電、トドリガー回路からのオン出力によりセットされ
るフリッデフロッ！回路と、この７リツデフロ、ｆ回路
からのセット出力と前記シ＆ン。 トドリガー回路からのオフ出力との論理積をとって駆動
されるプランジャー駆動回路と、前記アリッデ７０ツブ
回路からのセット出力にようて前記充放電回路の出力電
圧と基準電圧との比較を開始するもので、骸両電圧の一
致時に前記フリッｆ７＊ッグ回路にリセット入力を与え
ることによシ前記プランジャー駆動回路を停止させる手
段と、前記プランジャー駆動回路の駆動期間だけ駆動電
流が供給されるととＫよシ前記テーデレーーダ駆動機構
を高速再生状態から定速再生状態に転換せしめるプラン
ジャーとを具備して擾ることを特徴とするテープレコー
ダの頭出し装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183245A JPS5885953A (ja) | 1981-11-16 | 1981-11-16 | テ−プレコ−ダの頭出し装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183245A JPS5885953A (ja) | 1981-11-16 | 1981-11-16 | テ−プレコ−ダの頭出し装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885953A true JPS5885953A (ja) | 1983-05-23 |
| JPH0373057B2 JPH0373057B2 (ja) | 1991-11-20 |
Family
ID=16132311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183245A Granted JPS5885953A (ja) | 1981-11-16 | 1981-11-16 | テ−プレコ−ダの頭出し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118925A (ja) * | 1983-11-30 | 1985-06-26 | Gakken Co Ltd | 磁気テ−プに記憶したデ−タの読取方法 |
-
1981
- 1981-11-16 JP JP56183245A patent/JPS5885953A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60118925A (ja) * | 1983-11-30 | 1985-06-26 | Gakken Co Ltd | 磁気テ−プに記憶したデ−タの読取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373057B2 (ja) | 1991-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5885953A (ja) | テ−プレコ−ダの頭出し装置 | |
| KR930003426B1 (ko) | 테이프 종단 검출회로 | |
| JPS5840255B2 (ja) | 磁気テ−プ自動頭出し再生装置 | |
| JPH0333945Y2 (ja) | ||
| KR870002314Y1 (ko) | 전자식 구동 카세트 데크에서의 무신호 녹음부분 형성회로 | |
| JPS624913Y2 (ja) | ||
| JPH0450570Y2 (ja) | ||
| JPS5819710Y2 (ja) | テ−プレコ−ダ− | |
| JPS6144264Y2 (ja) | ||
| JPH0119274Y2 (ja) | ||
| JPS5891535A (ja) | 磁気記録再正装置 | |
| KR930000394Y1 (ko) | 전원오프시 자동이젝트회로 | |
| JPH0373059B2 (ja) | ||
| JPH0373058B2 (ja) | ||
| JPS593384Y2 (ja) | 磁気テ−プの自動停止装置 | |
| KR920002877Y1 (ko) | 테이프 자동 이젝트 회로 | |
| KR900010117Y1 (ko) | Vcr의 공테이프 검출 이젝트 회로 | |
| JPS6334134Y2 (ja) | ||
| JPS5923275Y2 (ja) | テ−プレコ−ダの制御装置 | |
| JPS5885952A (ja) | テ−プレコ−ダ | |
| KR870001159Y1 (ko) | 전자식 구동더블 카세트 데크에서의 자동복사구동회로 | |
| JPS5927979B2 (ja) | 録音の頭出し装置 | |
| JPS6034119Y2 (ja) | テ−プレコ−ダの制御回路 | |
| JPH0232694B2 (ja) | Johokirokusaiseiki | |
| KR900008855Y1 (ko) | 더블 데크 재생 제어 장치 |