JPS588304A - アナログ信号出力方法 - Google Patents
アナログ信号出力方法Info
- Publication number
- JPS588304A JPS588304A JP10499681A JP10499681A JPS588304A JP S588304 A JPS588304 A JP S588304A JP 10499681 A JP10499681 A JP 10499681A JP 10499681 A JP10499681 A JP 10499681A JP S588304 A JPS588304 A JP S588304A
- Authority
- JP
- Japan
- Prior art keywords
- period
- analog
- analog output
- output information
- revised
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/30—Arrangements for performing computing operations, e.g. operational amplifiers for interpolation or extrapolation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル計算機な左の上位機器と接合して動
作し、プロセス入出力処理を効率曳く行うため自らが演
算機能を有すプロセス入出力処理のアナログ信号出力方
法Ｃ二関するものである。
作し、プロセス入出力処理を効率曳く行うため自らが演
算機能を有すプロセス入出力処理のアナログ信号出力方
法Ｃ二関するものである。
上位機器から周期的を二供給されるアナログ出力情報Ｉ
：対し、レベル費換等の処理を行ったのち、次の供給タ
イミングまで一定レベルを保持する従来のアナログ出力
装置の出力信号は、第１図の実線で示すよう（二上位機
器の更新周期Ｔｌの時間幅で階段状の変化をすることＩ
ニなりアナログ信号ａが不連続となるという欠点がある
。
：対し、レベル費換等の処理を行ったのち、次の供給タ
イミングまで一定レベルを保持する従来のアナログ出力
装置の出力信号は、第１図の実線で示すよう（二上位機
器の更新周期Ｔｌの時間幅で階段状の変化をすることＩ
ニなりアナログ信号ａが不連続となるという欠点がある
。
一方これを解決する方法として上位機器【二でアナログ
出力情報の更新周期〒１を短くする演算方法があるが、
これでは本来の目的であるプロセス動特性の模擬演算能
力が大幅感−低下するという欠点がある。
出力情報の更新周期〒１を短くする演算方法があるが、
これでは本来の目的であるプロセス動特性の模擬演算能
力が大幅感−低下するという欠点がある。
本発明はこのような上位機器の更新周期’ｒｌを短くす
ることなくプロセス入出力機器側の演算処理部で補間演
算をほどこして階段状の非線形変化を補正するアナログ
信号出力方法を提供することを目的とする。
ることなくプロセス入出力機器側の演算処理部で補間演
算をほどこして階段状の非線形変化を補正するアナログ
信号出力方法を提供することを目的とする。
第２図は本発明の出力方法を実現するためのアナログ出
力装置のブロック構成図である。このアナログ出力装置
は、上位機器３１と情報の伝達を行なう結合部３２と、
この結合部３２からの情呻を取り出し演算処理する演算
処理部おと、情報を保存する記憶部調と、外部機器３６
と入出力を行なうプロセス入出力部３５とからなる。第
３図はプロセス入出力部３５内のアナログ出力部Ｃ：つ
いての詳細ブロック図である。これは上位機器３１から
供給されるアナログ出力情報としてのカウント値を一時
記憶するラッチ部４１と、カウント値をアナログ量Ｃ二
変換するＤ／Ａコンバー、夕４２と、変換したアナログ
量を複数のポイントに割りふるマルチプレリツサ４３と
、割りふられたアナミグ量を一定値に保持するアナログ
メモリ４５．４６と、これらのコントロールを行うコン
トローラ材とからなる。
力装置のブロック構成図である。このアナログ出力装置
は、上位機器３１と情報の伝達を行なう結合部３２と、
この結合部３２からの情呻を取り出し演算処理する演算
処理部おと、情報を保存する記憶部調と、外部機器３６
と入出力を行なうプロセス入出力部３５とからなる。第
３図はプロセス入出力部３５内のアナログ出力部Ｃ：つ
いての詳細ブロック図である。これは上位機器３１から
供給されるアナログ出力情報としてのカウント値を一時
記憶するラッチ部４１と、カウント値をアナログ量Ｃ二
変換するＤ／Ａコンバー、夕４２と、変換したアナログ
量を複数のポイントに割りふるマルチプレリツサ４３と
、割りふられたアナミグ量を一定値に保持するアナログ
メモリ４５．４６と、これらのコントロールを行うコン
トローラ材とからなる。
第４図は本発明の一実施例を示す特性図である。
破線は従来の出力方法Ｃ二よる出力・信号の推移を示し
、実線は本発明の出力方法Ｃ−よる出力信号の推移を示
す。更新周期’ｒｌで給金部３２を介して供給されるア
ナログ出力情報を更新周期’ｒｌと同一周期でとりだし
記憶部３４ ＋ニー陵保存したのち、更新周期Ｔｌの整
数分の１倍となる演算周期ＴｌＩごと、ｃ：演算処理部
おで補間演算を施こす０そしそプロセス入出力部あを介
して外部機器３６＋−演算結果をアナログ出力信号とし
て出力する。
、実線は本発明の出力方法Ｃ−よる出力信号の推移を示
す。更新周期’ｒｌで給金部３２を介して供給されるア
ナログ出力情報を更新周期’ｒｌと同一周期でとりだし
記憶部３４ ＋ニー陵保存したのち、更新周期Ｔｌの整
数分の１倍となる演算周期ＴｌＩごと、ｃ：演算処理部
おで補間演算を施こす０そしそプロセス入出力部あを介
して外部機器３６＋−演算結果をアナログ出力信号とし
て出力する。
次Ｉｎ補間演算方法を第４図の時点！、で説明する。
いま時点χ轟の更新データをＡｍ、前回の更新データを
Ａｍ−１とすれば各更新周期Ｔｌとと（二行なう演算、
すなわち時点オ↓で行なう演算は以下のようになる０（
１）式に示す演算を行ない演算周期Ｔ２ごとの出力量の
増減分ΔＡＡを算出する。次Ｃ二、各演算周期ＴＳごと
１＝、すなわち、時点も十％Ｔ２ （ｎは自然数）ごと
Ｉ：△Ａ＆を加算して出力量を増加させる。
Ａｍ−１とすれば各更新周期Ｔｌとと（二行なう演算、
すなわち時点オ↓で行なう演算は以下のようになる０（
１）式に示す演算を行ない演算周期Ｔ２ごとの出力量の
増減分ΔＡＡを算出する。次Ｃ二、各演算周期ＴＳごと
１＝、すなわち、時点も十％Ｔ２ （ｎは自然数）ごと
Ｉ：△Ａ＆を加算して出力量を増加させる。
上述の一実施例では各更新周期Ｔｌの拠新データー間を
直線で近似する線形補間演算の実施例を示したがこの他
Ｃニー次遅れフィルタ演算Ｃ；より前半の増加分を多く
したり外部機器３６の特性に合せて演算周期Ｔｌを変え
るなど補間方法を自由Ｃ二設定出来る様にしてもよい。
直線で近似する線形補間演算の実施例を示したがこの他
Ｃニー次遅れフィルタ演算Ｃ；より前半の増加分を多く
したり外部機器３６の特性に合せて演算周期Ｔｌを変え
るなど補間方法を自由Ｃ二設定出来る様にしてもよい。
以上述べたよう（一本発明盲：よれば上位機器３１の更
新周期Ｔｌｌ二かかわらず曲Ｓ醇の近似表現−ｂｓ會易
Ｃ：実現できるようになったばかりでなく、従来出力レ
ベルを安定に保持する九めに専用のり７レジシユ回路を
装備しリフレッシュしていたが、このアナログ出力装置
では演算周期’ｒＢをリフレッシュ周期Ｉ：設定するこ
とにより、リフレッシュが実現でき、専用りフレッシュ
回路が不用となり、ＣＲ回路で構成された簡単なアナロ
グメモリーで装置が構成できるようＣ：なった。
新周期Ｔｌｌ二かかわらず曲Ｓ醇の近似表現−ｂｓ會易
Ｃ：実現できるようになったばかりでなく、従来出力レ
ベルを安定に保持する九めに専用のり７レジシユ回路を
装備しリフレッシュしていたが、このアナログ出力装置
では演算周期’ｒＢをリフレッシュ周期Ｉ：設定するこ
とにより、リフレッシュが実現でき、専用りフレッシュ
回路が不用となり、ＣＲ回路で構成された簡単なアナロ
グメモリーで装置が構成できるようＣ：なった。
第１図は従来のアナログ信号出力方法を示す特性図、第
２図は本発明のブナログ信号出力方法を実現するための
アナログ出力装置のブロック構成図、第３図はプロセス
入出力部内のアナログ出力部（二ついての詳細ブロック
図、第４図は本発明の一実施例を示す特性図である。 ３２・・・結合部 お・・・演算処理部 あ・・・記憶
部３５・・・プロセス入出力部 （７３１７） 代理人弁理士 則 近 憲 佑（ほか
１名）第１図 α 第２図
２図は本発明のブナログ信号出力方法を実現するための
アナログ出力装置のブロック構成図、第３図はプロセス
入出力部内のアナログ出力部（二ついての詳細ブロック
図、第４図は本発明の一実施例を示す特性図である。 ３２・・・結合部 お・・・演算処理部 あ・・・記憶
部３５・・・プロセス入出力部 （７３１７） 代理人弁理士 則 近 憲 佑（ほか
１名）第１図 α 第２図
Claims (1)
- 上位機器から周期的Ｃ：更新して供給されるアナ凶グ出
力情報をその周期間隔ごとに一定値Ｃ二保持し、これＩ
：よって得られた階段状の信号を外部機鰺に与えるよう
Ｃ；シたアナログ信号出力方法鉱；おいて、前記更新周
期よりも短かい周期で前記アナログ出力情報の値を変化
させるための補間演算を・前記更新周期ごとに行ない、
この補間演算で得られた前記アナログ出力情報の増減分
を前記更新周期よりも短かい周期ごと！−前記アナログ
出力情報の値に加算して出力するよう１コシたことを特
徴とするアナログ信号出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10499681A JPS588304A (ja) | 1981-07-07 | 1981-07-07 | アナログ信号出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10499681A JPS588304A (ja) | 1981-07-07 | 1981-07-07 | アナログ信号出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588304A true JPS588304A (ja) | 1983-01-18 |
Family
ID=14395704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10499681A Pending JPS588304A (ja) | 1981-07-07 | 1981-07-07 | アナログ信号出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588304A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111493A (ja) * | 1988-10-19 | 1990-04-24 | Ogata Tekko Kk | おからの焼却方法 |
| JPH0379020U (ja) * | 1989-11-17 | 1991-08-12 | ||
| JP2013254487A (ja) * | 2012-06-07 | 2013-12-19 | Ls Industrial Systems Co Ltd | Ｐｌｃ制御装置及び方法 |
-
1981
- 1981-07-07 JP JP10499681A patent/JPS588304A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02111493A (ja) * | 1988-10-19 | 1990-04-24 | Ogata Tekko Kk | おからの焼却方法 |
| JPH0379020U (ja) * | 1989-11-17 | 1991-08-12 | ||
| JP2013254487A (ja) * | 2012-06-07 | 2013-12-19 | Ls Industrial Systems Co Ltd | Ｐｌｃ制御装置及び方法 |
| US9488972B2 (en) | 2012-06-07 | 2016-11-08 | Lsis Co., Ltd. | Apparatus and method for controlling programmable logic controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1485578A (en) | Apparatus for providing a regulated output potential in an mos-ccd memory | |
| JPS588304A (ja) | アナログ信号出力方法 | |
| JPS6378610A (ja) | ２逓倍クロツク発生回路 | |
| JPS5543630A (en) | Graphic code input system | |
| JPH0446418A (ja) | ディジタル／アナログコンバータ装置 | |
| SU547792A1 (ru) | Устройство дл вычислени кратных интегралов | |
| JPS56132043A (en) | Bit clock reproducing circuit | |
| JPS54120570A (en) | Analog input equipment | |
| JPS57169809A (en) | Programmable logic controller | |
| JPS5552139A (en) | Hatching circuit | |
| JPS55136906A (en) | Digital-to-analog conversion type controller | |
| KR840007337A (ko) | 디지탈 신호 합성회로 | |
| JPS59611A (ja) | プロセス量のグラフ表示方法 | |
| GB1518502A (en) | Temperature control system | |
| JPS58114104A (ja) | アナログ補間回路 | |
| JPS5668834A (en) | Logarithm converting device | |
| JPS54145447A (en) | Input-output control system | |
| JPS57209539A (en) | Input controlling system for display screen by attribute | |
| SU781842A1 (ru) | Узловой элемент сеточной модели | |
| JPS5585231A (en) | Digital thermometer | |
| JPS5381019A (en) | Control system for variable length data access | |
| JPS5475233A (en) | Memory controller | |
| SU788122A1 (ru) | Гиперболический преобразователь | |
| JPS6476285A (en) | Picture display controller | |
| JPS55143680A (en) | General arithmetic system for pool matrix |