JPS5882324A - 接続検出装置 - Google Patents
接続検出装置Info
- Publication number
- JPS5882324A JPS5882324A JP56179826A JP17982681A JPS5882324A JP S5882324 A JPS5882324 A JP S5882324A JP 56179826 A JP56179826 A JP 56179826A JP 17982681 A JP17982681 A JP 17982681A JP S5882324 A JPS5882324 A JP S5882324A
- Authority
- JP
- Japan
- Prior art keywords
- line
- reflected
- pulse
- cpu
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
るか否かを反射波を検出することにより判定する接続検
出装置に関する。
出装置に関する。
うかを次のよう蚤こ行なっていた。一つの方法は、例え
ばＣＰＵ側からＩ１０側が接続されているかどうかを見
る場合、ＣＩ） ＵからＩｌｏに対して何らかの信号を
送り、この信号に対して伺らかの応答があれば、Ｉｌｏ
が接続されていると判断していた。
ばＣＰＵ側からＩ１０側が接続されているかどうかを見
る場合、ＣＩ） ＵからＩｌｏに対して何らかの信号を
送り、この信号に対して伺らかの応答があれば、Ｉｌｏ
が接続されていると判断していた。
又、他の方法は、ＣＰＵとＩｌｏを接続する線路の電圧
のレベルを見て、このレベルが所定値以上であれば、Ｉ
ｌｏが接続されていると判断していた。なお、この場合
、線路にＩツ「定の電圧が生ずるのは、例えはＩｌｏを
駆動させるためにＩｌｏに印加される電源電圧等により
発生するものである。
のレベルを見て、このレベルが所定値以上であれば、Ｉ
ｌｏが接続されていると判断していた。なお、この場合
、線路にＩツ「定の電圧が生ずるのは、例えはＩｌｏを
駆動させるためにＩｌｏに印加される電源電圧等により
発生するものである。
しかしながら、後者の方法では、例えばＩｌｏに電源電
圧が印加されていないような場合には、ＣＰＵとＩｌｏ
を接続する線路の電圧レベルが低下し、Ｉｌｏが接続さ
れていないと１誌してしまうという欠点があった。
圧が印加されていないような場合には、ＣＰＵとＩｌｏ
を接続する線路の電圧レベルが低下し、Ｉｌｏが接続さ
れていないと１誌してしまうという欠点があった。
本発明の目的は、上記した従来の技術に代えて、簡単で
かつ安価なハードの装置により、ＣＰＵ側ようにするこ
とにある。
かつ安価なハードの装置により、ＣＰＵ側ようにするこ
とにある。
本発明の特徴は、ＣＰＵとＩｌｏとを接続する線路のい
ずれか一方に反射波検出回路を接続した点にある。
ずれか一方に反射波検出回路を接続した点にある。
以下に本発明を実施側番こよって１１明する。
第１図ね本発明の一実施例を示し、１は信号発生手段、
２は切換スイッチ手段、３はＣＰＵとＩｌｏを接続する
線路、４はＩｌｏ又はＣＰＵ、５６反射波検出手段を示
す。このような装置において、Ｉｌｏ又はＣＰＵ４が線
路３に接続されていると、Ｉ１０又ＶｉＣＰＵ＋と線路
３とは整合されており、一方Ｉ１０又はＣＰＵ４が線路
３に接続されていないと、線路３の終端は開放式れてい
ることになる。
２は切換スイッチ手段、３はＣＰＵとＩｌｏを接続する
線路、４はＩｌｏ又はＣＰＵ、５６反射波検出手段を示
す。このような装置において、Ｉｌｏ又はＣＰＵ４が線
路３に接続されていると、Ｉ１０又ＶｉＣＰＵ＋と線路
３とは整合されており、一方Ｉ１０又はＣＰＵ４が線路
３に接続されていないと、線路３の終端は開放式れてい
ることになる。
今、切換スイッチ手段２を図示されているような実線位
置に接続し、信号発生手段１がら例えは所定パルス１Ｍ
のパルスを出力したとすると、該パルスは線路３に伝わ
る。このパルスは、線路３の終端にＩｌｏ又はＣＰＵ４
が接続されていると、線路３の終端で反射しない。この
ため、線路３を引返すパルスはなく、信号発生手段２か
らパルスを線路３に送出した直後に切換スイッチ手段が
反射波検出手段５９１１１１ζ接続されていても、反射
波検出手段５で反射パルスｔｍ出することＨｙ、（い。
置に接続し、信号発生手段１がら例えは所定パルス１Ｍ
のパルスを出力したとすると、該パルスは線路３に伝わ
る。このパルスは、線路３の終端にＩｌｏ又はＣＰＵ４
が接続されていると、線路３の終端で反射しない。この
ため、線路３を引返すパルスはなく、信号発生手段２か
らパルスを線路３に送出した直後に切換スイッチ手段が
反射波検出手段５９１１１１ζ接続されていても、反射
波検出手段５で反射パルスｔｍ出することＨｙ、（い。
したがって、この場合には、線路３にＩｌｏ又はＣＰＵ
が接続されていることがわかる。
が接続されていることがわかる。
一方、線路３の終端にＩ１０又ＵＣＰＵが接続されてい
ないときけ、剥路３のＰ８端６開放となり、信号発生手
段１から線路３に送出されたパルスは線路３の終端で反
射される。このため、反射パルスに反射波検出手段５で
検知される。したがって、反射パルスが反射波検出手段
５で検知されれば。
ないときけ、剥路３のＰ８端６開放となり、信号発生手
段１から線路３に送出されたパルスは線路３の終端で反
射される。このため、反射パルスに反射波検出手段５で
検知される。したがって、反射パルスが反射波検出手段
５で検知されれば。
線路の終端に、Ｉ１０又［ＣＰ Ｕが接続されていない
と判断することができる。
と判断することができる。
第２図は、第１図の一具体例を示す。また、第３図は第
２図の回路の要部の信ぢのタイムチ丁−トを示す。第２
図において、点線で囲まれているの６第１図のブロック
と対応させるためであり、対応するブロックには同じ符
号が付されている。
２図の回路の要部の信ぢのタイムチ丁−トを示す。第２
図において、点線で囲まれているの６第１図のブロック
と対応させるためであり、対応するブロックには同じ符
号が付されている。
第２図から明らかなよう憂こ、切換え手段２は３−ステ
ートバッファ２ａ 、２ｂと抵抗２Ｃから構成されてお
り、また、反射波検出手段５はインバータ５ａ、Ｄ−フ
リップ７０ツブ５ｂ、抵抗５ｃ＋５ｄ、および出力端子
５ｅから構成されている。
ートバッファ２ａ 、２ｂと抵抗２Ｃから構成されてお
り、また、反射波検出手段５はインバータ５ａ、Ｄ−フ
リップ７０ツブ５ｂ、抵抗５ｃ＋５ｄ、および出力端子
５ｅから構成されている。
今、信号発生手段１から第３図＜ｈ＞に示されているよ
うなパルス信号ａが出力されたとすると、パルス信号ａ
ｋｌ ３−ステートバッファ２ａ 、 ２ｂとインバ
ータ５ａに入力する。これによって、３−ステートバッ
ファ２ａＨ第３図に示されているようにオンになり信号
ａＵ線路３に体圧される。
うなパルス信号ａが出力されたとすると、パルス信号ａ
ｋｌ ３−ステートバッファ２ａ 、 ２ｂとインバ
ータ５ａに入力する。これによって、３−ステートバッ
ファ２ａＨ第３図に示されているようにオンになり信号
ａＵ線路３に体圧される。
一方、３−ステートバッファ２ｂＵ同図に示されている
ようにオフになり、パルス信号ａが３−ステートバッフ
ァ２＆を通り過ぎると、オンになる。
ようにオフになり、パルス信号ａが３−ステートバッフ
ァ２＆を通り過ぎると、オンになる。
また、インバータ５ａに入力したパルス信号ａはＤ−フ
リップフロップ５ｂのクリア端子に入り。
リップフロップ５ｂのクリア端子に入り。
Ｄ−７リツプフロツプ５ｂＵクリアされる。したがって
、端子５ｅｌｆｆ同図に示すようにローレベルになる。
、端子５ｅｌｆｆ同図に示すようにローレベルになる。
次に、線路３の終端にＩｌｏ又はＣＰＵが接続されてい
ないと、パルス信号は線路３の終端で反射し、オンにな
っている３−ステートバッファ２ｂを］由って、Ｄ−フ
リップフロップ゛５ｂのクロック端子に入力する。これ
によって、Ｄ−７リツプフロツグのＱ＠子ｔａローレベ
ルカラハイレベルニ転じ、第３図に示されているように
、端子５ｅにハイレベルの信号が得られる。
ないと、パルス信号は線路３の終端で反射し、オンにな
っている３−ステートバッファ２ｂを］由って、Ｄ−フ
リップフロップ゛５ｂのクロック端子に入力する。これ
によって、Ｄ−７リツプフロツグのＱ＠子ｔａローレベ
ルカラハイレベルニ転じ、第３図に示されているように
、端子５ｅにハイレベルの信号が得られる。
一方、線路３の終端にＩｌｏ又はＣＩ） Ｕが接続され
ているときには、反射波は生じないので、Ｄ−７リツプ
フロツプのＱ端子にローンベルのま１であり・端子５ｅ
にローレベルの信号が（ｎ ラれる。
ているときには、反射波は生じないので、Ｄ−７リツプ
フロツプのＱ端子にローンベルのま１であり・端子５ｅ
にローレベルの信号が（ｎ ラれる。
したがって、端子５ｅの信号レベルを見ることによって
、線路にＩ１０又けＣＰＵが硬軟されているかどうかが
わかる。
、線路にＩ１０又けＣＰＵが硬軟されているかどうかが
わかる。
第４図は本発明の他の実施例を示す。上記の第１の実施
例では、線路３を介して接続されたＣＰＵとＩ１０間の
距離が短い場合に６．３−ステートバッファ２ｂあるい
ＨＤ−フリップフロップ５ｂがパルス信号に応答してそ
の状態を変え安定な動作に入る前に、すなわち、応答時
間前に、線路３の終端で反射したパルス信号が３−ステ
ートバッファ２ｂあるいＨＤ−７リツプフロツプ５ｂに
入り、これらの回路が正確に動作しない場合がある。
例では、線路３を介して接続されたＣＰＵとＩ１０間の
距離が短い場合に６．３−ステートバッファ２ｂあるい
ＨＤ−フリップフロップ５ｂがパルス信号に応答してそ
の状態を変え安定な動作に入る前に、すなわち、応答時
間前に、線路３の終端で反射したパルス信号が３−ステ
ートバッファ２ｂあるいＨＤ−７リツプフロツプ５ｂに
入り、これらの回路が正確に動作しない場合がある。
本実施例は、このようなｗ、１実施例の不具合を解消す
るものである。
るものである。
この実施例が第２図と異なるところは、ＣＰＵとＩｌｏ
を結ぶ線路に遅延素子６を設けた点だけであり、他の回
路に同じであるので、第２図と重複する部分の回路動作
の説明に省略する。
を結ぶ線路に遅延素子６を設けた点だけであり、他の回
路に同じであるので、第２図と重複する部分の回路動作
の説明に省略する。
本実施例のようにすると、線路３ａｌこ入ったパルス信
号は遅延素子６で遅れ、ＣＰＵ又はＩｌｏが接続されて
いない場合には線路３ｂの終端で反射されたパルス信号
は再度遅延素子６で遅延されて線路３ａに入り、３−ス
テートバッファ２ｂへ送られる。したがって、遅延素子
６の遅姑蓋を、前記３−ステートバッファ２ｂ−？Ｄ−
フリップフロップ５ｂの応答時間以上に定めておけは、
本実施例の接続検出回路が誤動作することはなくなる。
号は遅延素子６で遅れ、ＣＰＵ又はＩｌｏが接続されて
いない場合には線路３ｂの終端で反射されたパルス信号
は再度遅延素子６で遅延されて線路３ａに入り、３−ス
テートバッファ２ｂへ送られる。したがって、遅延素子
６の遅姑蓋を、前記３−ステートバッファ２ｂ−？Ｄ−
フリップフロップ５ｂの応答時間以上に定めておけは、
本実施例の接続検出回路が誤動作することはなくなる。
７−
・・・反射波検出手段、 ６・・遅延素子。
なお、線路３ａ 、３ｂと遅延素子６とが整合されてい
なければならないことは当然であわ、このためには、こ
れらの特性インピーダンスが等しいことが望捷しい。ま
た、第４回目線路３ａと３ｂの間に遅延素子６を設けた
が！！ＩＡ累子６集子続する場所は線路３ａの前又は線
路３ｂの俵であってもよい。又、本実施例でに線路とし
て、２本の線路（３ａと３ｂ）ｖ用いているが、いずれ
か一本の線路であってもよいことは勿論である。
なければならないことは当然であわ、このためには、こ
れらの特性インピーダンスが等しいことが望捷しい。ま
た、第４回目線路３ａと３ｂの間に遅延素子６を設けた
が！！ＩＡ累子６集子続する場所は線路３ａの前又は線
路３ｂの俵であってもよい。又、本実施例でに線路とし
て、２本の線路（３ａと３ｂ）ｖ用いているが、いずれ
か一本の線路であってもよいことは勿論である。
第１図ね本発明の一実施し１」のブロック図、第２図に
本発明の一具体例を下す回路図、第３図は第２図の要部
の信号のタイムチτ−ト、第４図６本発明の他の実施例
のブロック図を示す。 １・・・信号発生手段、 ２・・・切換スイッチ手段
、３・・・−路、 ４・・・ＣＰＵ又はＩ１０機器、
５８− 才１図 代理人弁理士 平 木 道 人 外１名 − 一
本発明の一具体例を下す回路図、第３図は第２図の要部
の信号のタイムチτ−ト、第４図６本発明の他の実施例
のブロック図を示す。 １・・・信号発生手段、 ２・・・切換スイッチ手段
、３・・・−路、 ４・・・ＣＰＵ又はＩ１０機器、
５８− 才１図 代理人弁理士 平 木 道 人 外１名 − 一
Claims (1)
- （ＩＩＣＰＵ側とＩ１０側とを接続する線路、該線路の
いずれか一方の側に接続された切換えスイッチ手段、お
よび該切換えスイッチ手段によって切換えられる信号発
生手段と反射波検出手段を具備し、該反射波検出手段で
前記線路からの反射波を
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179826A JPS5882324A (ja) | 1981-11-11 | 1981-11-11 | 接続検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179826A JPS5882324A (ja) | 1981-11-11 | 1981-11-11 | 接続検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882324A true JPS5882324A (ja) | 1983-05-17 |
| JPS6230667B2 JPS6230667B2 (ja) | 1987-07-03 |
Family
ID=16072562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56179826A Granted JPS5882324A (ja) | 1981-11-11 | 1981-11-11 | 接続検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099324A3 (en) * | 2000-06-20 | 2002-05-16 | Koninkl Philips Electronics Nv | Communication bus system |
| JP2010073054A (ja) * | 2008-09-19 | 2010-04-02 | Sony Corp | 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路 |
| JP2012122748A (ja) * | 2010-12-06 | 2012-06-28 | Nec Corp | 情報処理装置及びその作動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119805A (en) * | 1978-03-10 | 1979-09-18 | Hitachi Ltd | Data transmission and reception unit |
-
1981
- 1981-11-11 JP JP56179826A patent/JPS5882324A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119805A (en) * | 1978-03-10 | 1979-09-18 | Hitachi Ltd | Data transmission and reception unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099324A3 (en) * | 2000-06-20 | 2002-05-16 | Koninkl Philips Electronics Nv | Communication bus system |
| JP2010073054A (ja) * | 2008-09-19 | 2010-04-02 | Sony Corp | 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路 |
| US8266335B2 (en) | 2008-09-19 | 2012-09-11 | Sony Corporation | Video display device, method of displaying connectors, transmission-line state detection device, transmission line-state detection method and semiconductor integrated circuit |
| JP2012122748A (ja) * | 2010-12-06 | 2012-06-28 | Nec Corp | 情報処理装置及びその作動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6230667B2 (ja) | 1987-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1003773A3 (ru) | Устройство приема и кодировани сигналов дл идентификации объектов | |
| EP0402736A3 (en) | Phase-difference detecting circuit | |
| GB2229845A (en) | Transaction system | |
| JPS5827526B2 (ja) | クロック装置 | |
| KR100286914B1 (ko) | 반도체 기억장치 | |
| US5894508A (en) | Automatic power control apparatus of a PC mounted fax/modem | |
| JPH0792243A (ja) | 半導体装置 | |
| JPS5882324A (ja) | 接続検出装置 | |
| KR880008671A (ko) | 소자 회로 | |
| US5047673A (en) | High speed output structure suitable for wired-OR structure | |
| EP0282098A2 (en) | Synchronization signal generator without oscillator | |
| SU869035A1 (ru) | Устройство переключени мифисторного элемента | |
| KR940006657Y1 (ko) | 정보 송.수신 방법의 선택회로 | |
| RU1807486C (ru) | Устройство дл контрол распределител импульсов | |
| JP2843070B2 (ja) | 電圧検出装置 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPS61199107A (ja) | デジタル入力装置 | |
| RU1795491C (ru) | Устройство дл тревожной сигнализации | |
| SU1176252A1 (ru) | Устройство дл определени направлени вращени | |
| SU1182660A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| KR0125149Y1 (ko) | 전자교환기의 후크상태 탐지선 공유회로 | |
| JPH0685651A (ja) | ３−ステイト・バッファの出力制御回路 | |
| JPS593270A (ja) | スイツチ回路の断線検査装置 | |
| KR890003723B1 (ko) | 복구시간 콘트롤회로 | |
| SU1603367A1 (ru) | Элемент сортировочной сети |