JPS5882296A - Dot matrix display system - Google Patents

Dot matrix display system

Info

Publication number
JPS5882296A
JPS5882296A JP18011281A JP18011281A JPS5882296A JP S5882296 A JPS5882296 A JP S5882296A JP 18011281 A JP18011281 A JP 18011281A JP 18011281 A JP18011281 A JP 18011281A JP S5882296 A JPS5882296 A JP S5882296A
Authority
JP
Japan
Prior art keywords
display
dot
memory
start position
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18011281A
Other languages
Japanese (ja)
Inventor
森野 益章
嘉之 藤川
勇 羽田
名井 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18011281A priority Critical patent/JPS5882296A/en
Priority to GB08231893A priority patent/GB2110857B/en
Priority to DE19823241587 priority patent/DE3241587A1/en
Publication of JPS5882296A publication Critical patent/JPS5882296A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、表示されるべき文字や図形などのキャラクタ
および図形をドツトマトリクスによって表示する方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for displaying characters such as letters and figures to be displayed and figures using a dot matrix.

先行技術では、各文字などを表示するために必要な複数
の下ント毎にのみ表示開始位置をカーソルで指定するこ
としかできず、カーソルを希望す“る僅かな距離だけ移
動して表示を行なうことができなかった。したがって表
示状態が限られると七になり、特にこのことは図形など
を表示しようとするときに大きな問題となる。
In the prior art, it is only possible to specify the display start position with a cursor for each of the multiple subscripts required to display each character, etc., and display is performed by moving the cursor a small desired distance. Therefore, the number of display states is limited, and this becomes a big problem especially when trying to display figures.

本発明の目的は、希望する多彩な表示状態を得ることが
できる表示方式を提供することである。
An object of the present invention is to provide a display method that can obtain a variety of desired display states.

$1図は、本発明の一実施例の電子式計算機1の正面図
である。この電子式計算機1け、液晶表示器2とキー人
力装置3とを含む。キー人力袋↑d3は、文字を入力す
るためのキー4、数字を入力するだめのキー5および入
力動作を制御するだめのキー6などを含む。表示器2は
、縦7ドツト×横156ドツトのドツトマトリクスによ
って構成され、横方向にキャラクタや図形などをいわゆ
る1行表示する。
Figure $1 is a front view of an electronic calculator 1 according to an embodiment of the present invention. This electronic calculator includes a liquid crystal display 2 and a key manual device 3. The keypad ↑d3 includes keys 4 for inputting characters, keys 5 for inputting numbers, keys 6 for controlling input operations, and the like. The display 2 is constituted by a dot matrix of 7 dots vertically by 156 dots horizontally, and displays characters, figures, etc. in a so-called one line in the horizontal direction.

′!J2図は、第1図に示される電子式計算機1のブロ
ック回路図である。表示器2は、表示駆動回路7によっ
て各ドツトの活性化制御が行なわれる。
′! FIG. J2 is a block circuit diagram of the electronic calculator 1 shown in FIG. In the display device 2, activation control of each dot is performed by a display drive circuit 7.

処理装置8には、データバス9、アドレスバス10およ
び制御バス11が接続されており、これら17) ハス
9,10.IIJcは、ランダムアクセスメモリ12、
リードオンリメモリ13、入出力バッファ14およびコ
ネクタ15.16に接続される。
A data bus 9, an address bus 10, and a control bus 11 are connected to the processing device 8, and these 17) lotuses 9, 10 . IIJc is a random access memory 12,
It is connected to read-only memory 13, input/output buffer 14 and connectors 15 and 16.

パス9.l0J−を表示駆動回路7に接続される。入出
カバソファ14からのキーストローブ信号がキー人力装
置3に入力され、キー人力装置3に設けられたキー4,
5.6が操作されることによってキーリターン信号が処
理装置8に入力される。ランダムアクセスメモリ12に
は、レジスタおよびフラグなどとして用いられるストア
領域が含まれ、プログラムなどもストアされる。リード
オンリメモリ13には、プログラムを実行するインタプ
リタおよびその他の制御用プログラムが予めストアされ
ている。コネクタ15は、モジュール化された外部のラ
ンダムアクセスメモリおよびリードオンリメモリを接続
するために用いられる。コネクタ16は、外部にデータ
レコーダやプリンタなどの入出力装置を接続したり、記
憶容量を拡張するだめのメモリを接続したりするために
用いられる。
Pass 9. l0J- is connected to the display drive circuit 7. The key strobe signal from the input/output cover sofa 14 is input to the key human power device 3, and the keys 4, provided on the key human power device 3,
5.6 is operated, a key return signal is input to the processing device 8. The random access memory 12 includes a storage area used as registers and flags, and also stores programs and the like. The read-only memory 13 stores in advance an interpreter for executing programs and other control programs. Connector 15 is used to connect modularized external random access memory and read-only memory. The connector 16 is used to connect an external input/output device such as a data recorder or printer, or to connect a memory for expanding storage capacity.

入出力バッファ14には、時計回路17が接続され、ま
た駆動回路18に信号を導出してブザーなどの発音体1
9を鳴動駆動す求。処理装置8は、表示駆動回路7ヘラ
イン20を介して表示の0N10FF信号を導出し、ま
たライン21を介して同期信号を導出する。表示駆動回
路7は、表示メモリ22を備え、この表示メモリ22け
表示器2の各ドツトに対応したストア領域を有し、ライ
ン23を介して表示器2にセグメント信号を導出する。
A clock circuit 17 is connected to the input/output buffer 14, and a signal is derived to a drive circuit 18 to output a sounding device 1 such as a buzzer.
Request to drive 9 by ringing. The processing device 8 derives a display 0N10FF signal via a line 20 to the display drive circuit 7, and also derives a synchronization signal via a line 21. The display drive circuit 7 includes a display memory 22, which has a storage area corresponding to each dot on the display 2, and derives segment signals to the display 2 via a line 23.

処理装置8I/iライン24を介して共ンクプレート信
号を導出する。
The processing unit 8 derives the synchronization plate signal via the I/i line 24.

第3図は処理装置8の構成を示すブロック図である。プ
ログラムカクンタ30け、16ピツトのレジスタであシ
、現在実行している命令の次のアドレスを指示し、その
指示した命令が実行されると、さらに次のアドレスを指
示するためにストア内容が自動的に+1だけインクリメ
ント、される。
FIG. 3 is a block diagram showing the configuration of the processing device 8. As shown in FIG. The program uses a 30-bit, 16-bit register to specify the next address of the currently executing instruction, and when the specified instruction is executed, the stored contents are stored in order to specify the next address. It is automatically incremented by +1.

スタックポインタ31は16ピツトのレジスタでアリ、
ランダムアクセスメモリ12のプッシュダクンまたはポ
ツプアップスタックにおいて次に使用することができる
スタックのアドレスを示す。
The stack pointer 31 is a 16-pit register.
Indicates the address of the stack that can be used next in the pushdown or popup stack of the random access memory 12.

データレジスタ32,33.34は、16ピツトのレジ
スタであり、データポインタとしてもまた使用されるこ
とができる。ステータスレジスタ35け、5ピツトのレ
ジスタであり、演算結果による桁−ヒげ、ボロー、零、
オーバフローなどの各種演算状態をストアする。アキュ
ムレータ36は、8ビツトで構成され、演算結果の保持
および外部メモリとのデータ転送のために用いられる。
Data registers 32, 33, 34 are 16-pit registers and can also be used as data pointers. Status register This is a 35-digit, 5-pit register, and the digits depending on the calculation result - beard, borrow, zero,
Stores various calculation states such as overflow. The accumulator 36 is composed of 8 bits and is used for holding calculation results and for data transfer with external memory.

アドレスバッファ37は、アドレスバス10に接続さレ
ル。アドレスバスlOの各ラインは、参照符AD−O〜
AD15で示される。
Address buffer 37 is connected to address bus 10. Each line of the address bus lO has the reference mark AD-O~
It is designated as AD15.

算術論理演算回路38は、演算用バッファ39を介して
および直接にバス40に接続される。外付きの発振素子
41ば、発振回路42に接続される。この発振回路42
からの発振出力は、分周回路43によって1/2に分周
されクロック信号ΩO8として導出されるとともに、ク
ロック制御回路44および11ビツトの分周回路45に
与えられる。クロック制御回路44は、待ち信号WAI
Tに応答して内部クロックの発生および停止の制御を行
なう。分周回路45は、同期信9HAを出力し、またタ
イマ制御回路46に信号を与える。タイマ制御回路46
は、9ビツトのタイマ47のカウント制御およびタイマ
インクラブド制御を行なう。タイマ47Fi、ポリノミ
アルカクンタによって構成され、タイマインタラブドの
だめの時間力クントを行なう。インタラブド制御回路4
8は、割込要求のための信号NMI、MIおよびタイマ
IIJ 御回路46からの信号に応答して、割込制御を
行なう。カクンタ49は、表示器2のバンクプレート信
号を発生するために用いられる。このカクンタ49に与
えられる信号HINは、通常は、前述の同期信号HAで
ある。表示用制御回路50は、パックプレート信号HO
〜H7を出力する。この表示用制御回路50には、図示
しない電源回路からの電圧VDIS 、VA、VB、V
M カ与えられる。参照符PUF、PVFは汎用フリツ
プフロップであり、フリツプフロップDI SPFは表
示のON10 F F制御を行なう。キー人力装置 3
 蜘らの信号INO〜IN7が入力されると、内部アキ
ュムレータに8ビツトのデータとして取シ込まれる。デ
ータバス制御回路51#′i8ビツトの信号DO〜D7
を受信しパス40に制御信号を導出する。さらにまたイ
ンストラクションデコーダおよび処理制御回路52が設
けられる。参照符R/ W l−、i: 、メモリへの
読み出しおよび書き込み信号であり、MEOおよびM 
E I Ii’メモリイネーブル信号を表わす。
Arithmetic and logic operation circuit 38 is connected to bus 40 via an operation buffer 39 and directly. An external oscillation element 41 is connected to an oscillation circuit 42. This oscillation circuit 42
The oscillation output from the frequency divider circuit 43 is divided into 1/2 and derived as a clock signal ΩO8, which is also applied to a clock control circuit 44 and an 11-bit frequency divider circuit 45. The clock control circuit 44 receives the wait signal WAI.
Generating and stopping the internal clock is controlled in response to T. The frequency dividing circuit 45 outputs a synchronous signal 9HA and also provides a signal to the timer control circuit 46. Timer control circuit 46
performs count control of the 9-bit timer 47 and timer included control. The timer 47Fi is constituted by polynomial kakunta and performs the time power kunt of the timer interrelated. Interwoven control circuit 4
8 performs interrupt control in response to signals NMI and MI for interrupt requests and a signal from the timer IIJ control circuit 46. Kakunta 49 is used to generate bank plate signals for display 2. The signal HIN applied to the kakunta 49 is normally the aforementioned synchronization signal HA. The display control circuit 50 receives the pack plate signal HO
~H7 is output. This display control circuit 50 receives voltages VDIS, VA, VB, and V from a power supply circuit (not shown).
M power is given. Reference symbols PUF and PVF are general-purpose flip-flops, and the flip-flop DI SPF performs ON10FF control of the display. Key human power device 3
When the spider signals INO to IN7 are input, they are input into the internal accumulator as 8-bit data. Data bus control circuit 51#'i 8-bit signal DO~D7
is received and a control signal is derived on path 40. Furthermore, an instruction decoder and processing control circuit 52 is provided. Reference R/W l-,i: , read and write signals to memory, MEO and M
E I Ii' represents a memory enable signal.

第4図は表示器2の表示状態を示す。表示器2は、−配
列方向すなわち縦に延びる7つのドツトから成るドツト
列がその縦方向に交□差する他の配列方向すなわち横に
沿って並んでrf、−If!されており、このドツト列
は第4図(1)の参照−符O〜155で示されるように
156列だけ設けられる。
FIG. 4 shows the display state of the display 2. In the display device 2, dot rows consisting of seven dots extending vertically are lined up along the other array direction, that is, horizontally, which intersects the vertical direction, such as rf, -If! There are 156 dot rows, as shown by reference numbers O to 155 in FIG. 4(1).

文字rAJを本発明に縦い第59ビツト目を表示開始位
置として指定して表示する場合を想定する。このような
表示のためには第5図に示されるプログラムが用いられ
る。第5図(1)においてGCUR5OR59は、第5
9ドツト目を表示開始位置として指定するステートメン
トである。このステートメント以降に表われる表示命令
−よって第59ドツト目から第4図−filの右側に文
字rAJが表示される。後続の表示命令が実行されるこ
とによって、この表示されている文字rAJの右側に他
のキャラクタや図形が表示される。文字の表示のために
縦7ドツト×横6ドツトのパターンが使用され、右端の
縦7ドツトの1つのドツト列は空白となっている。この
空白のドツト列によって、文字相互の聞は自動的に1ビ
ツト分ずつあけられることになり、キャラクタが読み易
くなる。
Assume that the character rAJ is displayed by specifying the 59th vertical bit as the display start position according to the present invention. A program shown in FIG. 5 is used for such display. In FIG. 5 (1), GCUR5OR59 is the fifth
This is a statement that specifies the 9th dot as the display start position. According to the display commands appearing after this statement, the characters rAJ are displayed from the 59th dot to the right of FIG. 4-fil. By executing subsequent display commands, other characters and figures are displayed on the right side of the displayed character rAJ. A pattern of 7 vertical dots x 6 horizontal dots is used to display characters, and one row of 7 vertical dots at the right end is blank. This row of blank dots automatically leaves one bit between each character, making the characters easier to read.

表示開始位置の指定は、4IIJ5図(1)でけ10違
数の数値「59」によって行なわれたけれども、本発明
の仲の実施例として第5図(2)で示されるように計算
式で指定されてもよく、また16進数で指定するように
してもよく、さらにはまた数値変数で指定するようにし
てもよい。表示開始位置を16進数で指定する場合には
、第5図(3)で示されるようなステートメントが用い
られる。ここで「&」は16進数表記であることを表わ
し、’ r 3 B Jは16進数で表わしたドツト列
の位置を示し、10進数では第59ドツト目に相当する
Although the display start position was specified by the numerical value "59" in Figure 4IIJ5 (1), which is a numeric value of 10, it may also be specified by a calculation formula as shown in Figure 5 (2) as an intermediate embodiment of the present invention. Alternatively, it may be specified using hexadecimal numbers, or furthermore, it may be specified using numerical variables. When specifying the display start position in hexadecimal, a statement as shown in FIG. 5(3) is used. Here, "&" indicates hexadecimal notation, and 'r 3 B J indicates the position of the dot row in hexadecimal notation, which corresponds to the 59th dot in decimal notation.

第6図は、第5図(1)に示されたステートメントを実
行する手順を示す。ステップn1においてステートメン
トGCUR8ORを読出し、表示開始位置を示すポイン
タPをステップn2において零としてクリアする。ステ
ップn3で表示開始位置の指定が第5図(2)で示され
るように計算式で行なわれティるt合には、ステップn
4に移り、そノ式カ演質され、その瀘算結果がステップ
n5においてレジスタRegにストアされる。このレジ
スタRegのストア内容が0〜155の範囲にあれば、
レジスタRegのストア内容がステップn7においてポ
インタPに転送さ力1、これによってn8においてその
表示開始位置が設定されることになる。表示開始位置の
指定が数値変数で行なわれている場合には、ステップn
1OK移り、その変数内容がレジスタRegKストアさ
れ、ステップn6に移る。
FIG. 6 shows the procedure for executing the statement shown in FIG. 5(1). In step n1, statement GCUR8OR is read, and pointer P indicating the display start position is cleared to zero in step n2. If the display start position is specified in step n3 using a calculation formula as shown in FIG. 5(2), step n
4, the formula is calculated, and the result of the filtering is stored in the register Reg in step n5. If the stored contents of this register Reg are in the range of 0 to 155,
The stored contents of the register Reg are transferred to the pointer P at step n7 and the display start position is thereby set at step n8. If the display start position is specified using a numerical variable, step n
The process moves to 1OK, the contents of the variable are stored in the register RegK, and the process moves to step n6.

表示開始位置の指示が計算式および数値変数のいずれか
でしか与えられないように定めている場合、その指示が
たとえば文字や文字変数で与えられているときには、ス
テップn9からステップnllに移り、エラー処セ(1
が行なわれる。
If the instruction for the display start position is specified to be given only by a calculation formula or a numerical variable, and if the instruction is given by, for example, a character or a character variable, the process moves from step n9 to step nll, and an error message is generated. Processing (1)
will be carried out.

ポインタPは、表示駆動回路7に備えられている表示メ
モリ22のアドレスの下位8ピツトを指定して、その表
示メモリ22のアドレス指定が行なわれる。指定される
アドレスの表示用メモリ22の内容である8ピツトのう
ちの7ビツトは、表示器2の縦7ドツトからなるドツト
列に対応している。
The pointer P specifies the lower eight pits of the address of the display memory 22 provided in the display drive circuit 7, and the address of the display memory 22 is specified. Seven bits out of the eight pits that are the contents of the display memory 22 at the designated address correspond to a dot row of seven vertical dots on the display 2.

第4図用の右側に示されるように上向きの矢印「↑」な
どの図形を表示する場合には、第7図に示されるプログ
ラムが実行される。オペランドの文字列は、ドツトパタ
ーンを与えるものであって、縦7ドツトのドツト列の各
ドツトに対応して16進数で表わされている。縦7ドツ
トの上端が最下位ビット、下端が第7ビツト目に対応し
ており、左端の縦7ドツトは16進の「04」、その次
の縦7ドツトは「02」、さらにその次の縦7ドツ′ト
け「7F」にそれぞれ対応している。第7図に示される
プログラムは、図形表示のために文字列が用いられたけ
れども、本発明の他の実施例としてこの文字列を内容と
する文字変数の形で与えることもできる。
When displaying a figure such as an upward arrow "↑" as shown on the right side of FIG. 4, the program shown in FIG. 7 is executed. The operand character string provides a dot pattern, and is expressed in hexadecimal numbers corresponding to each dot in a seven-dot row. The upper end of the 7 vertical dots corresponds to the least significant bit, and the lower end corresponds to the 7th bit. The leftmost 7 vertical dots correspond to hexadecimal "04", the next 7 vertical dots correspond to "02", and the next Each corresponds to the vertical 7 dots "7F". Although the program shown in FIG. 7 uses character strings to display graphics, it is also possible to provide this character string in the form of a character variable as another embodiment of the present invention.

第8図を参照すると、このような図形を表示する手順が
示される。ステップm1からステンプm2に移り、オペ
ランドが文字変数で表わされているか否かが’l’lJ
断される。オペランドが文字変数を表わされている場合
には、ステップm3においてその内容がランダムアクセ
スメモリ12から読出され、レジスタRegに久方され
る。オペランドが文字列で与えられる場合には、ステッ
プm2からm6に移り、ステップm7においてその文字
列がレジスタRegにストアされる。ステップm4では
、レジスタRegの内容をデコードして表示用メ・モリ
22に書込み、これによってステップm5において与え
られた文字列または文字変数に対応した図形が表示され
る。オペランドが文字列または文字変数で与えられない
場合には、ステップm8においてエラー処理が行なわれ
る。
Referring to FIG. 8, a procedure for displaying such a figure is shown. Moving from step m1 to step m2, it is determined whether the operand is represented by a character variable or not.
Cut off. If the operand represents a character variable, its contents are read from random access memory 12 and stored in register Reg in step m3. If the operand is given as a character string, the process moves from step m2 to m6, and in step m7, the character string is stored in register Reg. At step m4, the contents of the register Reg are decoded and written into the display memory 22, thereby displaying the figure corresponding to the character string or character variable given at step m5. If the operand is not given as a character string or character variable, error handling is performed in step m8.

図形表示の手順は、第9図にさらに詳細に示される。ス
テップr1からステップr2に移り、レジ゛スタReg
のポインタCが零にクリアされる。そこでレジスタRe
gの文字列のストア内容の先頭からデコードし、表示用
メモリ22にストアする。
The graphic display procedure is shown in more detail in FIG. Moving from step r1 to step r2, the register Reg
The pointer C of is cleared to zero. So register Re
The stored contents of the character string g are decoded from the beginning and stored in the display memory 22.

参照符Reg(C)は、ポインタCによって示される位
置の文字であり、参照符D I (P)はポインタPに
よって示される表示用メモリ22のアドレスを表わして
いる。レジスタRegのストア内容は、−文字毎にデコ
ードされ、その4ビツトコ一ド信号が表示用メモリ22
の上位4ビツト、下位4ビツトの順序で書き込まれる。
The reference mark Reg(C) is the character at the position indicated by the pointer C, and the reference mark D I (P) represents the address of the display memory 22 indicated by the pointer P. The stored contents of the register Reg are decoded for each - character, and the 4-bit code signal is stored in the display memory 22.
The data is written in the order of the upper 4 bits and the lower 4 bits.

Dlは上位4ビツトのアドレスを示しており、D2は下
位4ピントのアドレスを示している。然して、表示され
るビットは上位4ビツトのうちの3ビツトだけである。
Dl indicates the address of the upper 4 bits, and D2 indicates the address of the lower 4 pins. However, only three of the upper four bits are displayed.

こうしてステップr4〜r8において、各ピント列毎に
順次的に表示が行なわれてゆく。ステップr9において
、ポインタPが155を超えているが否か検出され、1
55を超えていればステップr10において表示処理を
終了する。155以下で ・あれば、ステップr3に移
り、ステップr3において文末である否かが判断され、
文末であればこの表示処理を終了する。このようにして
任愁の図形の表示を行なうことができる。
In this way, in steps r4 to r8, display is performed sequentially for each focus row. In step r9, it is detected whether the pointer P exceeds 155, and 1
If it exceeds 55, the display process ends in step r10. If it is 155 or less, the process moves to step r3, where it is determined whether or not it is the end of the sentence.
If it is the end of the sentence, this display process ends. In this way, a graphic figure can be displayed.

表示開始位置を任意に選択して重ね表示を行なうことが
できる。たとえば第4図+11の左側に示される上向き
矢印「↑」に、第4図(2)で示される「×」の図形を
重ねて第4図(3)の表示を得ようとする場合には、表
示用メモリ22に書込まれているストア内容を消すこと
なく、追加的に新なパターンを書き込めばよい。この実
施例では、図形と図形との重ね合わせが示されたけれど
も、文字と図形との重ね合わせ表示も可能である。
It is possible to arbitrarily select the display start position and perform overlapping display. For example, when attempting to obtain the display in Figure 4 (3) by superimposing the "x" figure shown in Figure 4 (2) on the upward arrow "↑" shown on the left side of Figure 4 +11, , it is sufficient to additionally write a new pattern without erasing the stored contents written in the display memory 22. Although this embodiment shows the overlapping of figures, it is also possible to display overlapping characters and figures.

このような重ね表示によって、図示の実施例のように1
行表示でありながら、多くの情゛報を同時に表示するこ
とが可能になる。
By such superimposed display, one
Although it is a line display, it is possible to display a lot of information at the same time.

表示開始位置をドツト列単位毎に指定する命令を用いて
表示内容を移動させつつ、いわゆるランニング表示をす
ることができる。このためには、表示すべき内容をラン
ダムアクセスメモリ12の予め定めたストア領域に格納
しておき、これを「PRINTJまたは「GPRINT
」などのオペランドの実行によって表示を行なうにあた
り、予め定めた一定時間毎に表示開始位置を1単位ずつ
または複数のドツト列毎に加算または減算して表示内容
を表示すればよい。
A so-called running display can be performed while moving the display contents using a command that specifies the display start position for each dot row. To do this, the content to be displayed is stored in a predetermined storage area of the random access memory 12, and this is stored in a "PRINTJ" or "GPRINTJ" storage area.
When displaying by executing an operand such as ", the display contents may be displayed by adding or subtracting the display start position one unit at a time or for each dot row at predetermined fixed time intervals.

本発明の他の考え方によれば、表示開始位置を関数によ
って指示することができる。この場合のプログラムは、
第10図ftlに示されている。第10図(lでは、第
1ドツト目すなわち第4図(1)の参照符1で示された
縦7ドツトのドツト列の表示内容を数値として変数Xに
代入するものであって、X=2が代入される。なお、第
10図(2)の場合には、X=127が代入される。
According to another idea of the present invention, the display start position can be indicated by a function. The program in this case is
It is shown in FIG. 10 ftl. In FIG. 10 (l), the display contents of the first dot, that is, the column of seven vertical dots indicated by reference numeral 1 in FIG. 4 (1), are substituted as numerical values into the variable X, where 2 is substituted. In the case of FIG. 10 (2), X=127 is substituted.

得られた数値によって、縦7ドツトのドツト列の表示状
態がどのようになっているかを知ることができる。第1
b図ではオペランドは数値で示されたけれども、式や数
値変数で与えることも可能である。
From the obtained numerical value, it is possible to know how the display state of the 7 vertical dot rows is. 1st
In figure b, the operands are shown as numerical values, but they can also be given as expressions or numerical variables.

第11図は、このような任意の位置のドツトの表示状態
を知るための手順を示すフローチャートである。ステッ
プs1からステップs2に移り、オペランドが計算式で
与えられているか否かが判断される。計算式でオペラン
ドが与えられている場合には、ステップ83に移っ・て
演算され、その演算結果がステップs4においてレジス
タRegにストアされる。オペランドが数値変数で与え
られている場合には、ステップsloからステップS1
1に移り、その変数内容がレジスタRegにストアされ
てステップS5に移る。ステップs4.s11において
レジスタRegにストアされた内容は、ステップS5に
移り、そのストア内容が0〜155の範囲にあるか否か
が判断され、そうであればステップs6に移り、レジス
タRegの内容がポインタPに入力されて表示用メモリ
22のアドレス指定が行なわれる。ステップS7では、
指定された表示用メモリ22の内容のうち上位3ビツト
、下位7ビツトのデータがレジスタRegに入力され、
ステップS8において10進数のデータに変換されて変
数として代入されステップS9に移る。こうしてステッ
プS9において、希望する位置のドツトの表示状態を知
ることができる。ステップ85においてレジスタReg
の成る位置のストア内容がO〜155の範囲になく、ま
たはオペランドが計算式または数値変数で与えられてい
ないときには、ステップsZ2に移りエラー処理が行な
われる0 第12図は表示器2の表示状態を示す正面図である。第
12図+11に示されるように日時を表示しているとき
、秒の表示を0〜30秒の間では数字を不透明にかつ地
を透明に表示し、31〜59秒の間では数字を透明にか
つ地を不透明に表示を行なう。このためには、このよう
な特殊表示すべき秒の数字の表示位置をドツト列の単位
で指定し、得られた数値のNOT関数をとり、再びオペ
ランドGPRINTで表示用メモリ22に書込むことに
して表示の反転を行なう。また本発明の他の実施例とし
て秒の数値を短い時間間隔で点滅させることができる。
FIG. 11 is a flowchart showing a procedure for determining the display state of a dot at an arbitrary position. Moving from step s1 to step s2, it is determined whether the operand is given by a calculation formula. If an operand is given in the calculation formula, the process moves to step 83 and is calculated, and the result of the calculation is stored in the register Reg in step s4. If the operand is given as a numerical variable, step slo to step S1
1, the contents of the variable are stored in the register Reg, and the process moves to step S5. Step s4. The contents stored in the register Reg in s11 move to step S5, where it is determined whether the stored contents are in the range of 0 to 155. If so, the process moves to step s6, where the contents of the register Reg are transferred to the pointer P. The address of the display memory 22 is specified by inputting the address to the display memory 22. In step S7,
The data of the upper 3 bits and lower 7 bits of the contents of the specified display memory 22 are input to the register Reg,
In step S8, the data is converted into decimal data and substituted as a variable, and the process moves to step S9. In this way, in step S9, the display state of the dot at the desired position can be known. In step 85 the register Reg
If the stored content at the location is not in the range 0 to 155, or the operand is not given as a calculation formula or numerical variable, the process moves to step sZ2 and error processing is performed. FIG. When displaying the date and time as shown in Figure 12 + 11, seconds are displayed opaquely with a transparent background between 0 and 30 seconds, and transparent between 31 and 59 seconds. The display is performed with an opaque background. To do this, we will specify the display position of the second digits to be specially displayed in units of dot strings, take the NOT function of the obtained numeric value, and write it to the display memory 22 again using the operand GPRINT. to invert the display. Further, as another embodiment of the present invention, the seconds value can be made to blink at short time intervals.

また本発明の他の実施例によれば、ビット列を個別的に
指定することができることによって、第12図(2)の
ように棒グラフを用いた表示を行なうことが可能にな°
る。
Further, according to another embodiment of the present invention, by being able to specify bit strings individually, it is possible to perform a display using a bar graph as shown in FIG. 12 (2).
Ru.

以上のように本発明によれば、表示開始位置をドツト列
毎に選択することが可能となるので、多彩な表示を行な
うことができる。
As described above, according to the present invention, it is possible to select the display start position for each dot row, so that a variety of displays can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の電子式計算機の正面図、第
2図I/i第1図に示された電子式計算機のブロック図
、第3図は第2図に示された処理装置8の構成を示すブ
ロック図、第4図は表示器2のドツトマトリクスを示す
図、I$5図は文字の表示開始位置の指定を行なうプロ
グラムを示す図、第6図は第5図に示された表示開始位
置の指定を行なうプログラムの手順を示すフローチャー
ト、第7図は図形を表示するためのプログラムを示す図
、第8図はその図形を表示するための動作を説明するだ
めのフローチャート、第9図は第8図におけるステップ
m4におけるデコードの動作を説明するだめのフローチ
ャート、第゛10図はドツト列の表示状態を関数として
求めるだめのプログラムを示す図、第11図はその表示
状態を求めるだめの動作を説明するだめのフローチャー
ト、第12図は表示器2によって表示される状態を示す
表示器2の正面図である。 1・・・電子式計算機、2・・・表示器、3・・・キー
人力装置、7・・・表示駆動回路、8・・・処理装置、
9・・・デーニルパス、10・・・アドレスバス、11
・・・制御用バス、12・・・ランダムアクセスメモリ
、13・・・リードオンリメモリ、14・・・入出力バ
ッファ、22・・・表示用メモリ 代理人   弁理士 西教圭一部 第4図 (1)  10 GCLIR5OR5920PRINT
  ’“Aoo; (2)   10  GCUR5OR(X+Y)20 
PRINT  ”A” (3)  10 GCUR5OR&3B第5−図 第6図 100PRINT “’04027F0204°゛第7
図 第9図 (1)  10 X=POINT 1 第12図
Fig. 1 is a front view of an electronic calculator according to an embodiment of the present invention, Fig. 2 is a block diagram of the electronic calculator shown in Fig. 1, and Fig. 3 is a process shown in Fig. 2. FIG. 4 is a block diagram showing the configuration of the device 8, FIG. 4 is a diagram showing the dot matrix of the display 2, FIG. A flowchart showing the procedure of a program for specifying the indicated display start position, FIG. 7 is a diagram showing a program for displaying a figure, and FIG. 8 is a flowchart explaining the operation for displaying the figure. , FIG. 9 is a flowchart for explaining the decoding operation in step m4 in FIG. 8, FIG. 10 is a diagram showing a program for calculating the display state of a dot string as a function, and FIG. 12 is a front view of the display 2 showing the state displayed by the display 2. FIG. DESCRIPTION OF SYMBOLS 1... Electronic calculator, 2... Display device, 3... Key manual device, 7... Display drive circuit, 8... Processing device,
9...Denil pass, 10...Address bus, 11
... Control bus, 12... Random access memory, 13... Read only memory, 14... Input/output buffer, 22... Display memory Agent Patent attorney Kei Nishi Part 4 (Figure 4) 1) 10 GCLIR5OR5920PRINT
'“Aoo; (2) 10 GCUR5OR(X+Y)20
PRINT "A" (3) 10 GCUR5OR&3B 5th - Figure 6 100PRINT "'04027F0204°゛7th
Figure 9 (1) 10 X=POINT 1 Figure 12

Claims (1)

【特許請求の範囲】[Claims] 一配列方向に延びかつ2その一配列方向に交差する他の
配列方向に沿って並んで配置された各ドツト列を、個別
的に指定して、表示されるべきキャラクタおよび図形の
表示開始位置とすることを特徴とするドツトマトリクス
表示方式。
Each row of dots extending in one array direction and arranged side by side along another array direction that intersects with the first array direction is individually specified to determine the display start position of the characters and figures to be displayed. A dot matrix display method characterized by:
JP18011281A 1981-11-10 1981-11-10 Dot matrix display system Pending JPS5882296A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18011281A JPS5882296A (en) 1981-11-10 1981-11-10 Dot matrix display system
GB08231893A GB2110857B (en) 1981-11-10 1982-11-09 Dot matrix display
DE19823241587 DE3241587A1 (en) 1981-11-10 1982-11-10 DOT MATRIX DISPLAY

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18011281A JPS5882296A (en) 1981-11-10 1981-11-10 Dot matrix display system

Publications (1)

Publication Number Publication Date
JPS5882296A true JPS5882296A (en) 1983-05-17

Family

ID=16077625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18011281A Pending JPS5882296A (en) 1981-11-10 1981-11-10 Dot matrix display system

Country Status (3)

Country Link
JP (1) JPS5882296A (en)
DE (1) DE3241587A1 (en)
GB (1) GB2110857B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2149554B (en) * 1983-11-08 1987-04-01 Standard Telephones Cables Ltd Data terminals
JPS60227296A (en) * 1984-04-25 1985-11-12 シャープ株式会社 Display control system
US4680542A (en) * 1985-05-22 1987-07-14 Krupp Gerald L Logic circuit tester
EP0533965A1 (en) * 1991-09-17 1993-03-31 Siemens Aktiengesellschaft Semiconductor device for controlling a matrix display, e.g. for a motor vehicle board computer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114032A (en) * 1975-03-31 1976-10-07 Sony Corp A computer aided display unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070662A (en) * 1975-11-11 1978-01-24 Sperry Rand Corporation Digital raster display generator for moving displays

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114032A (en) * 1975-03-31 1976-10-07 Sony Corp A computer aided display unit

Also Published As

Publication number Publication date
GB2110857B (en) 1985-11-20
GB2110857A (en) 1983-06-22
DE3241587C2 (en) 1989-06-08
DE3241587A1 (en) 1983-06-01

Similar Documents

Publication Publication Date Title
US4190835A (en) Editing display system with dual cursors
JPS6326898B2 (en)
JPH0570175B2 (en)
JPS6243226B2 (en)
JPH0570187B2 (en)
US4317183A (en) Unused program number indicating system for a small program type electronic calculator
JPS5882296A (en) Dot matrix display system
JPS627592B2 (en)
JPH07118024B2 (en) Pattern data generation method
JPS599245Y2 (en) display device
JPS6353568B2 (en)
JPH021627Y2 (en)
JPH0537314Y2 (en)
JPS61110260A (en) Character processor
JPH0445875B2 (en)
JP2731025B2 (en) Display control device
JPH0124660Y2 (en)
JPH0426919Y2 (en)
JPH01172994A (en) Display device
JPS6227930Y2 (en)
JPH0355041Y2 (en)
JPS5931745B2 (en) Unused program number display method
JPS617884A (en) Data processor
JPS6258509B2 (en)
JPH0228869B2 (en) GURAFUITSUKUDEISUPUREISOCHINONYURYOKUFUIIRUDOSEIGYOHOSHIKI