JPH021627Y2 - - Google Patents

Info

Publication number
JPH021627Y2
JPH021627Y2 JP1981064380U JP6438081U JPH021627Y2 JP H021627 Y2 JPH021627 Y2 JP H021627Y2 JP 1981064380 U JP1981064380 U JP 1981064380U JP 6438081 U JP6438081 U JP 6438081U JP H021627 Y2 JPH021627 Y2 JP H021627Y2
Authority
JP
Japan
Prior art keywords
key
data
input
composition ratio
numerical data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981064380U
Other languages
Japanese (ja)
Other versions
JPS57179746U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981064380U priority Critical patent/JPH021627Y2/ja
Publication of JPS57179746U publication Critical patent/JPS57179746U/ja
Application granted granted Critical
Publication of JPH021627Y2 publication Critical patent/JPH021627Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、入力した数値データおよびその累
計値に基づいて各入力データの構成比を求めるな
どの特殊演算を行う小型電子式計算機に関する。
[Detailed Description of the Invention] This invention relates to a small electronic calculator that performs special operations such as determining the composition ratio of each input data based on input numerical data and its cumulative value.

従来、複数の数値データをもとに、その構成比
または変化率といつた特殊な演算を1回のキー操
作により算出することが可能な小型電子式計算機
が考案されている。そして、これら特殊演算を実
行するに際し、数値データを予め記憶させておく
必要があつた。しかして、従来、この数値データ
の記憶を行なわせるためには、以後の数値データ
を全て記憶させることを指定するキー、またはモ
ードスイツチを予め操作したり、通常のキー入力
の操作手順を変更したりするなど特殊な操作が必
要であつた。しかし、特殊演算のたびにこのよう
な特殊な操作を行なわなくてはならないというこ
とは、非常に煩わしいものであり、またそれゆえ
キー操作ミスの原因となるものであつた。
2. Description of the Related Art Conventionally, small electronic calculators have been devised that are capable of calculating special operations such as composition ratios or rates of change based on a plurality of numerical data with a single key operation. In order to execute these special operations, it was necessary to store numerical data in advance. Conventionally, in order to store this numerical data, one has to operate a key or mode switch in advance that specifies that all subsequent numerical data will be stored, or change the normal key input operation procedure. This required special operations such as However, having to perform such a special operation every time a special calculation is performed is extremely troublesome and can lead to key operation errors.

この考案は前記事情に基づいてなされたもの
で、その目的とするところは、構成比算出のよう
な特殊演算を通常の演算操作によつて容易に求め
ることができる特殊演算機能を有する小型電子式
計算機を提供することである。
This invention was made based on the above circumstances, and its purpose is to use a small electronic device with special calculation functions that can easily perform special calculations such as composition ratio calculations using normal calculation operations. The purpose is to provide a calculator.

以下、この考案の一実施例を第1図ないし第5
図に基づいて説明する。第1図はプリンタ付小型
電子式計算機の概略システム構成図を示し、符号
1は入力部で、この入力部1には置数キー群2、
フアンクシヨンキー群3が備えられているほか、
入力された数置データの構成比を求める構成比キ
ー4、入力されたデータの変化率を求める変化率
キー5が備えられている。この入力部1の操作信
号はラインl1を介して入力バツフア6に入力され
る。
An embodiment of this invention is shown below in Figures 1 to 5.
This will be explained based on the diagram. FIG. 1 shows a schematic system configuration diagram of a small electronic calculator with a printer. Reference numeral 1 is an input section, and this input section 1 includes a number key group 2,
In addition to being equipped with 3 function keys,
A composition ratio key 4 for determining the composition ratio of input numeric data and a change rate key 5 for determining the rate of change of the input data are provided. The operation signal of this input section 1 is inputted to the input buffer 6 via line l1 .

一方、符号7はROMであり、ここには各種マ
イクロ命令が格納されている。このROM7はラ
インl2を介してアドレス信号をアドレス指定回路
8に出力し、またラインl3を介してオペレーシヨ
ンコードおよびROM7の次アドレスを指定する
次アドレス信号を制御回路9へ出力する。そし
て、前記次アドレス信号は制御回路9からライン
l4を介してROM7に入力され、次のマイクロ命
令をアドレス指定する。
On the other hand, reference numeral 7 is a ROM, in which various microinstructions are stored. This ROM 7 outputs an address signal to the addressing circuit 8 via line l2 , and outputs an operation code and a next address signal specifying the next address of the ROM 7 to the control circuit 9 via line l3 . Then, the next address signal is sent from the control circuit 9 to the line
It is input to ROM7 via l4 and addresses the next microinstruction.

前記アドレス指定回路8は、RAM10のアド
レスを指定し、アドレスの指定が終了した際には
ラインl5を介して制御回路9へ終了信号を出力す
る。さらに、このアドレス指定回路8にはRAM
10から読み出されたデータがラインl6を介して
入力され、いわゆるインデイクス.アドレツシン
グを行う。
The address designation circuit 8 designates the address of the RAM 10, and outputs a completion signal to the control circuit 9 via line l5 when the address designation is completed. Furthermore, this addressing circuit 8 includes a RAM.
The data read out from index.10 is input via line l6 , the so-called index.10. Performs addressing.

前記RAM10には、X,T,n,N,A0〜Ao
の各レジスタ、フラグ領域Fなどが備えられてお
り、このRAM10から読み出されたデータは演
算回路11に出力されるほか、表示部12および
印字部13に出力される。前記演算回路11は指
定された各種演算を行い、この演算結果はライン
l7を介してRAM10へ入力される。前記表示部
12は入力されたデータの表示を行い、また前記
印字部13は入力されたデータを記録紙へ印字す
る。
The RAM 10 includes X, T, n, N, A 0 to A o
The RAM 10 is provided with registers, a flag area F, etc., and the data read from the RAM 10 is output to the arithmetic circuit 11 as well as to the display section 12 and the printing section 13. The arithmetic circuit 11 performs various specified arithmetic operations, and the results of these arithmetic operations are sent to the line.
It is input to RAM10 via l7 . The display section 12 displays input data, and the printing section 13 prints the input data on recording paper.

前記制御回路9は、入力されたオペレーシヨン
コードを解読し、ラインl8を介して加算あるいは
減算の指定を行う指定信号を演算回路11へ出力
し、この演算回路11からラインl9を介して入力
されたデータおよびキヤリーの有無に従つて次ア
ドレスの変更を行う。また、制御回路9はライン
l10を介してRAM10へR/W信号を出力し、ラ
インl11を介してアドレス指定回路8内のアドレ
スカウンタへカウントアツプまたはカウントダウ
ンを指定する信号を出力する。さらに制御回路9
はラインl12を介し、入力バツフア6に読み出し
信号を出力し、入力バツフア6内のデータを
RAM10へ送出する。
The control circuit 9 decodes the input operation code and outputs a designation signal for specifying addition or subtraction via line l8 to the arithmetic circuit 11, and from this arithmetic circuit 11 via line l9 . The next address is changed according to the input data and the presence or absence of a carry. In addition, the control circuit 9
An R/W signal is output to the RAM 10 via line l10, and a signal specifying count up or count down is output to the address counter in the addressing circuit 8 via line l11 . Furthermore, the control circuit 9
outputs a read signal to input buffer 6 via line l 12 , and reads the data in input buffer 6.
Send to RAM10.

次に、この考案の動作について説明する。所定
の数値データの置数後、加算キーを操作すると、
第2図のフローに従つた処理が実行される。すな
わち、ステツプS1の実行において、フラグ領域F
に「0」が記憶されているか、あるいは「1」が
記憶されているかの判断が実行され、「1」が記
憶されている場合には前記のキー操作で合計キー
の操作後に末だ加算キーが操作されていないとみ
なされてステツプS2に移る。ステツプS2の実行に
おいて、フラグ領域Fに「0」が書き込まれる。
次いでステツプS3の実行に移り、RAM10のA0
〜Anレジスタのアドレスを指定するインデイク
スデータが記憶されるRAM10のnレジスタに
「0」が書き込まれる。次いでステツプS4の実行
に移り、入力された数値データの累計値が記憶さ
れるTレジスタに「0」が書き込まれ、この後ス
テツプS5に移る。前記ステツプS1においてフラグ
領域Fに「0」が記憶されている場合には合計キ
ーの操作後において加算キーが少なくとも1回以
上操作されていると判断されてステツプS5に移
る。ステツプS5の実行においてRAM10のXレ
ジスタに記憶された数値データが表示部12およ
び印字部13に転送され、表示部12において表
示されると共に印字部13において記憶紙に印字
される。次いで、ステツプS6の実行に移り、Xレ
ジスタの数値データとTレジスタの内容とが加算
され、この加算結果がTレジスタに書き込まれる
累計演算が実行される。次いでステツプS7の実行
に移り、Xレジスタの数値データがnレジスタの
内容によつて指定されたAoレジスタに転送され
る。次いでステツプS8の実行に移り、Xレジスタ
に「0」が書き込まれる。次いでステツプS9の実
行に移り、nレジスタの内容に「1」が加算され
て慰ンデイクスデータが更新される。
Next, the operation of this invention will be explained. When you operate the addition key after entering the specified numerical data,
Processing according to the flow shown in FIG. 2 is executed. That is, in the execution of step S1 , the flag area F
A judgment is made as to whether "0" or "1" is stored in , and if "1" is stored, the addition key It is assumed that this is not being operated, and the process moves to step S2 . In the execution of step S2 , "0" is written in the flag area F.
Next, the process moves to step S3 , and A0 of RAM10 is executed.
~A "0" is written to the n register of the RAM 10 where index data specifying the address of the n register is stored. Next, the process moves to step S4 , where "0" is written to the T register in which the cumulative value of the input numerical data is stored, and then the process moves to step S5 . If "0" is stored in the flag area F in step S1 , it is determined that the addition key has been operated at least once after the total key has been operated, and the process moves to step S5 . In the execution of step S5 , the numerical data stored in the X register of the RAM 10 is transferred to the display section 12 and the printing section 13, and is displayed on the display section 12 and printed on the storage paper by the printing section 13. Next, the process moves to step S6 , where the numerical data of the X register and the contents of the T register are added together, and a cumulative operation is performed in which the result of this addition is written into the T register. Next, the process moves to step S7 , where the numerical data in the X register is transferred to the Ao register specified by the contents of the n register. Next, the process moves to step S8 , and "0" is written to the X register. Next, the process moves to step S9 , where "1" is added to the contents of the n register and the consolation index data is updated.

しかして、例えば数値データ「20」を置数して
加算ギーが操作されると前記ステツプS1〜S9が順
次実行されて第3図に示すように記録紙に「20
+」が印字される。続いて、数値データ「30」、
「40」、「50」を加算キーにより順次入力すると前
記ステツプS1,S5〜S9が順次実行され、前記記録
紙に数値データ「30」、「40」、「50」が順次印字さ
れる。次いで合計キーを操作すると第4図のフロ
ーに従つた処理が実行される。
For example, when the numerical data "20" is entered and the addition gear is operated, steps S 1 to S 9 are sequentially executed, and "20" is written on the recording paper as shown in FIG.
+" is printed. Next, the numerical data “30”,
When "40" and "50" are inputted sequentially using the addition key, steps S1 , S5 to S9 are sequentially executed, and the numerical data "30", "40", and "50" are sequentially printed on the recording paper. Ru. Next, when the total key is operated, processing according to the flow shown in FIG. 4 is executed.

すなわち、ステツプS11の実行において、フラ
グ領域Fに合計キーの操作を示す「1」が書き込
まれる。次いでステツプS12の実行に移り、nレ
ジスタに記憶されたインデイクスデータ「3」が
RAM10のNレジスタへ転送される。次いでス
テツプS13の実行に移り、nレジスタに「0」が
書き込まれる。次いでステツプS14の実行に移り、
Tレジスタに記憶された合計データ「140」が表
示部12および印字部13に転送され、表示され
ると共に前記記録紙に印字される。
That is, in executing step S11 , "1" is written in the flag area F, indicating the operation of the total key. Next, the process moves to step S12 , and the index data "3" stored in the n register is
It is transferred to the N register of RAM10. Next, the process moves to step S13 , where "0" is written to the n register. Next, proceed to step S14 ,
The total data "140" stored in the T register is transferred to the display section 12 and the printing section 13, where it is displayed and printed on the recording paper.

次に、入力された数値データの構成比を求めた
い場合には前記合計キーの操作直後に構成比キー
4を操作すると第5図のフローに従つた処理が実
行される。すなわち、ステツプS21の実行におい
て、フラグ領域Fに前回に合計キーの操作を示す
フラグ「1」が記憶されていると判断されるとス
テツプS22に移る。ステツプS22の実行においてn
レジスタのインデイクスデータによつて指定され
たAoレジスタに記憶された数値データがXレジ
スタに転送される。次いでステツプS23の実行に
移り、Xレジスタの数値データが印字部13に転
送され、前記記録紙に印字される。次いでステツ
プS24の実行に移り、演算回路11においてAo
ジスタの数値データがTレジスタの合計データに
よつて除算され、その商に「100」が乗算される
構成比を求める特殊演算が実行され、この演算結
果がXレジスタに書き込まれる。次いでステツプ
S25の実行に移り、Xレジスタに記憶された演算
結果データが前記記録紙に印字される。次いでス
テツプS26の実行に移り、nレジスタの内容に
「1」が加算されてインデイクスデータが更新さ
れる。次いでステツプS27の実行に移り、nレジ
スタのインデイクスデータがNレジスタの最終の
インデイクスデータにプラス1したデータに達し
たか否かの判断が実行され、否と判断されると前
記ステツプS22〜S27が繰り返し実行され、この結
果、前記記録紙に順次記憶された数値データの
個々に対しての構成比がこの数値データと共に順
次印字される。前記ステツプS27においてYESと
判断された場合にはステツプS28に移る。ステツ
プS28の実行においてnレジスタに「0」が書き
込まれる。次いでステツプS29の実行に移り、T
レジスタの合計データが前記記録紙に印字され、
さらに「100.0%」が印字される。
Next, when it is desired to obtain the composition ratio of the input numerical data, the composition ratio key 4 is operated immediately after the operation of the sum key, and the process according to the flow shown in FIG. 5 is executed. That is, in executing step S21 , if it is determined that the flag "1" indicating the previous operation of the total key is stored in the flag area F, the process moves to step S22 . n in execution of step S22
The numerical data stored in the A o register specified by the index data of the register is transferred to the X register. Next, the process moves to step S23 , where the numerical data in the X register is transferred to the printing unit 13 and printed on the recording paper. Next, the process moves to step S24 , where the arithmetic circuit 11 executes a special operation to obtain a composition ratio in which the numerical data in the A o register is divided by the total data in the T register, and the quotient is multiplied by "100". , the result of this operation is written to the X register. Then step
Step S25 is executed, and the calculation result data stored in the X register is printed on the recording paper. Next, the process moves to step S26 , where "1" is added to the contents of the n register and the index data is updated. Next, the process moves to step S27 , where it is determined whether the index data of the n register has reached the final index data of the N register plus 1. If it is determined not, the process proceeds to step S27. 22 to S27 are repeatedly executed, and as a result, the composition ratios for each of the numerical data sequentially stored on the recording paper are sequentially printed together with the numerical data. If YES is determined in step S27 , the process moves to step S28 . In the execution of step S28 , "0" is written to the n register. Next, proceed to step S29 , and execute T.
The total data of the register is printed on the recording paper,
Furthermore, "100.0%" is printed.

なお、前記実施例においては、構成比キー4の
操作により構成比を求める場合を示したが、変化
率キー5の操作により変化率を求める場合にも同
様に実施でき、変化率キーの操作により順次記憶
された数値データを読み出して各数値データ間の
変化率を算出し、その結果を印字する。
In the above embodiment, the case where the composition ratio is calculated by operating the composition ratio key 4 is shown, but it can also be carried out in the same way when the change rate is calculated by operating the change rate key 5. The numerical data stored in sequence is read out, the rate of change between each numerical data is calculated, and the results are printed.

また、前記実施例においては構成比の算出を行
う前に合計キーが操作されていることを条件とし
たが、これは特に限定されるものではなく、例え
ば累計途中における小計値に対しての構成比を算
出できるようにしてもよく、さらに、変化率の算
出に対しては、常時その操作を行なえるようにし
てもよい。
In addition, in the above embodiment, the condition was that the total key was operated before calculating the composition ratio, but this is not particularly limited. For example, the configuration for the subtotal value in the middle of the cumulative total The ratio may be calculated, and the rate of change may be calculated at any time.

また、前記実施例においては数値データを入力
する入力キーとして加算キーを備えた構成とした
が、これに限らず減算キーなどを入力キーとして
使用しても良い。
Further, in the embodiment described above, an addition key is provided as an input key for inputting numerical data, but the present invention is not limited to this, and a subtraction key or the like may be used as an input key.

また、前記実施例においては加算キーの操作時
にフラグ領域Fに「1」が記憶されている場合、
フラグ領域F,n、Tレジスタの記憶内容を消去
する構成としたが、これに限らず、合計キーを続
けて2回操作することにより前記記憶内容を消去
しても良く、この場合加算キー操作時の前記ステ
ツプS1〜S4は不要となる。
Further, in the above embodiment, if "1" is stored in the flag area F when the addition key is operated,
Although the memory contents of the flag areas F, n, and T registers are erased, the present invention is not limited to this, and the memory contents may be erased by operating the sum key twice in succession; in this case, the addition key operation Steps S 1 to S 4 are no longer necessary.

以上説明したようにこの考案によれば、入力さ
れた数値データを順次記憶する第1の記憶手段
と、前記数値データの累計値を記憶する第2の記
憶手段と、構成比演算指示キーの操作により、第
1の記憶手段のデータを順に指定するデータ指定
手段と、指定されたデータを第2の記憶手段に記
憶された累計値で除算し構成比を演算する手段
と、指定データと共に構成比を印字する手段とを
備えた小型電子式計算機を提供したから、構成比
演算のような特殊演算を通常の簡単なキー操作に
より容易に求めることが可能になり、またその結
果も確認が容易になり、計算機の利用性を高める
ことができる。
As explained above, according to this invention, the first storage means sequentially stores the input numerical data, the second storage means stores the cumulative value of the numerical data, and the operation of the composition ratio calculation instruction key. , a data specifying means for sequentially specifying the data in the first storage means, a means for calculating the composition ratio by dividing the specified data by the cumulative value stored in the second storage means, and a means for calculating the composition ratio together with the specified data. Since we have provided a small electronic calculator equipped with a means to print Therefore, the usability of the computer can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例を示す概略システ
ム構成図、第2図は同実施例の加算キー操作時に
実行されるフローチヤート、第3図は同実施例の
印字状態図、第4図は同実施例の合計キー操作時
に実行されるフローチヤート、第5図は同実施例
の構成比キー操作時に実行されるフローチヤート
である。 1……入力部、4……構成比キー、5……変化
率キー、9……制御回路、10……RAM、11
……演算回路、13……印字部。
Fig. 1 is a schematic system configuration diagram showing an embodiment of this invention, Fig. 2 is a flowchart executed when the addition key is operated in the embodiment, Fig. 3 is a printing state diagram of the embodiment, and Fig. 4 is a flowchart executed when the total key is operated in the same embodiment, and FIG. 5 is a flowchart executed when the composition ratio key is operated in the same embodiment. 1... Input section, 4... Composition ratio key, 5... Change rate key, 9... Control circuit, 10... RAM, 11
...Arithmetic circuit, 13...Printing section.

Claims (1)

【実用新案登録請求の範囲】 置数キー、入力キー及び構成比演算指示キーを
有するキーボードと、 このキーボードにおける入力キーの操作をカウ
ントする入力数カウント手段と、 上記入力キーの操作により上記入力数カウント
手段のカウント値に対応して上記キーボードの置
数キー操作で得られる数値データを順次記憶する
第1の記憶手段と、 上記数値データの累計値を上記入力キーの操作
時に演算する累計演算手段と、 この累計演算手段の演算結果を記憶する第2の
記憶手段と、 上記キーボードにおける構成比演算指示キーの
操作により、上記第1の記憶手段に記憶された数
値データを上記入力数カウント手段のカウント値
が示す範囲で入力順に指定するデータ指定手段
と、 このデータ指定手段により指定されたデータに
対し上記第2の記憶手段に記憶された累計値によ
り除算を実行し構成比を求める構成比演算手段
と、 上記データ指定手段により指定された数値デー
タを印字すると共に上記構成比演算手段の演算結
果を対にして印字する印字手段とを具備したこと
を特徴とする特殊演算機能を有する小型電子式計
算機。
[Claims for Utility Model Registration] A keyboard having a numeric key, an input key, and a composition ratio calculation instruction key; an input number counting means for counting input key operations on the keyboard; a first storage means for sequentially storing numerical data obtained by operating the numeric keys on the keyboard in accordance with the count value of the counting means; and a cumulative calculation means for calculating the cumulative value of the numerical data when operating the input keys. and a second storage means for storing the calculation result of the cumulative calculation means; and by operating a composition ratio calculation instruction key on the keyboard, the numerical data stored in the first storage means is transferred to the input number counting means. a data specifying means for specifying data in the input order within the range indicated by the count value; and a composition ratio calculation for calculating a composition ratio by dividing the data specified by the data specifying means by the cumulative value stored in the second storage means. and printing means for printing the numerical data specified by the data specifying means and printing the calculation results of the composition ratio calculation means as a pair. calculator.
JP1981064380U 1981-05-06 1981-05-06 Expired JPH021627Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981064380U JPH021627Y2 (en) 1981-05-06 1981-05-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981064380U JPH021627Y2 (en) 1981-05-06 1981-05-06

Publications (2)

Publication Number Publication Date
JPS57179746U JPS57179746U (en) 1982-11-15
JPH021627Y2 true JPH021627Y2 (en) 1990-01-16

Family

ID=29860450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981064380U Expired JPH021627Y2 (en) 1981-05-06 1981-05-06

Country Status (1)

Country Link
JP (1) JPH021627Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471539A (en) * 1977-11-17 1979-06-08 Sharp Corp Electronic computer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5471539A (en) * 1977-11-17 1979-06-08 Sharp Corp Electronic computer

Also Published As

Publication number Publication date
JPS57179746U (en) 1982-11-15

Similar Documents

Publication Publication Date Title
GB2113434A (en) Data processing apparatus having alterable interest rate mode capability
US4301511A (en) Programmable calculator with a device for controlling the reading of program data
US4380053A (en) Memory addressing system for sequentially accessing all memory addresses in a memory area
US4317183A (en) Unused program number indicating system for a small program type electronic calculator
JPH021627Y2 (en)
JPS58114158A (en) Totaling system for every time zone
JPH04219858A (en) Small-sized electronic computer with graph display function
JPH0440739B2 (en)
JPS5882296A (en) Dot matrix display system
JPS6315958Y2 (en)
US4409668A (en) Round-off apparatus for data processors
JPS644228B2 (en)
JPS6262396B2 (en)
JPS642179Y2 (en)
JPH03676B2 (en)
JPH0124660Y2 (en)
JPS609705Y2 (en) Printer data printing device
JPH08166948A (en) Table processor
JPS642181Y2 (en)
JPS6227930Y2 (en)
JPS6314370B2 (en)
JPS6037634Y2 (en) calendar printing device
JPS605428Y2 (en) Electronic register with return registration function
JPS6223344B2 (en)
JPS609290B2 (en) Calendar printing method