JPS642181Y2 - - Google Patents

Info

Publication number
JPS642181Y2
JPS642181Y2 JP1981119366U JP11936681U JPS642181Y2 JP S642181 Y2 JPS642181 Y2 JP S642181Y2 JP 1981119366 U JP1981119366 U JP 1981119366U JP 11936681 U JP11936681 U JP 11936681U JP S642181 Y2 JPS642181 Y2 JP S642181Y2
Authority
JP
Japan
Prior art keywords
register
numerical data
calculation
input
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981119366U
Other languages
Japanese (ja)
Other versions
JPS5824848U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11936681U priority Critical patent/JPS5824848U/en
Publication of JPS5824848U publication Critical patent/JPS5824848U/en
Application granted granted Critical
Publication of JPS642181Y2 publication Critical patent/JPS642181Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は定数計算機能を有する小型電子式計
算機に関する。
[Detailed Description of the Invention] This invention relates to a small electronic calculator having a constant calculation function.

従来「A×a」、「B×a」、「C×a」……のよ
うに同一の演算数aを用いて演算を行なう場合、
例えば「a」「×」「×」のようにキー操作するこ
とにより、演算数aを定数として記憶させた後、
被演算数を「A」「=」、「B」「=」、「C」「=」

……のように順次操作することにより順次結果を
算出する定数計算機能が備えられた小型電子式計
算機が存在する。しかし、上記のような定数計算
の他に例えば「A+b」、「B+b」、「C+b」、
……や、「A×c」、「B×c」、「C×c」、……の
ように定数となるべき演算数又は演算手段を複数
種類にわたつて変えて演算を行なう必要がある場
合には、被演算数「A」、「B」、「C」、……が同
一であるにもかかわらず、定数が変わる毎に上記
被演算数のキー操作を繰り返し行なわなければな
らない。従つて定数変更が何種類もあるような場
合には、キー操作が非常に煩わしいものとなり、
また手間もかかるという欠点があつた。
Conventionally, when performing calculations using the same arithmetic number a, such as "A x a", "B x a", "C x a"...
For example, after storing the arithmetic number a as a constant by performing key operations such as "a", "x", and "x",
Operands are “A” “=”, “B” “=”, “C” “=”
,
There are small electronic calculators that are equipped with a constant calculation function that calculates results sequentially through sequential operations. However, in addition to the constant calculations mentioned above, for example, "A+b", "B+b", "C+b",
It is necessary to perform calculations by changing the number of calculations or calculation means that should be constants across multiple types, such as ``A x c'', ``B x c'', ``C x c'', etc. In this case, even though the operands "A", "B", "C", . . . are the same, the key operations for the operands must be repeated every time the constant changes. Therefore, when there are many types of constant changes, key operations become extremely cumbersome.
Another drawback was that it was time-consuming.

この考案は上記の点に鑑みてなされたもので、
複数の数値データに対して、定数となるべき一つ
の数値データによる繰り返し演算を極めて簡単な
る演算操作により行ない得る定数計算機能を有す
る小型電子式計算機を提供することにある。
This idea was made in view of the above points,
It is an object of the present invention to provide a small-sized electronic calculator having a constant calculation function capable of performing repeated calculations on a plurality of numerical data using one numerical data to be a constant by extremely simple calculation operations.

以下、図面を参照してこの考案の一実施例を説
明する。第1図は小型電子式計算機のシステム構
成図である。第1図において、11はCPU(中央
処理装置)で、データを転送する双方向性データ
バスDB及びアドレスを転送するアドレスバス
AB及び読出し/書込み信号等の制御信号が送出
されるコントロールバスCBが入力制御部12、
表示制御部13及び印字制御部14にそれぞれ接
続されている。また、上記入力制御部12には入
力部15が接続されており、入力制御部12から
のタイミング信号KBに従つてキー入力信号KIを
入力制御部12内のの入力バツフアINへ入力す
る。また、表示制御部13には表示部16が接続
されている。この表示部16は表示制御部13か
らのデイジツト信号DG及び表示用バツフアDI内
のデータをデコードしたセグメント信号SGに従
つて表示動作を行なう。また、印字制御部14に
は印字部17が接続されている。印字部17は例
えばラインプリンタで、印字ドラムの印字位置信
号TPを印字制御部14へ送り、この印字位置信
号TPと印字制御部14の印字用バツフアPR内の
データとの一致によつて生じたハンマ駆動信号に
よりハンマを駆動し、レシート用紙並びにジヤー
ナル用紙に印字を行つている。
An embodiment of this invention will be described below with reference to the drawings. FIG. 1 is a system configuration diagram of a small electronic calculator. In Figure 1, 11 is a CPU (central processing unit), a bidirectional data bus DB that transfers data, and an address bus that transfers addresses.
A control bus CB to which control signals such as AB and read/write signals are sent is an input control unit 12,
They are connected to the display control section 13 and the print control section 14, respectively. Further, an input section 15 is connected to the input control section 12, and inputs a key input signal KI to an input buffer IN in the input control section 12 in accordance with a timing signal KB from the input control section 12. Further, a display section 16 is connected to the display control section 13 . This display section 16 performs a display operation in accordance with the digit signal DG from the display control section 13 and the segment signal SG obtained by decoding the data in the display buffer DI. Further, a printing section 17 is connected to the printing control section 14 . The printing unit 17 is, for example, a line printer, and sends a print position signal TP of the print drum to the print control unit 14, and the print position signal TP is generated by matching the data in the print buffer PR of the print control unit 14. The hammer is driven by a hammer drive signal to print on receipt paper and journal paper.

第2図は第1図におけるCPU11の詳細な構
成を示す図である。同図において、21は各種マ
イクロプログラムが格納されているROM(リー
ド・オンリ・メモリ)で、このROM21より出
力されるアドレス信号はアドレス指定回路22に
出力される。このアドレス指定回路22はRAM
23内のレジスタの行及び列アドレスを指定する
アドレス信号を送出し、更に外部にアドレスバス
ABを介してアドレス信号を送出している。上記
ROM21は制御部24に各種制御信号を出力す
る。この制御部24はROM21からの各種制御
信号に従つて動作し、ROM21内へ格納されて
いるマイクロプログラムの次のアドレスを指定す
る信号を、RAM23に読出し/書込み信号を、
遠算回路25に演算信号を出力する。上記RAM
23より出力される演算データは演算回路25に
送出され、その演算結果はRAM23に入力され
る。また、RAM23にはデータバスDBを介し
て入力制御部12等とのデータの授受が行なわれ
る。そして、演算回路25の判断結果は制御回路
24に入力される。
FIG. 2 is a diagram showing a detailed configuration of the CPU 11 in FIG. 1. In the figure, reference numeral 21 denotes a ROM (read-only memory) in which various microprograms are stored, and an address signal outputted from this ROM 21 is outputted to an address designation circuit 22. This addressing circuit 22 is a RAM
Sends out an address signal that specifies the row and column address of the register in 23, and also sends an address bus to the outside.
Address signals are sent via AB. the above
The ROM 21 outputs various control signals to the control section 24. This control unit 24 operates according to various control signals from the ROM 21, and sends a signal specifying the next address of the microprogram stored in the ROM 21, a read/write signal to the RAM 23,
A calculation signal is output to the remote calculation circuit 25. Above RAM
The calculation data outputted from 23 is sent to the calculation circuit 25, and the calculation result is input to the RAM 23. Furthermore, data is exchanged with the input control unit 12 and the like in the RAM 23 via the data bus DB. The determination result of the arithmetic circuit 25 is then input to the control circuit 24.

第3図は第2図におけるRAM23内の記憶内
容を示す図である。図において、RAM23には
Fレジスタはフアンクシヨンキーの操作の有無の
フラグを記憶するレジスタ、X,Y,Zレジスタ
は演算実行の際に使用されるレジスタ、n,Nレ
ジスタは夫々フアンクシヨンキーの操作回数を記
憶するレジスタ、A0〜Ao……レジスタは数値デ
ータを記憶するレジスタが備えられている。
FIG. 3 is a diagram showing the storage contents in the RAM 23 in FIG. 2. In the figure, in the RAM 23, the F register is a register that stores a flag indicating whether or not a function key is operated; Registers that store the number of operations, A 0 to A o . . . registers are provided with registers that store numerical data.

次に、上記のように構成されたこの発明の動作
を説明する。今、例えば第4図に示すような商品
AないしEに対して、各商品の定価の同一割引き
率(20%引き)及び同一割増し金額(20円増し)
を求める場合を例にとり説明する。まず、第4図
に示した商品AないしEに対する定価の行方向の
合計を求める場合には置数データの順次記憶を指
定するキー、例えば「S/E」キー等を操作する
と、RAM23内の各レジスタの内容は全て0ク
リアされる。しかる後、商品Aの定価「100」を
キー入力するとXレジスタに数値「100」が記憶
される。次に、「+」キーを操作すると、第5図
のフローチヤートで示す処理が開始される。ま
ず、ステツプS1においてXレジスタに記憶される
数値「100」が印字用バツフアPRに送られて、第
8図に示すように印字される。次に、ステツプS2
に進みXレジスタに記憶されている数値「100」
がA0レジスタに連送記憶される。さらに、ステ
ツプS3に進みXレジスタに記憶されている数値
「100」とYレジスタに記憶されているデータの行
方向の合計値とが加算されるわけであるが、この
場合Yレジスタは初期値「0」が設定されている
ためYレジスタには「100」が記憶される。さら
に、ステツプS4に進みXレジスタの内容が0クリ
アされ、ステツプS5においてnが+1されて
「1」が記憶される。以下、順次「150」「+」
「200」「+」「250」「+」「300」「+」をキー入力
すると、そのキー入力された数値は第5図のフロ
ーチヤートに示す処理により第8図に示すように
印字出力されると共にA1ないしA4レジスタには
置数データ「150」、「200」、「250」、「300」が、Y
レジスタには「1000」、nレジスタに「5」が設
定される。
Next, the operation of the present invention configured as described above will be explained. Now, for example, for products A to E as shown in Figure 4, the same discount rate (20% discount) and the same premium amount (20 yen increase) on the list price of each product
This will be explained by taking as an example the case where . First, when calculating the row-wise sum of list prices for products A to E shown in FIG. The contents of each register are all cleared to 0. After that, when the user inputs the list price "100" for product A using the key, the number "100" is stored in the X register. Next, when the "+" key is operated, the process shown in the flowchart of FIG. 5 is started. First, in step S1 , the numerical value "100" stored in the X register is sent to the printing buffer PR and printed as shown in FIG. Next, step S 2
Proceed to ``100'', the number stored in the X register.
is continuously stored in the A0 register. Furthermore, proceeding to step S3 , the numerical value "100" stored in the X register is added to the total value in the row direction of the data stored in the Y register, but in this case, the Y register is set to the initial value. Since "0" is set, "100" is stored in the Y register. Further, the process proceeds to step S4 , where the contents of the X register are cleared to 0, and in step S5 , n is incremented by 1 and ``1'' is stored. Below, "150" and "+"
When you key in "200", "+", "250", "+", "300", and "+", the entered numerical values are printed out as shown in Figure 8 through the process shown in the flowchart in Figure 5. At the same time, the numeric data "150", "200", "250", "300" are stored in the A1 to A4 registers, and the Y
"1000" is set in the register and "5" is set in the n register.

次に、各商品AないしEに対する各定価の合計
を求める場合にはトータルキーである「*」キー
を操作する。この「*」キーの操作により第6図
に示すフローチヤートの処理が開始される。ま
ず、ステツプS11においてYレジスタに記憶され
ている合計値「1000」が第8図のように印字され
る。そして、ステツプS12において上記合計値
「1000」がA5に設定される。さらに、ステツプ
S13に進みnレジスタの内容、すなわち計数値5
がNレジスタに記憶され、ステツプS14において
Yレジスタ及びnレジスタの内容が0クリアされ
る。
Next, in order to obtain the total of each list price for each product A to E, the "*" key, which is a total key, is operated. By operating this "*" key, the process of the flowchart shown in FIG. 6 is started. First, in step S11 , the total value "1000" stored in the Y register is printed as shown in FIG. Then, in step S12 , the above-mentioned total value "1000" is set in A5 . Furthermore, the steps
Proceed to S13 and obtain the contents of the n register, that is, the count value 5
is stored in the N register, and the contents of the Y register and the n register are cleared to 0 in step S14 .

次に、商品AないしEに対する同一割引き率
(20%引き)の額を算出する場合、「0.8」「×」を
キー入力した後定数指定キー、例えばKキーを操
作して、「0.8」が固定定数であることを設定す
る。上記Kキー操作直前にフアンクシヨンキーで
ある「×」キーが操作されたことによりRAM2
3内のFレジスタにフラグ「1」が設定される。
以下、Kキー操作により第7図に示すフローチヤ
ートの処理が開始される。まず、ステツプS21
おいてXレジスタに記憶されている固定定数
「0.8」が印字される。次に、ステツプS22に進み
Fレジスタにフラグ「1」が設定されているか否
か判定される。この場合において、フラグは
「1」に設定されているため、ステツプS23に進み
Xレジスタに記憶されている固定定数「0.8」と
A0レジスタに記憶されている数値「100」との演
算(この場合、フアンクシヨンキーは乗算キーで
あるので乗算が行なわれ、その演算結果「80」が
Zレジスタに記憶される。さらに、ステツプS24
に進みZレジスタの内容が印字される。次に、ス
テツプS25に進みnレジスタの内容が+1され
「n=1」が設定される。そして、ステツプS26
おいてnレジスタの内容とN+1とが比較され
る。この場合、n≠+1と判定され、前記ステツ
プS22に戻り再度フラグが設定されているか否か
判定され、フラグは設定されたままであるため、
ステツプS23に進みXレジスタに記憶されている。
固定定数「0.8」とA1レジスタに記憶されている
数値「150」との乗算が行なわれ、その演算結果
「120」がZレジスタに記憶される。さらにステツ
プS24に進みZレジスタの内容が印字される。次
に、ステツプS25に進みnレジスタの内容が+1
されて「n=2」が設定される。そして、ステツ
プS26においてnレジスタの内容とN+1とが比
較される。この場合、n≠N+1と判定され前記
ステツプS22に戻り再度フラグが設定されている
か判定される。以下同様にしてA2ないしA5レジ
スタに記憶されているデータに対して固定定数
「0.8」が乗算されて、その演算結果「160」「200」
「240」「800」がそれぞれ印字される。上記演算結
果「800」が印字された後、nレジスタの内容が
歩進され、nレジスタに「6」が設定される。こ
の結果、上記ステツプS26において「n=N+1」
と判定されてステツプS27においてn及びZレジ
スタに「0」が設定される。さらに、ステツプ
S28に進んでFレジスタのフラグが0クリアされ
て第7図に示したKキーに対する処理は終了す
る。
Next, when calculating the amount of the same discount rate (20% discount) for products A to E, enter "0.8" and "x", then operate a constant designation key, for example, the K * key, and enter "0.8". Set that is a fixed constant. The above K * RAM2 is
A flag "1" is set in the F register in 3.
Thereafter, the process of the flowchart shown in FIG. 7 is started by operating the K * key. First, in step S21 , the fixed constant "0.8" stored in the X register is printed. Next, the process proceeds to step S22 , where it is determined whether the flag "1" is set in the F register. In this case, since the flag is set to "1", the process proceeds to step S23 and sets the fixed constant "0.8" stored in the X register.
A Operation with the numerical value "100" stored in the 0 register (in this case, since the function key is a multiplication key, multiplication is performed, and the result of the operation "80" is stored in the Z register. S 24
The contents of the Z register are printed. Next, proceeding to step S25 , the contents of the n register are incremented by 1 and "n=1" is set. Then, in step S26 , the contents of the n register and N+1 are compared. In this case, it is determined that n≠+1, and the process returns to step S22 , where it is again determined whether or not the flag is set. Since the flag remains set,
Proceeding to step S23 , the data is stored in the X register.
The fixed constant "0.8" is multiplied by the numerical value "150" stored in the A1 register, and the result of the operation "120" is stored in the Z register. Further, the process advances to step S24 and the contents of the Z register are printed. Next, proceed to step S25 and the contents of the n register will be +1.
"n=2" is set. Then, in step S26 , the contents of the n register and N+1 are compared. In this case, it is determined that n≠N+1, and the process returns to step S22 , where it is again determined whether the flag is set. In the same way, the data stored in registers A2 to A5 is multiplied by the fixed constant "0.8", and the results are "160" and "200".
"240" and "800" are printed respectively. After the above calculation result "800" is printed, the contents of the n register are incremented and "6" is set in the n register. As a result, "n=N+1" in step S26 above.
It is determined that "0" is set in the n and Z registers in step S27 . Furthermore, the steps
Proceeding to S28 , the flag of the F register is cleared to 0, and the processing for the K * key shown in FIG. 7 is completed.

次に、第4図に示した商品AないしEに対する
定価に同一割増し金額「20」を加算する場合には
「20」をキー入力した後Kキーを操作する。上記
割増し金額「20」はXレジスタに記憶される。ま
た、上記Kキーにより前記した第7図に示すフロ
ーチヤートの処理が開始される。まず、ステツプ
S21においてXレジスタに記憶されている割増し
金額「20」が印字される。次に、ステツプS22
おいて、Fレジスタにフラグ「1」が設定されて
いるか否か判定される。この場合、フラグは
「1」に設定されていないため、ステツプS29に進
む。このステツプS29において、Xレジスタに記
憶されている固定定数「20」とA0レジスタに記
憶されている数値「100」との加算が行なわれ、
その演算結果「120」がZレジスタに記憶される。
そして、ステツプS24に進みZレジスタに記憶さ
れている演算結果「120」が印字される。さらに、
ステツプS25において、nレジスタの内容が+1
されて「1」が計数される。そして、ステツプ
S26において計数値nとN+1とが比較される。
この場合、「n≠N+1」と判定され前記ステツ
プS22に戻り再度Fレジスタにフラグ「1」が設
定されているか判定される。この場合、フラグは
設定されていないため、前記ステツプS29に進み、
Xレジスタに記憶されている固定定数「20」と
A1レジスタに記憶されている数値「150」との加
算が行なわれ、その演算結果「170」がZレジス
タに記憶される。そして、ステツプS24に進みZ
レジスタに記憶されている演算結果「170」が印
字される。
Next, in order to add the same premium amount "20" to the list price of products A to E shown in FIG. 4, after keying in "20", operate the K * key. The above premium amount "20" is stored in the X register. Further, the K * key starts the process of the flowchart shown in FIG. 7 described above. First, step
At S21 , the extra amount "20" stored in the X register is printed. Next, in step S22 , it is determined whether the flag "1" is set in the F register. In this case, since the flag is not set to "1", the process advances to step S29 . In this step S29 , the fixed constant "20" stored in the X register and the numerical value "100" stored in the A0 register are added,
The calculation result "120" is stored in the Z register.
The process then proceeds to step S24 , where the calculation result "120" stored in the Z register is printed. moreover,
At step S25 , the content of the n register becomes +1.
and "1" is counted. And step
At S26 , the count value n and N+1 are compared.
In this case, it is determined that "n≠N+1" and the process returns to step S22 , where it is again determined whether the flag "1" is set in the F register. In this case, the flag is not set, so proceed to step S29 ,
The fixed constant “20” stored in the X register
Addition is performed to the numerical value "150" stored in the A1 register, and the calculation result "170" is stored in the Z register. Then proceed to step S 24 and Z
The calculation result "170" stored in the register is printed.

以下ステツプS25→S26→S22→……の処理が同
様に行なわれて、A2ないしA5レジスタに記憶さ
れているデータに対して固定定数「20」が加算さ
れて、その演算結果「220」、「270」、「320」、
「1100」がそれぞれ印字される。上記演算結果
「1100」が印字された後nレジスタの内容が歩進
され、nに「6」が設定される。この結果、上記
ステツプS26において「n=N+1」と判定され
てステツプS27に進みn及びZレジスタ「0」が
設定される。さらに、ステツプS28に進んでFレ
ジスタのフラグが0クリアされて第7図に示した
キーに対する処理は終了する。
The following steps S 25 → S 26 → S 22 →... are performed in the same way, and the fixed constant "20" is added to the data stored in the A 2 to A 5 registers, and the calculation result is "220", "270", "320",
"1100" is printed on each. After the above calculation result "1100" is printed, the contents of the n register are incremented and n is set to "6". As a result, it is determined in step S26 that "n=N+1", and the process proceeds to step S27 , where the n and Z registers are set to "0". Further, the process proceeds to step S28 , where the flag of the F register is cleared to 0, and the processing for the K * key shown in FIG. 7 is completed.

以上詳述したようにこの考案によれば、複数の
数値データを入力して記憶手段の各レジスタに予
め記憶させておき、定数となるべき1つの数値デ
ータが入力されフアンクシヨンキーにより演算が
指定された際に、前記複数の数値データを順次読
み出し、数値データが読み出される毎に読み出さ
れたた数値データと前記入力された数値データと
を入力されたフアンクシヨンキーに従つて順次演
算させ、その演算結果を順次印字するようにした
ので、複数の数値データに対して1つの数値デー
タによる同一の演算を繰り返し実行して演算結果
を順次求める必要がある場合にも、一回の演算指
定操作を行なうだけでよく、演算操作を大幅に簡
単化できる。
As detailed above, according to this invention, a plurality of numerical data are input and stored in advance in each register of the storage means, and one numerical data that should be a constant is input and an operation is specified by the function key. when the plurality of numerical data are read out sequentially, and each time the numerical data is read out, the read numerical data and the input numerical data are sequentially operated according to the input function key, Since the calculation results are printed sequentially, even when it is necessary to repeatedly perform the same calculation using one numerical data on multiple numerical data to obtain the calculation results sequentially, you can specify the calculation in one operation. It is only necessary to perform the following, which greatly simplifies the calculation operations.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの考案の一実施例を示すもので、第1
図は小型電子式計算機のシステム構成図、第2図
は第1図におけるCPUの詳細な構成を示す図、
第3図はRAM内の記憶内容を示す図、第4図は
商品AないしEに対する定価等を示す図、第5図
ないし第7図はそれぞれ動作を示すフローチヤー
ト、第8図は表示状態を示す図である。 11……CPU、12……入力制御部、13…
…表示制御部、14……印字制御部、22……ア
ドレス指定回路、24……制御回路、25……演
算回路。
The drawing shows one embodiment of this invention.
The figure is a system configuration diagram of a small electronic calculator, and Figure 2 is a diagram showing the detailed configuration of the CPU in Figure 1.
Fig. 3 is a diagram showing the memory contents in the RAM, Fig. 4 is a diagram showing the list price etc. of products A to E, Figs. 5 to 7 are flow charts showing the operation, and Fig. 8 is a diagram showing the display state. FIG. 11...CPU, 12...Input control section, 13...
...Display control section, 14...Print control section, 22...Address designation circuit, 24...Control circuit, 25...Arithmetic circuit.

Claims (1)

【実用新案登録請求の範囲】 数値データを夫々記憶する複数のレジスタを備
えた記憶手段と、 数値キー及びフアンクシヨンキーを備え、数値
データ及びフアンクシヨンデータを入力する入力
手段と、 前記記憶手段の各レジスタに対する数値データ
の順次記憶を指定する記憶指定キーと、 この記憶指定キーが操作された際に前記記憶手
段の各レジスタの内容をクリアするクリア手段
と、 前記記憶指定キーの操作後に前記入力手段から
入力される数値データを前記記憶手段の各レジス
タに順次記憶させる手段と、 演算の開始を指定する演算開始キーが操作され
た際に、前記記憶手段の各レジスタに記憶された
前記複数の数値データを順次読み出す読出手段
と、 この読出手段から数値データが読み出される毎
に、読み出された数値データと前記数値キーによ
り入力された数値データとにより前記演算開始キ
ーの操作前に入力されたフアンクシヨンキーに対
応する演算を順次実行する演算手段と、 この演算手段により演算された演算結果を順次
印字する印字手段とを 具備したことを特徴とする定数計算機能を有する
小型電子式計算機。
[Claims for Utility Model Registration] Storage means comprising a plurality of registers each storing numerical data; input means comprising numerical keys and function keys for inputting numerical data and function data; and the storage means. a storage designation key for designating sequential storage of numerical data in each register of the storage means; clearing means for clearing the contents of each register of the storage means when the storage designation key is operated; means for sequentially storing numerical data input from an input means in each register of the storage means; and a means for sequentially storing numerical data inputted from an input means in each register of the storage means; reading means for sequentially reading numerical data; and each time the numerical data is read from the reading means, the read numerical data and the numerical data input by the numerical key are input before the operation of the calculation start key. A small electronic calculator having a constant calculation function, characterized in that it is equipped with a calculation means for sequentially executing calculations corresponding to function keys, and a printing means for sequentially printing the calculation results calculated by the calculation means.
JP11936681U 1981-08-13 1981-08-13 Small electronic calculator with constant calculation function Granted JPS5824848U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11936681U JPS5824848U (en) 1981-08-13 1981-08-13 Small electronic calculator with constant calculation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11936681U JPS5824848U (en) 1981-08-13 1981-08-13 Small electronic calculator with constant calculation function

Publications (2)

Publication Number Publication Date
JPS5824848U JPS5824848U (en) 1983-02-17
JPS642181Y2 true JPS642181Y2 (en) 1989-01-19

Family

ID=29913431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11936681U Granted JPS5824848U (en) 1981-08-13 1981-08-13 Small electronic calculator with constant calculation function

Country Status (1)

Country Link
JP (1) JPS5824848U (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657140A (en) * 1979-10-17 1981-05-19 Canon Inc Address designation system of desk calculator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657140A (en) * 1979-10-17 1981-05-19 Canon Inc Address designation system of desk calculator

Also Published As

Publication number Publication date
JPS5824848U (en) 1983-02-17

Similar Documents

Publication Publication Date Title
JPS642181Y2 (en)
US4367535A (en) Calculator for cross summing a plurality of operands
JPS5939774B2 (en) Exponential function calculation method
JPS58114158A (en) Totaling system for every time zone
JPS644228B2 (en)
JPS6239465B2 (en)
JPS6027434B2 (en) Aggregation method in electronic cash register
US4779219A (en) Electronic apparatus having an improved calculation function
JPH021627Y2 (en)
JPH041287B2 (en)
JPH034958B2 (en)
JP2506098B2 (en) Transaction processor
JP2554384B2 (en) Receipt issuing device
JPH0363120B2 (en)
JPS6315958Y2 (en)
JP2650193B2 (en) Data processing device
JP2705690B2 (en) Display control device
JPS6239464B2 (en)
JPS642179Y2 (en)
JPS5833979B2 (en) electronic cash register
JPS6314370B2 (en)
JPS5824823B2 (en) electronic cash register
JPH071513B2 (en) Transaction processor
JPH071515B2 (en) Electronic cash register
JPH03676B2 (en)