JPS588166B2 - 電子同調受信機のプリセット表示装置 - Google Patents
電子同調受信機のプリセット表示装置Info
- Publication number
- JPS588166B2 JPS588166B2 JP10398677A JP10398677A JPS588166B2 JP S588166 B2 JPS588166 B2 JP S588166B2 JP 10398677 A JP10398677 A JP 10398677A JP 10398677 A JP10398677 A JP 10398677A JP S588166 B2 JPS588166 B2 JP S588166B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- read
- down counter
- preset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
この発明は電子同調受信機において、プリセツントが確
実に行なわれることを表示するプリセット表示装置に関
するものである。
実に行なわれることを表示するプリセット表示装置に関
するものである。
近年、電子技術の急速な発達に伴なって、電子的なプリ
セット選局が行なえる受信機が提案されている。
セット選局が行なえる受信機が提案されている。
このプリセット受信機は、バンドセレクトスイツチとチ
ャンネルセレクトスイッチの出力によってメモリをアド
レスし、このアドレスされたメモリの番地にプリセット
されたバンドおよびチャンネル信号を読み出してマニュ
アルセット用のアップ・ダウンカウンタにセットし、そ
の出力をアナログ信号に変換して同調回路を構成する可
変容量ダイオードに供給することによりプリセットされ
た所望のバンドおよびチャンネルの電波を受信するよう
に構成されている。
ャンネルセレクトスイッチの出力によってメモリをアド
レスし、このアドレスされたメモリの番地にプリセット
されたバンドおよびチャンネル信号を読み出してマニュ
アルセット用のアップ・ダウンカウンタにセットし、そ
の出力をアナログ信号に変換して同調回路を構成する可
変容量ダイオードに供給することによりプリセットされ
た所望のバンドおよびチャンネルの電波を受信するよう
に構成されている。
そしてこの場合上述したチャンネルセレクトスイッチは
、例えばノンロックタイプのスイッチによって構成され
ており、バンドセレクトスイッチはロータリースイッチ
によって構成されており、このチャンネルセレクトスイ
ッチから出力されるチャンネルセレクト信号およびバン
ドセレクトスイッチから出力されるバンドセレクト信号
を検出する毎に前記メモリ出力をアップ・ダウンカウン
タに読み込み制御するように構成されている。
、例えばノンロックタイプのスイッチによって構成され
ており、バンドセレクトスイッチはロータリースイッチ
によって構成されており、このチャンネルセレクトスイ
ッチから出力されるチャンネルセレクト信号およびバン
ドセレクトスイッチから出力されるバンドセレクト信号
を検出する毎に前記メモリ出力をアップ・ダウンカウン
タに読み込み制御するように構成されている。
このように構成された電子同調受信機は、プリセットス
イッチを閉じた状態においてチャンネルセレクトスイッ
チを選択して閉じることによりその受信局をプリセット
することができるものであるが、何らかの原因によって
上記各スイッチの押し方が不足して閉じない場合には、
メモリにこの情報が書き込まれなくなり、不完全なプリ
セット動作（メモリ動作）となってしまう。
イッチを閉じた状態においてチャンネルセレクトスイッ
チを選択して閉じることによりその受信局をプリセット
することができるものであるが、何らかの原因によって
上記各スイッチの押し方が不足して閉じない場合には、
メモリにこの情報が書き込まれなくなり、不完全なプリ
セット動作（メモリ動作）となってしまう。
この発明は上述した欠点を除去するためになされたもの
であって、メモリにプリセットのデータが書き込まれる
毎に表示素子を点灯表示するものである。
であって、メモリにプリセットのデータが書き込まれる
毎に表示素子を点灯表示するものである。
以下、図面を用いて詳細に説明する。図はこの発明によ
る電子同調受信機のプリセット表示装置の一実施例を示
すブロック図であって、同図において１はマニュアル操
作によってアップパルスＵあるいはダウンパルスＤとク
ロツクパルスＫＣを選択的に発生するパルス発生器、２
はパルス発生器１のアップ・ダウンパルスＵ／Ｄおよび
クロツクパルスＫＣを入力とし、クロックパルスＫＣを
アップ・ダウンパルスＵ／Ｄに基づいてカウントする２
進のアップ・ダウンカウンタ、３はアップ・ダウンカウ
ンタ２のカウント出力の上位数ビットを入力としてデジ
タル表示を行なう周波数表示器、４は発振信号を分周し
た各段の出力信号をアップ・ダウンカウンタ２の出力信
号によって選択して合成することによりアップ・ダウン
カウンタ２の出力に対応したパルス数のシリアルパルス
列を得るパルスシンセサイザ、５はローバスフィルタで
あって、前記パルスシンセサイザ４とによってＤ−Ａ変
換部を構成している。
る電子同調受信機のプリセット表示装置の一実施例を示
すブロック図であって、同図において１はマニュアル操
作によってアップパルスＵあるいはダウンパルスＤとク
ロツクパルスＫＣを選択的に発生するパルス発生器、２
はパルス発生器１のアップ・ダウンパルスＵ／Ｄおよび
クロツクパルスＫＣを入力とし、クロックパルスＫＣを
アップ・ダウンパルスＵ／Ｄに基づいてカウントする２
進のアップ・ダウンカウンタ、３はアップ・ダウンカウ
ンタ２のカウント出力の上位数ビットを入力としてデジ
タル表示を行なう周波数表示器、４は発振信号を分周し
た各段の出力信号をアップ・ダウンカウンタ２の出力信
号によって選択して合成することによりアップ・ダウン
カウンタ２の出力に対応したパルス数のシリアルパルス
列を得るパルスシンセサイザ、５はローバスフィルタで
あって、前記パルスシンセサイザ４とによってＤ−Ａ変
換部を構成している。
６はローパスフィルタ５の直流出力を図示しない同調回
路に切替えて供給することにより、バンドを選択するバ
ンドセレクトスイッチであって、固定接点ａ〜ｃはそれ
ぞれＡ〜Ｃバンドを担当している。
路に切替えて供給することにより、バンドを選択するバ
ンドセレクトスイッチであって、固定接点ａ〜ｃはそれ
ぞれＡ〜Ｃバンドを担当している。
７ａ〜７ｃはノンロックタイプのスイッチによって構成
されたチャンネルセレクトスイッチ、８はＡ〜Ｃバンド
を担当する固定接点ａ〜ｃを有するバンドセレクトスイ
ッチであり、このバンドセレクトスイッチ８と前記バン
ドセレクトスイッチ６は連動している。
されたチャンネルセレクトスイッチ、８はＡ〜Ｃバンド
を担当する固定接点ａ〜ｃを有するバンドセレクトスイ
ッチであり、このバンドセレクトスイッチ８と前記バン
ドセレクトスイッチ６は連動している。
９はチャンネルセレクトスイッチ７ａ〜７ｅおよびバン
ドセレクトスイッチ８の出力によって指定された番地に
アップ・ダウンカウンタ２の出力を記憶したりあるいは
指定された番地に記憶されている内容を読み出してアッ
プ・ダウンカウンタ２に供給するリード・ライトメモリ
、１０はチャンネルセレクトスイッチ７ａ〜７ｅの出力
およびバンドセレクトスイッチ８の出力を入力とし、プ
リセットスイッチ１１がオフの場合には、チャンネルセ
レクトスイッチ７ａ〜７ｅの出力発生時にアップ・ダウ
ンカウンタ２にロード信号Ｌを供給し、またプリセット
スイッチ１１０オンン時にはリード・ライトメモリ９に
ライトパルスＷを供給する制御回路、１２は前記アップ
・ダウンカウンタ２の出力とリード・ライトメモリ９の
出力を比較する一致回路、１３は制御回路１０から出力
されるライト信号Ｗの立下りでトリガされて所定幅のパ
ルス出力を送出するワンショット回路、１４はワンショ
ット回路１３から信号が供給されている期間のみ一致回
路の出力を表示するプリセット表示回路であって、一致
信号が供給されると点灯するように構成されている。
ドセレクトスイッチ８の出力によって指定された番地に
アップ・ダウンカウンタ２の出力を記憶したりあるいは
指定された番地に記憶されている内容を読み出してアッ
プ・ダウンカウンタ２に供給するリード・ライトメモリ
、１０はチャンネルセレクトスイッチ７ａ〜７ｅの出力
およびバンドセレクトスイッチ８の出力を入力とし、プ
リセットスイッチ１１がオフの場合には、チャンネルセ
レクトスイッチ７ａ〜７ｅの出力発生時にアップ・ダウ
ンカウンタ２にロード信号Ｌを供給し、またプリセット
スイッチ１１０オンン時にはリード・ライトメモリ９に
ライトパルスＷを供給する制御回路、１２は前記アップ
・ダウンカウンタ２の出力とリード・ライトメモリ９の
出力を比較する一致回路、１３は制御回路１０から出力
されるライト信号Ｗの立下りでトリガされて所定幅のパ
ルス出力を送出するワンショット回路、１４はワンショ
ット回路１３から信号が供給されている期間のみ一致回
路の出力を表示するプリセット表示回路であって、一致
信号が供給されると点灯するように構成されている。
このように構成された電子同調受信機において、パルス
発生器１を操作して（回転させて）例えばクロックパル
スＫＣとアップパルスＵを発生サセると、これら両パル
スはアップ・ダウンカウンタ２に供給される。
発生器１を操作して（回転させて）例えばクロックパル
スＫＣとアップパルスＵを発生サセると、これら両パル
スはアップ・ダウンカウンタ２に供給される。
アップ・ダウンカウンタ２は、アップパルスＵに従って
クロツクパルスＫＣを順次カウントアップする。
クロツクパルスＫＣを順次カウントアップする。
このアップ・ダウンカウンタ２のパラレル出力は、パル
スシンセサイザ４に供給され、ここにおいてアップ・ダ
ウンカウンタ２の出力に対応して発振信号を分周した各
段の信号が選択合成されて対応するパルス数のシリアル
パルス列に変換される。
スシンセサイザ４に供給され、ここにおいてアップ・ダ
ウンカウンタ２の出力に対応して発振信号を分周した各
段の信号が選択合成されて対応するパルス数のシリアル
パルス列に変換される。
そして、このパルスシンセサイザ４の出力信号は、ロー
パスフィルタ５において高周波成分が除去されてアップ
・ダウンカウンタ２の出力に対応した直流電圧信号とな
るこの直流電圧信号は、バンドセレクトスイッチ６にお
いて選択された図示しない同調回路の可変容量ダイオー
ドに印加されて対応する周波数の同調が行なわれる。
パスフィルタ５において高周波成分が除去されてアップ
・ダウンカウンタ２の出力に対応した直流電圧信号とな
るこの直流電圧信号は、バンドセレクトスイッチ６にお
いて選択された図示しない同調回路の可変容量ダイオー
ドに印加されて対応する周波数の同調が行なわれる。
まだ、前記アップ・ダウンカウンタ２の上位ピット信号
は周波数表示器３に供給されており、ここにおいて受信
中の周波数がデジタル表示される。
は周波数表示器３に供給されており、ここにおいて受信
中の周波数がデジタル表示される。
以上の説明がマニュアル操作時における動作説明である
。
。
次に所望放送局をプリセットする場合について説明する
。
。
上述した方法によって所望の局を選局した状態において
、まずプリセットスイッチ１１をオンにし、次にプリセ
ットしたいチャンネルに対応したチャンネルセレクトス
イッチ７ａ〜７ｅのいずれかをオンすると、制御回路１
０からリード・ライトメモリ９にライトパルスＷが供給
されリード・ライトメモリ９のバンドセレクトスイッチ
８およびオンされたチャンネルセレクトスイッチ７ａ〜
７ｅによって指定された番地にアップ・ダウンカウンタ
２のカウント出力、つまり受信中の同調周波数の基とな
っているデジタル信号を記憶させることができる。
、まずプリセットスイッチ１１をオンにし、次にプリセ
ットしたいチャンネルに対応したチャンネルセレクトス
イッチ７ａ〜７ｅのいずれかをオンすると、制御回路１
０からリード・ライトメモリ９にライトパルスＷが供給
されリード・ライトメモリ９のバンドセレクトスイッチ
８およびオンされたチャンネルセレクトスイッチ７ａ〜
７ｅによって指定された番地にアップ・ダウンカウンタ
２のカウント出力、つまり受信中の同調周波数の基とな
っているデジタル信号を記憶させることができる。
この場合、リード・ライトメモリ９は記憶したテータを
出力するものであるために、アップ・ダウンカウンタ２
の出力とリード・ライトメモリ９の出力を比較する比較
回路は一致出力を送出している。
出力するものであるために、アップ・ダウンカウンタ２
の出力とリード・ライトメモリ９の出力を比較する比較
回路は一致出力を送出している。
そして、プリセット動作を完了してプリセットスイッチ
１１を離すと制御部１０から出力されるライト信号Ｗは
オフとなる。
１１を離すと制御部１０から出力されるライト信号Ｗは
オフとなる。
一方、ワンショット回路１３はこのライト信号Ｗの立下
りによってトリガされ所定幅のパルス出力を送出する。
りによってトリガされ所定幅のパルス出力を送出する。
このワンショット回路１３のパルス出力はプリセット表
示回路１４に供給される。
示回路１４に供給される。
プリセット表示回路１４は、ワンショット回路１３から
パルス信号が供給されると、このパルス信号が供給され
ている期間に於いてのみ、一致回路１２の一致出力を入
力した場合のみ点灯表示する。
パルス信号が供給されると、このパルス信号が供給され
ている期間に於いてのみ、一致回路１２の一致出力を入
力した場合のみ点灯表示する。
従って、プリセット表示回路１４の点灯はアップ・ダウ
ンカウンタ２の出力値がリード・ライトメモリ９に確実
にプリセットされたことを表わし、ワンショット回路１
２はその表示期間を設定していることになる。
ンカウンタ２の出力値がリード・ライトメモリ９に確実
にプリセットされたことを表わし、ワンショット回路１
２はその表示期間を設定していることになる。
次にプリセット選局を行なう場合には、希望すル局に対
応したデジタル信号が記憶されている番地をバンドセレ
クトスイッチ８とチャンネルセレクトスイッチ７ａ〜７
ｅとによって選択する。
応したデジタル信号が記憶されている番地をバンドセレ
クトスイッチ８とチャンネルセレクトスイッチ７ａ〜７
ｅとによって選択する。
このような操作を行なうと、プリセットスイッチ１１は
オフであるために制御回路１０はアップ・ダウンカウン
タ２にロード信号Ｌを供給する。
オフであるために制御回路１０はアップ・ダウンカウン
タ２にロード信号Ｌを供給する。
この結果バンドセレクトスイッチ８とチャンネルセレク
トスイッチ７ａ〜７ｅの出力をアドレスとして読み出し
たリード・ライトメモリ９の読み出し信号は、アップ・
ダウンカウンタ２にパラレルに読み込まれ、その出力が
デジタルシンセサイザ４に供給されてマニュアル操作の
場合と同様な選局動作が行なわれる。
トスイッチ７ａ〜７ｅの出力をアドレスとして読み出し
たリード・ライトメモリ９の読み出し信号は、アップ・
ダウンカウンタ２にパラレルに読み込まれ、その出力が
デジタルシンセサイザ４に供給されてマニュアル操作の
場合と同様な選局動作が行なわれる。
以後、同一バンド内のプリセット選局変更は、チャンネ
ルセレクトスイッチ７ａ〜７ｅの選択的なオン制御のみ
で良く、またバンドが異なる場合には、バンドセレクト
スイッチ８を切替えた後に、チャンネルセレクトスイッ
チ７ａ〜７ｅを操作すれば良い。
ルセレクトスイッチ７ａ〜７ｅの選択的なオン制御のみ
で良く、またバンドが異なる場合には、バンドセレクト
スイッチ８を切替えた後に、チャンネルセレクトスイッ
チ７ａ〜７ｅを操作すれば良い。
この場合、プリセット選局においてもチャンネルセレク
トスイッチ７ａ〜７ｅが操作されるが、プリセットスイ
ッチ１１がオフであるためにライトパルスＷは送出され
ず、これによってワンショット回路１３もセットされな
いために発光ダイオード１６は非点灯状態を続ける。
トスイッチ７ａ〜７ｅが操作されるが、プリセットスイ
ッチ１１がオフであるためにライトパルスＷは送出され
ず、これによってワンショット回路１３もセットされな
いために発光ダイオード１６は非点灯状態を続ける。
以上説明したようにこの発明によれば、メモリへのプリ
セット（記憶）が確実に行なわれた場合のみプリセット
表示回路を駆動させてプリセット操作が確実に行なわれ
たかいなかの確認を行なうことができるために、スイッ
チ操作の不完全に伴なうプリセットミスを防止すること
ができる優れた効果を有する。
セット（記憶）が確実に行なわれた場合のみプリセット
表示回路を駆動させてプリセット操作が確実に行なわれ
たかいなかの確認を行なうことができるために、スイッ
チ操作の不完全に伴なうプリセットミスを防止すること
ができる優れた効果を有する。
図はこの発明による電子同調受信機のプリセット表示装
置の一実施例を示すプロック図である。 １・・・・・・パルス発生器、２・・・・・・アップ・
ダウンカウンタ、３・・・・・・周波数表示器、４・・
・・・・パルスシンセサイザ、５・・・・・・ローパス
フィルタ、６，８・・・・・・バンドセレクトスイッチ
、７ａ〜７ｅ・・・・・・チャンネルセレクトスイッチ
、９・・・・・・リード・ライトメモリ、１０・・・・
・・制御部、１１・・・・・・プリセットスイッチ、１
２・・・・・・一致回路、１３・・・・・・ワンショッ
ト回路、１４・・・・・・プリセット表示回路。
置の一実施例を示すプロック図である。 １・・・・・・パルス発生器、２・・・・・・アップ・
ダウンカウンタ、３・・・・・・周波数表示器、４・・
・・・・パルスシンセサイザ、５・・・・・・ローパス
フィルタ、６，８・・・・・・バンドセレクトスイッチ
、７ａ〜７ｅ・・・・・・チャンネルセレクトスイッチ
、９・・・・・・リード・ライトメモリ、１０・・・・
・・制御部、１１・・・・・・プリセットスイッチ、１
２・・・・・・一致回路、１３・・・・・・ワンショッ
ト回路、１４・・・・・・プリセット表示回路。
Claims (1)
- １ マニュアル操作によってアップ・ダウンガウントが
制御されるアップ・ダウンカウンタと、このアップ・ダ
ウンカウンタのカウント出力をアナログ信号に変換して
同調部の可変容量ダイオードに同調電圧として供給する
Ｄ−Ａ変換器と、バンドセレクトスイッチおよびチャン
ネルセレクトスイッチによってアドレスされてアップ・
ダウンカウンタのカウント出力の記憶およびアップ・ダ
ウンカウンタへの読み出し情報の送出を行なうリード・
ライトメモリと、プリセットスイッチとチャンネルセレ
クトスイッチとバンドセレクトスイッチの出力によって
リード・ライトメモリの読み出し書き込み制御およびア
ップ・ダウンカウンタに対するリード・ライドメモリ出
力の取り込み制御を行なう制御部と、前記アップ・ダウ
ンカウンタの出力とリード・ライトメモリの出力を比較
して比較結果を出力する一致回路と、前記制御部から出
力されるリード・ライトメモリへの書き込み制御信号に
よってトリガされるワンショット回路と、前記ワンショ
ット回路より出力が供給されている期間のみ前記一致回
路の出力を表示するプリセット表示回路とを備えたこと
を特徴とする電子同調受信機のプリセット表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10398677A JPS588166B2 (ja) | 1977-08-30 | 1977-08-30 | 電子同調受信機のプリセット表示装置 |
| GB7828173A GB2002188B (en) | 1977-06-30 | 1978-06-28 | Preset state indicating unit in an electronic type receiver |
| DE19782828849 DE2828849A1 (de) | 1977-06-30 | 1978-06-30 | Empfaenger mit elektronischer abstimmung |
| US05/921,155 US4196395A (en) | 1977-06-30 | 1978-06-30 | Preset state indicating unit in an electronic tuning type receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10398677A JPS588166B2 (ja) | 1977-08-30 | 1977-08-30 | 電子同調受信機のプリセット表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437501A JPS5437501A (en) | 1979-03-20 |
| JPS588166B2 true JPS588166B2 (ja) | 1983-02-15 |
Family
ID=14368621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10398677A Expired JPS588166B2 (ja) | 1977-06-30 | 1977-08-30 | 電子同調受信機のプリセット表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588166B2 (ja) |
-
1977
- 1977-08-30 JP JP10398677A patent/JPS588166B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437501A (en) | 1979-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3968440A (en) | Solid state television channel selection system | |
| US3990027A (en) | Channel selector for electronic tuner having channel voltages stored in memory | |
| US4031474A (en) | Solid state television channel selection system | |
| US4085372A (en) | Channel selecting apparatus for a television receiver with an electronic tuner | |
| GB1521898A (en) | Broadcast receiver channel selection system | |
| JPS5810015B2 (ja) | センキヨクソウチ | |
| US4198683A (en) | Multiple waveform storage system | |
| CA1129126A (en) | Tuning system including a memory for storing tuning information with user controls arranged to facilitate its programming | |
| US4205353A (en) | Combination device having a magnetic recording and reproducing unit and an electronic tuning type receiver | |
| US20040145507A1 (en) | Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform | |
| JPS588166B2 (ja) | 電子同調受信機のプリセット表示装置 | |
| US4232395A (en) | Multiband radio receiver with electronic preset tuning system | |
| JPS593043B2 (ja) | 電子同調受信機のプリセット表示装置 | |
| JPS585606B2 (ja) | 多バンド受信機 | |
| US3968443A (en) | Solid state television channel selection system | |
| US4204169A (en) | Muting circuit in an electronic tuning type receiver | |
| US6145060A (en) | Data storage device with only internal addressing | |
| US4196395A (en) | Preset state indicating unit in an electronic tuning type receiver | |
| US4896308A (en) | Digital clock for giving acoustic time-indicating signals at predetermined moments | |
| JPS5828963B2 (ja) | 電子同調受信機 | |
| JPS608662B2 (ja) | プリセツトチユーナの表示装置 | |
| JPS5929413Y2 (ja) | 時計付プリセツト受信機 | |
| JPS598967B2 (ja) | 選局デ−タ記憶装置 | |
| SU1112568A1 (ru) | Устройство дл формировани отметок времени | |
| US3947773A (en) | Channel number memory for television tuners |