JPS5875208A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS5875208A JPS5875208A JP17439282A JP17439282A JPS5875208A JP S5875208 A JPS5875208 A JP S5875208A JP 17439282 A JP17439282 A JP 17439282A JP 17439282 A JP17439282 A JP 17439282A JP S5875208 A JPS5875208 A JP S5875208A
- Authority
- JP
- Japan
- Prior art keywords
- value
- processor
- integral
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B7/00—Arrangements for obtaining smooth engagement or disengagement of automatic control
- G05B7/02—Arrangements for obtaining smooth engagement or disengagement of automatic control electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル演算形のプロセス制御装置に関する
ものである。
ものである。
ディジタル演算形のプロセス制御装置は計算機やマイク
ロ・プロセッサ（以下単にプロセッサという）の演算機
能を利用して構成される。プロセッサはＭＤ （比例、
積分、微分）演算等を行って制御出力を決定するのであ
るが、従来、プロセッサにおける演算は、手動−自動パ
ンプレス切換えの容易さやリセット・ワインドアップ防
止対策およびプロセッサ故障対策の容易さなどのために
、速度形演算が採用されることが多かった。しかし速度
形演算は工動作を基本にしているので、Ｐ動作のみまた
はｐＤ動作を行うのに適さない。またｐｒＤ＠作の場合
でも、制御出力の飽和点附近では、Ｐ、 Ｄ動作に基づ
く出力引き戻し現象が生じるので不都合である。
ロ・プロセッサ（以下単にプロセッサという）の演算機
能を利用して構成される。プロセッサはＭＤ （比例、
積分、微分）演算等を行って制御出力を決定するのであ
るが、従来、プロセッサにおける演算は、手動−自動パ
ンプレス切換えの容易さやリセット・ワインドアップ防
止対策およびプロセッサ故障対策の容易さなどのために
、速度形演算が採用されることが多かった。しかし速度
形演算は工動作を基本にしているので、Ｐ動作のみまた
はｐＤ動作を行うのに適さない。またｐｒＤ＠作の場合
でも、制御出力の飽和点附近では、Ｐ、 Ｄ動作に基づ
く出力引き戻し現象が生じるので不都合である。
Ｐ動作およびＰＤ動作に適し、かつ出力引き戻し現象を
生じないものとしては位置形演算のプロセス制御装置が
考えられる。ディジタルのプロセッサにより位置形演算
を行う場合には、手動−自動（５） バンプレス切換えや、リセント・ワインドアップ防止対
策等を解決しなければならない。
生じないものとしては位置形演算のプロセス制御装置が
考えられる。ディジタルのプロセッサにより位置形演算
を行う場合には、手動−自動（５） バンプレス切換えや、リセント・ワインドアップ防止対
策等を解決しなければならない。
本発明の目的は、位置形演算であってリセット。
ワインドアップ防止が行えるディジタル演算形のプロセ
ス制御装置を提供することにある。
ス制御装置を提供することにある。
本発明は、位置形演算により少なくともＰＩ動作を行う
ようにするとともに、過大開蓋の長期継続時には積分演
算項の値を再設定する動作を行なう点にひとつの特徴が
ある。
ようにするとともに、過大開蓋の長期継続時には積分演
算項の値を再設定する動作を行なう点にひとつの特徴が
ある。
以下図面によ抄本発明を説明する。第１図は本発明実施
例の概念的構成図である。第１図において、１はプロセ
ッサ（例えばマイクロ・プロセッサ）、２１〜２６はそ
の入力側に設けられたアナログ比較器、３は出力側に設
けられたディジタル・アナログ変換器（ＤＡ変換器）、
４は半導体スイッチ、５は増幅器、６はこの増幅器５の
入力端に設けられたホールド・コンデンサ、７は手動操
作スイッチ、８は手動−自動切換スイッチである、。
例の概念的構成図である。第１図において、１はプロセ
ッサ（例えばマイクロ・プロセッサ）、２１〜２６はそ
の入力側に設けられたアナログ比較器、３は出力側に設
けられたディジタル・アナログ変換器（ＤＡ変換器）、
４は半導体スイッチ、５は増幅器、６はこの増幅器５の
入力端に設けられたホールド・コンデンサ、７は手動操
作スイッチ、８は手動−自動切換スイッチである、。
アナログ比較器２１．２２．２３．２４．２５．２６の
一方の入力端子にはそれぞれ増幅器５の出力、プロセス
変数の測定値Ｍｒｒ 、設定値ｓｐ、比例ゲインＫｐ、
積分時間Ｔ工、および微分時間Ｔ。がアナログ電圧とし
て与えられ、他方の入力端子にはＤＡ変換器５の出力電
圧が共通に与えられる。これらはアナログ入力信号をデ
ィジタル信号に変換してプロセッサ１に取り込むための
仕掛けを構成する。すなわち、プロセッサ１はディジタ
ル出力信号をＭＳＢから順番に「１」にして、逐一これ
をＤＡ変換器３でアナログ電圧に変換し、この電圧をア
ナログ比較器２１〜２６においてそれぞれの入力電圧と
比較させ、所望の１つのアナログ比較器の比較出力に応
じて逐次ディジタル信号の各ビットの論理値を確定して
ゆく。確定したディジタル信号の値は所望のアナログ比
較器の入力電圧に等しい。アナログ比較器２１〜２６は
１つの入力信号の取り込みが終るたびに順番に切換えら
れ、各入力信号は順次ディジタル信号に変換されてプロ
セッサ１に取り込まれる。このような構成はアナログ・
ディジタル変換器が不要となる利点を持つ。
一方の入力端子にはそれぞれ増幅器５の出力、プロセス
変数の測定値Ｍｒｒ 、設定値ｓｐ、比例ゲインＫｐ、
積分時間Ｔ工、および微分時間Ｔ。がアナログ電圧とし
て与えられ、他方の入力端子にはＤＡ変換器５の出力電
圧が共通に与えられる。これらはアナログ入力信号をデ
ィジタル信号に変換してプロセッサ１に取り込むための
仕掛けを構成する。すなわち、プロセッサ１はディジタ
ル出力信号をＭＳＢから順番に「１」にして、逐一これ
をＤＡ変換器３でアナログ電圧に変換し、この電圧をア
ナログ比較器２１〜２６においてそれぞれの入力電圧と
比較させ、所望の１つのアナログ比較器の比較出力に応
じて逐次ディジタル信号の各ビットの論理値を確定して
ゆく。確定したディジタル信号の値は所望のアナログ比
較器の入力電圧に等しい。アナログ比較器２１〜２６は
１つの入力信号の取り込みが終るたびに順番に切換えら
れ、各入力信号は順次ディジタル信号に変換されてプロ
セッサ１に取り込まれる。このような構成はアナログ・
ディジタル変換器が不要となる利点を持つ。
プロセッサ１は取り込んだ測定値Ｍｎ 、設定値ｓｐ。
（４）
比例ゲインＫｐ、積分時間Ｔ□、微分時間等の各入力信
号に某づいて位置形の制御出力をｉ″ｉｉ＋算し、この
制御出力をＤＡ変換器５でアナログ電圧に変換し、半導
体スイッチ４を通じてホールド・コンデンサ６に充電す
る。コンデンサ６の電圧は増幅器５で増幅され、制御対
象に与えられる。増幅器５の入力インピーダンスは充分
高く定められ、ホールド・コンデンサ６の電荷の減衰は
問題にならないようになっている。
号に某づいて位置形の制御出力をｉ″ｉｉ＋算し、この
制御出力をＤＡ変換器５でアナログ電圧に変換し、半導
体スイッチ４を通じてホールド・コンデンサ６に充電す
る。コンデンサ６の電圧は増幅器５で増幅され、制御対
象に与えられる。増幅器５の入力インピーダンスは充分
高く定められ、ホールド・コンデンサ６の電荷の減衰は
問題にならないようになっている。
入力信号の取り込みおよび制御出力の演埠は一定のサン
プリング周期で線区し行われる。サンプリング周期は例
えば０．１ｓｅｃ 程度に定められる。
プリング周期で線区し行われる。サンプリング周期は例
えば０．１ｓｅｃ 程度に定められる。
ホールド・コンデンサ６の電圧は手動制御時にオペレー
タが任意に増減できるようになっている。
タが任意に増減できるようになっている。
すなわち、手動操作スイッチ７を＋側または一側に投入
すると、直流定電流源（回路）からの電流がホールド・
コンデンサ６に流入または流出してホールド・コンデン
サ６の電圧を変える。っしたがってこれによって制御対
象を手動制御することができる。手動制御て切換えた−
とき、ホールド・コンデンサ６にはプロセッサーの制御
出力の最新値が保持され、そこを出発点にして手動制御
が始められるので、自動制御から手動制御への切換えは
パンプレスだ行える。
すると、直流定電流源（回路）からの電流がホールド・
コンデンサ６に流入または流出してホールド・コンデン
サ６の電圧を変える。っしたがってこれによって制御対
象を手動制御することができる。手動制御て切換えた−
とき、ホールド・コンデンサ６にはプロセッサーの制御
出力の最新値が保持され、そこを出発点にして手動制御
が始められるので、自動制御から手動制御への切換えは
パンプレスだ行える。
さて、このよって構成された装置において、プロセッサ
１における制御出力の演算は次式によって行われる（Ｐ
Ｉ動作の場合）。
１における制御出力の演算は次式によって行われる（Ｐ
Ｉ動作の場合）。
ここで、ｙ・・・制御出力
ｅ・・・偏差
Δｔ・・・サンプリング周期
Ｋｐ・・・比例ゲイン
Ｔ□・・・積分時間
すなわち、プロセッサーは位置形のＰＩ制御出力を生じ
る。（１）式において、積分項をＢとすると、次式を得
る。
る。（１）式において、積分項をＢとすると、次式を得
る。
ｙ ＋５Ｋｐｅ ＋Ｂ （
２）ｎ ｎ （２）式において、リセット・ワインドアップ防止時に
はＢの値が適宜調節される。Ｂの値の調節に当りては、
実際は積分項の値が調節される。このような演算はプロ
セ、す１のプログラムによって行われるのであるが、説
明の便宜上概念図で示せばｌＫ２図のようになる。
２）ｎ ｎ （２）式において、リセット・ワインドアップ防止時に
はＢの値が適宜調節される。Ｂの値の調節に当りては、
実際は積分項の値が調節される。このような演算はプロ
セ、す１のプログラムによって行われるのであるが、説
明の便宜上概念図で示せばｌＫ２図のようになる。
リセット・ワインドアップ防止時のＢの調節は次のよう
に行われる。大きな偏差が長時間続いてプロセッサ１は
比例ゲインＫｐおよび偏差ｅと、そのとき達したＰＩリ
ミッタの限度値しくＨＬまたはＬＬ ）を用いて、次式
によりＢの値を定める。
に行われる。大きな偏差が長時間続いてプロセッサ１は
比例ゲインＫｐおよび偏差ｅと、そのとき達したＰＩリ
ミッタの限度値しくＨＬまたはＬＬ ）を用いて、次式
によりＢの値を定める。
ＢツＬ −Ｋｐｅ ｌ ｅ
）そうすると制御出力は ｙ ｘＫｐｅ ＋Ｂ ’ ｎ ｎ ＝ Ｋｐｅ ＋ Ｌ −Ｋｐｅｎ −Ｌ （４）となり
、ｐエリミッタの限度値りに一致するように制限される
。比例・積分出力が限度値りにかかっている間はサンプ
リング毎にこのような動作が繰返えされる。偏差ｅがさ
らに大きくなると−）式に（７） より積分項Ｂはますます小さくなる。これは、ｐ工ＩＪ
ミッタＫかからない通常の場合の積分動作とは逆方向
に比例帯を動かすことにより、リセット・ワインドアッ
プを防止することができる。ｅが過大になったときＢ−
０％で制御すると、Ｋｐｅｎ〉１０ｏｚのとき出力ｙ＝
Ｌ、 Ｋｐｅ ＝１００％から比例動作を再開ｎ 。
）そうすると制御出力は ｙ ｘＫｐｅ ＋Ｂ ’ ｎ ｎ ＝ Ｋｐｅ ＋ Ｌ −Ｋｐｅｎ −Ｌ （４）となり
、ｐエリミッタの限度値りに一致するように制限される
。比例・積分出力が限度値りにかかっている間はサンプ
リング毎にこのような動作が繰返えされる。偏差ｅがさ
らに大きくなると−）式に（７） より積分項Ｂはますます小さくなる。これは、ｐ工ＩＪ
ミッタＫかからない通常の場合の積分動作とは逆方向
に比例帯を動かすことにより、リセット・ワインドアッ
プを防止することができる。ｅが過大になったときＢ−
０％で制御すると、Ｋｐｅｎ〉１０ｏｚのとき出力ｙ＝
Ｌ、 Ｋｐｅ ＝１００％から比例動作を再開ｎ 。
し、Ｋｐｅｎ〈１００スで比例項が生かされる。またバ
ッチコントロールのとき、プリロード値Ｆを導入して、
上記のｅ過大時にＢ＝Ｆで制御するようにして比例動作
の開始点を適切に移動させ、最適な応答を得るようにす
ることができる。
ッチコントロールのとき、プリロード値Ｆを導入して、
上記のｅ過大時にＢ＝Ｆで制御するようにして比例動作
の開始点を適切に移動させ、最適な応答を得るようにす
ることができる。
なお、上記ではリミッタ時て積分項をＢ＝Ｌ−Ｋｐｅｎ
・に瞬時セットする方法を述べだが、積分項Ｂは
積分時定数を利用して逆方向に積分して比例帯を移動さ
せてもよい。その具体的方法を第２図に示す。
・に瞬時セットする方法を述べだが、積分項Ｂは
積分時定数を利用して逆方向に積分して比例帯を移動さ
せてもよい。その具体的方法を第２図に示す。
すなわちＰＩリミッタにかかるとＣ）のように偏差信号
ｅを極性反転して積分する。そして安定すれば（ロ）の
ように停止する。このように積分時定数を用いて逆方向
積分する方法はノイズに強い利点を持つりセット・ワイ
ンドアップ防止が可能になる。
ｅを極性反転して積分する。そして安定すれば（ロ）の
ように停止する。このように積分時定数を用いて逆方向
積分する方法はノイズに強い利点を持つりセット・ワイ
ンドアップ防止が可能になる。
（８）
第５図及び第４図は、このような動作をパッチコントロ
ール終了後のシャットダウンと、再スタートの場合を想
定し′て示した動作波形図である。
ール終了後のシャットダウンと、再スタートの場合を想
定し′て示した動作波形図である。
はじめに、第３図０）に示すように、ＰＩ（Ｄ）動作に
より、測定値Ｍｎと設定値ｓｐとが等しくなるように制
御されている状態（偏差ｅが零の状態）では、制御出力
Ｙは、例えば７０スで維持されている１、また、この状
態で、比し１１帯ＰＢは第５図（ロ）に示すように設定
値ＳＰを挾んで上下に配置されている。また、この状態
では、比例項（Ｋｐ −ｅ ）はｅ ＝Ｏであるかｎ
ｎ ら零となっており、積分項Ｂは第５図（ハ）に示すよう
に、７ｏｚ相当に維持されている。いま、プロセスのシ
ャットダウン等により、偏差ｅが生じると、第５図１４
）、に示すように制御出力Ｙは増大し、また、積分項Ｂ
も第３図ｅ＋に示すように増加する。このままでは、リ
セットワイドアップを生ずるが、制御出力Ｙが飽和する
と、本発明で特徴としている積分項再設定の動作が行な
われる。すなわち、制御出力Ｙが飽和すると、ＰＩリミ
ッタＫかかり、−Ｋｐ−ｅ を積分する。これにより
、第５図（ハ）に示すように積分項Ｂの内容が減少する
方向で修正されるとともに第３図に）に示すように比例
帯ＰＢが移動する。この時の時定数は積分時間Ｔ□を利
用する。
より、測定値Ｍｎと設定値ｓｐとが等しくなるように制
御されている状態（偏差ｅが零の状態）では、制御出力
Ｙは、例えば７０スで維持されている１、また、この状
態で、比し１１帯ＰＢは第５図（ロ）に示すように設定
値ＳＰを挾んで上下に配置されている。また、この状態
では、比例項（Ｋｐ −ｅ ）はｅ ＝Ｏであるかｎ
ｎ ら零となっており、積分項Ｂは第５図（ハ）に示すよう
に、７ｏｚ相当に維持されている。いま、プロセスのシ
ャットダウン等により、偏差ｅが生じると、第５図１４
）、に示すように制御出力Ｙは増大し、また、積分項Ｂ
も第３図ｅ＋に示すように増加する。このままでは、リ
セットワイドアップを生ずるが、制御出力Ｙが飽和する
と、本発明で特徴としている積分項再設定の動作が行な
われる。すなわち、制御出力Ｙが飽和すると、ＰＩリミ
ッタＫかかり、−Ｋｐ−ｅ を積分する。これにより
、第５図（ハ）に示すように積分項Ｂの内容が減少する
方向で修正されるとともに第３図に）に示すように比例
帯ＰＢが移動する。この時の時定数は積分時間Ｔ□を利
用する。
積分項Ｂの内容が零となるとこの逆積分を停止する。こ
れ以後、更に偏差が増加しても、積分項は零に維持され
る。。
れ以後、更に偏差が増加しても、積分項は零に維持され
る。。
スタードア、プ時には、偏差ｅｎが減少し、比例項（Ｋ
ｐ−ｅ）が１００ズの点Ｐで、第３図（う及び（イ）Ｋ
示すように積分が開始され、また、比例項に基づく出力
Ｙの減少が始まる。
ｐ−ｅ）が１００ズの点Ｐで、第３図（う及び（イ）Ｋ
示すように積分が開始され、また、比例項に基づく出力
Ｙの減少が始まる。
第４図は、プリロード値を導入した場合の動作波形図で
ある。スタードア、プ時の比例帯の位置がプリロード設
定値だけ上に設定されるようにし、スタードア、プ時に
最適応答できるよう圧している。
ある。スタードア、プ時の比例帯の位置がプリロード設
定値だけ上に設定されるようにし、スタードア、プ時に
最適応答できるよう圧している。
以上の説明においてはアナログ・ディジタル変換器を節
約した形式のプロセッサの例を挙げたが、プロセ、すは
第５図のようにアナ胃グ・ディジタル変換器とディジタ
ル・アナログ変換を用いる一般構成のものでもよい。ま
た単ループ調節計の例を挙げたが、本発明は複数ループ
を制御する装置にも適用できる。
約した形式のプロセッサの例を挙げたが、プロセ、すは
第５図のようにアナ胃グ・ディジタル変換器とディジタ
ル・アナログ変換を用いる一般構成のものでもよい。ま
た単ループ調節計の例を挙げたが、本発明は複数ループ
を制御する装置にも適用できる。
以上説明したように、本発明は、プロセッサを用いて位
置形演算により少なくともＰＩ動作を行うようにし、過
大偏差の長期継続時には積分演算項の値を再接定するよ
うにした。したがって本発明によれば、位置形演算の利
点を生かし、かつリセ、トワインアップ防止が効果的に
行えるディジタル演算形のプロセス制御装置が得られる
０
置形演算により少なくともＰＩ動作を行うようにし、過
大偏差の長期継続時には積分演算項の値を再接定するよ
うにした。したがって本発明によれば、位置形演算の利
点を生かし、かつリセ、トワインアップ防止が効果的に
行えるディジタル演算形のプロセス制御装置が得られる
０
第１図は本発明実施例の概念的構成図、第２図は演算の
概念図第５図及び第４図は動作波形図、第５図は本発明
の他の実施例の概念的構成図である。 １・・・プロセッサ、２１〜２６・・・アナログ比較器
、３・・・ディジタル・アナログ変換器、４・・・半導
体スイッチ、５・・・増幅器、６・・・コンデンサ、７
・・・手動操作スイッチ、８・・・Ａ／Ｍ切換スイッチ
。 ６
概念図第５図及び第４図は動作波形図、第５図は本発明
の他の実施例の概念的構成図である。 １・・・プロセッサ、２１〜２６・・・アナログ比較器
、３・・・ディジタル・アナログ変換器、４・・・半導
体スイッチ、５・・・増幅器、６・・・コンデンサ、７
・・・手動操作スイッチ、８・・・Ａ／Ｍ切換スイッチ
。 ６
Claims (1)
- 【特許請求の範囲】 （１） プロセッサ、少なくとも測定値と設定値と比
例ゲインＫｐと積分時間Ｔ工を前記プロセッサに読み込
ませるための信号読み込み手段を具備し、 前記プロセッサは、位置形演算を用い少なくとも比例・
積分演算により前記信号読み込み手段を介してサンプリ
ング周期Δｔで読み込んだ比例ゲインＫｐ、測定値と設
定値との偏差と、偏差ｅと前記限度値りとを用い次式で
与えられるように再設定する動作とを行なうととを特徴
とするプロセス制御装置。 ＢｘＬ−Ｋｐｌｌｅｎ （２） 積分項Ｂの再設定を積分の時定数による遅れ
をもって行なうようにした特許請求の範囲第１項記載の
プロセス制御装置。 （５） プロセッサ、少なくとも測定値と設定値と比
例ゲインＫｐと積分時間Ｔ、を前記プロセッサに読み込
ませるための信号読み込み手段を具備し、 前記プロセ、すは、位置形演算を用い少なくとも比例・
積分演算により前記信号読み込み手段を介してサンプリ
ング周期Δｔで読み込んだ比例ゲインＫｐ、測定値と設
定値との偏差値Ｆに再設定する動作とを行なうことを特
徴とするプロセス装置。 （４）積分項Ｂの再設定を積分の時定数による遅れをも
って行なうようＫした特許請求の範囲第３項記載のプロ
セス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17439282A JPS5875208A (ja) | 1982-10-04 | 1982-10-04 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17439282A JPS5875208A (ja) | 1982-10-04 | 1982-10-04 | プロセス制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12742077A Division JPS5460666A (en) | 1977-10-24 | 1977-10-24 | Process control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875208A true JPS5875208A (ja) | 1983-05-06 |
| JPS6118202B2 JPS6118202B2 (ja) | 1986-05-12 |
Family
ID=15977788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17439282A Granted JPS5875208A (ja) | 1982-10-04 | 1982-10-04 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875208A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119504U (ja) * | 1987-01-28 | 1988-08-02 | ||
| JPH02115304U (ja) * | 1989-03-03 | 1990-09-14 | ||
| JPH0382302U (ja) * | 1989-12-15 | 1991-08-22 | ||
| JPH03125703U (ja) * | 1990-03-31 | 1991-12-19 |
-
1982
- 1982-10-04 JP JP17439282A patent/JPS5875208A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6118202B2 (ja) | 1986-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3940594A (en) | Automatic process controller with bumpless operation | |
| JPS6113245B2 (ja) | ||
| US5706193A (en) | Control system, especially for a non-linear process varying in time | |
| JPS5875208A (ja) | プロセス制御装置 | |
| JPS5942321B2 (ja) | プロセス制御装置 | |
| JPS6156522B2 (ja) | ||
| JPS6058527B2 (ja) | 磁気録音再生装置 | |
| JPS6323561B2 (ja) | ||
| JPS58177082A (ja) | テレビレンズのフオ−カス操作装置 | |
| JPH08101716A (ja) | 回転速度制御装置 | |
| US2849671A (en) | Integral control for servomechanisms | |
| JPH07196216A (ja) | 張力制御方法 | |
| JPS62182803A (ja) | 位置制御装置 | |
| JP3311129B2 (ja) | 材料試験機のデジタル制御方法及び装置 | |
| JPH03242730A (ja) | メンバシップ関数設定装置 | |
| JPS61107878A (ja) | ビデオ入力装置 | |
| JPH04313905A (ja) | マイクロ波増幅用ｆｅｔバイアス制御回路 | |
| JPH0748622B2 (ja) | Ａｇｃ増幅器 | |
| JPH0876811A (ja) | プロセス制御装置 | |
| JPH075929A (ja) | 調節弁制御装置 | |
| JPS5941004A (ja) | プロセス制御装置 | |
| JP2795419B2 (ja) | 調節計 | |
| JPS6319841Y2 (ja) | ||
| JPS6137041Y2 (ja) | ||
| JPS6148161B2 (ja) |