JPS5874049A - マルチプレクサの試験方法 - Google Patents
マルチプレクサの試験方法Info
- Publication number
- JPS5874049A JPS5874049A JP56174034A JP17403481A JPS5874049A JP S5874049 A JPS5874049 A JP S5874049A JP 56174034 A JP56174034 A JP 56174034A JP 17403481 A JP17403481 A JP 17403481A JP S5874049 A JPS5874049 A JP S5874049A
- Authority
- JP
- Japan
- Prior art keywords
- input
- multiplexer
- gate
- diode
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は電荷転送装置（以下ＣＯＤと略称する）を用い
たマルチプレクサに係シ、特にマルチプレクサ動作のテ
ストをウェハから切シ離されていない段階で簡単に実行
できるようにした構造に関する。
たマルチプレクサに係シ、特にマルチプレクサ動作のテ
ストをウェハから切シ離されていない段階で簡単に実行
できるようにした構造に関する。
（２）従来技術と問題点
第１図■はｎ個のデータを１本の時系列に多重化するマ
ルチプレクサの一般的な構成を示す図で同図において１
はシフトレジスタ、２はｎ個のデータが一別個に加わる
並列入力端子、３は１本の時系列となった信号を検出す
る検出増幅器であって信号電荷は矢印イ方向に転送され
検出増幅器６の出力端子４に電圧出力として取り出され
るようになっている。
ルチプレクサの一般的な構成を示す図で同図において１
はシフトレジスタ、２はｎ個のデータが一別個に加わる
並列入力端子、３は１本の時系列となった信号を検出す
る検出増幅器であって信号電荷は矢印イ方向に転送され
検出増幅器６の出力端子４に電圧出力として取り出され
るようになっている。
第１図（至）はこのマルチプレクサを半導体基板上に作
られたＣＯＤで構成したもので、ａ１〜ａ４ の１組は
一相の転−電極であるが、並列端子Ｓｊ、Ｓ、。
られたＣＯＤで構成したもので、ａ１〜ａ４ の１組は
一相の転−電極であるが、並列端子Ｓｊ、Ｓ、。
Ｓ、、・・・から半導体基板と逆導電型の不純物ドーグ
層で形成ｉれた入力ダイオード６を介して、入力制御ゲ
ート″′７の下をくぐるようにして蓄積ゲート８直下に
矢印口で示したように注入された並列同志の１ビット分
中の電荷と混ざり合わないようはさらに移ｉゲート９直
下を通って、それぞれのビットの電荷層１０に設けられ
た電荷流出口１０ａから、電荷転送路５中の例えば第２
転送電極ａ２直下にそれぞれ入力され、そして第１図で
先に示したと同じく矢印イ方向に転送される。
層で形成ｉれた入力ダイオード６を介して、入力制御ゲ
ート″′７の下をくぐるようにして蓄積ゲート８直下に
矢印口で示したように注入された並列同志の１ビット分
中の電荷と混ざり合わないようはさらに移ｉゲート９直
下を通って、それぞれのビットの電荷層１０に設けられ
た電荷流出口１０ａから、電荷転送路５中の例えば第２
転送電極ａ２直下にそれぞれ入力され、そして第１図で
先に示したと同じく矢印イ方向に転送される。
こうしたマルチプレクサは例えば多素子赤外線検知器に
用いられるものであって、前記並列入力端子”’ｔ 、
Ｓ、 、 Ｓ、・・・の個々は例えばＰＶ型の赤外線
検知器の１個１個に接続される。
用いられるものであって、前記並列入力端子”’ｔ 、
Ｓ、 、 Ｓ、・・・の個々は例えばＰＶ型の赤外線
検知器の１個１個に接続される。
この図示しないｐｖａ１！の赤外線検知器は例えば７７
°Ｋに冷却して使用される関係上、例えばデユワ−の中
の鋼ブロックに密着される一方、マルチプレクサはデユ
ワ−外に配置されるのであるが、該検知器が多素子であ
るために上記ＰＶ型の検知素子が２００個から４００個
に達することがある。
°Ｋに冷却して使用される関係上、例えばデユワ−の中
の鋼ブロックに密着される一方、マルチプレクサはデユ
ワ−外に配置されるのであるが、該検知器が多素子であ
るために上記ＰＶ型の検知素子が２００個から４００個
に達することがある。
そして検知器は図示しないダユワー内に、またマルチプ
レクサはデユワ−外に配置されるとなればダユワーの内
壁と外壁との間の真空室中を個々の検知器からの２００
〜４００本からなる導線をデユワ−の真空室中にあたか
もすだれを張ったように配線し、デユワ−上部に）ける
対応する数の導出ビンにそれぞれ＃接しなければならな
い。
レクサはデユワ−外に配置されるとなればダユワーの内
壁と外壁との間の真空室中を個々の検知器からの２００
〜４００本からなる導線をデユワ−の真空室中にあたか
もすだれを張ったように配線し、デユワ−上部に）ける
対応する数の導出ビンにそれぞれ＃接しなければならな
い。
このようなことをするとこの壷歇の配線を介して熱が伝
わる丸めに、銅ブロツク上の多素子検知器は冷えＫ＜く
なると共に上記の配線が多数にわたる丸め信頼性が非常
に低いものとなってしまう。
わる丸めに、銅ブロツク上の多素子検知器は冷えＫ＜く
なると共に上記の配線が多数にわたる丸め信頼性が非常
に低いものとなってしまう。
こうし九ことを避けるためにはマルチプレクサをもデユ
ワ−内の銅ブロックにアレーをなす多素子検知器と共に
収納して、との鋼ブロックの所でハイブリッド型となし
、個々の検知素子からの導線を、例えば第１図に）に図
示の並列入力端子２０個々に短い導線でつなぐとデユワ
−の真空室内を通る導線の敵は、出力端子４からの導線
、ＣＯＤの転送バ〃ス供給線、その他と非常に少なくな
ってしまうので信頼性は極めて向上する。
ワ−内の銅ブロックにアレーをなす多素子検知器と共に
収納して、との鋼ブロックの所でハイブリッド型となし
、個々の検知素子からの導線を、例えば第１図に）に図
示の並列入力端子２０個々に短い導線でつなぐとデユワ
−の真空室内を通る導線の敵は、出力端子４からの導線
、ＣＯＤの転送バ〃ス供給線、その他と非常に少なくな
ってしまうので信頼性は極めて向上する。
ところがこのようにするとデユワ−内に封入されるマル
チプレクサの特性が良好なものをあらかじめ選んでおく
必要が充分にあるが、第１図（ｔｌＫ示し九ｌｌ造のマ
ルチプレクサでは各ビット毎の移送グー）９、蓄積ゲニ
ト８、入力制御ゲート７の、いわゆるしきい値電：Ｅ！
などを特徴とする特性このようなことが生じると、マル
チプレクサの出力として現われて来る時系列信号が揃わ
なくな如、最終的には該マルチ、プレクサが例えば赤外
線撮像装置に用いられるものならば、再生画像に劣化が
もたらされる。
チプレクサの特性が良好なものをあらかじめ選んでおく
必要が充分にあるが、第１図（ｔｌＫ示し九ｌｌ造のマ
ルチプレクサでは各ビット毎の移送グー）９、蓄積ゲニ
ト８、入力制御ゲート７の、いわゆるしきい値電：Ｅ！
などを特徴とする特性このようなことが生じると、マル
チプレクサの出力として現われて来る時系列信号が揃わ
なくな如、最終的には該マルチ、プレクサが例えば赤外
線撮像装置に用いられるものならば、再生画像に劣化が
もたらされる。
しかしこの作製され、デユワ−内に収納される前のベレ
ツＦ伏をしたマルチプレクサの特性テストを実際に行う
ことは大変である。
ツＦ伏をしたマルチプレクサの特性テストを実際に行う
ことは大変である。
つまシ、例えば第３図中のまず第１の入力端子Ｓ。
をバイアスして信号電荷を電荷転送＃＆、５中に送シこ
みｉの出力を観測し、次に同じ試験を次の入力端子Ｓ、
に対しても行い、以下各入力端子に対して順々に同様な
テストを異なる入力端子に対して行うのであるが、入力
端子の数が２００〜４００にものぼれば、上記テストに
資す手数は膨大なものとなるという欠点があった。
みｉの出力を観測し、次に同じ試験を次の入力端子Ｓ、
に対しても行い、以下各入力端子に対して順々に同様な
テストを異なる入力端子に対して行うのであるが、入力
端子の数が２００〜４００にものぼれば、上記テストに
資す手数は膨大なものとなるという欠点があった。
（３） 発明の目的
本発明は上記従来の欠点に鑑みてなされ友もので、第１
ｍ個の構成を有するマルチプレクサの良品だけを、該−
ｑＡ／チプＶり号が多数作られている半導体クエへの中
から容品に選別し、沓ビット毎の特性が揃ったものをベ
レットの段階で簡単に選別できるようにした構造のマル
チブレクｔを提供することを目的とする。
ｍ個の構成を有するマルチプレクサの良品だけを、該−
ｑＡ／チプＶり号が多数作られている半導体クエへの中
から容品に選別し、沓ビット毎の特性が揃ったものをベ
レットの段階で簡単に選別できるようにした構造のマル
チブレクｔを提供することを目的とする。
（４） 発明の構成
そしてこの目的は、本発明によれば、電荷転送装置Ｋｆ
ｓ接かつ並行して移送ゲート、蓄積ゲート、入力制御ゲ
ート、ならびに入力ダイオードプレイ等の機能電極類を
順に配設した並列入力直列出力型のマルチプレクサにお
いて、上記入力ダイオードプレイに接し、かつ前記機能
電極類と反対側に特性試験用としての入力制御ゲートお
よび特性試験用としての入力ダイオードアレイを前記入
力ダイオードプレイと並行して順に配設したことを特徴
とするマルチプレクサを提供することによって達成され
る。
ｓ接かつ並行して移送ゲート、蓄積ゲート、入力制御ゲ
ート、ならびに入力ダイオードプレイ等の機能電極類を
順に配設した並列入力直列出力型のマルチプレクサにお
いて、上記入力ダイオードプレイに接し、かつ前記機能
電極類と反対側に特性試験用としての入力制御ゲートお
よび特性試験用としての入力ダイオードアレイを前記入
力ダイオードプレイと並行して順に配設したことを特徴
とするマルチプレクサを提供することによって達成され
る。
（５） 発明の実施例
以下本発明の実施例を図面によって鮮述する。
第２図は本発明に係る新規なマルチプレクサの１ベレッ
ト分の要部構造を示す図であって、第１図（至）と同等
部位には同一符号を用いる。
ト分の要部構造を示す図であって、第１図（至）と同等
部位には同一符号を用いる。
この第２図に示した構造のマルチプレクサは同図中の１
点鎖線へよシ上の部分は第１図（至）のマルチプレクサ
の構造とほとんど同じであるが、異なる所は、アレーを
成して配列されている入力ダイオード６に隣接して、特
性試験用としての帯状の入力制御ゲート１１およびやは
如特性試験用としての入力ダイオード１２が例えば入力
制御ゲート７、蓄積ゲート８他が配設されている側と反
対の側に配設されている点である。
点鎖線へよシ上の部分は第１図（至）のマルチプレクサ
の構造とほとんど同じであるが、異なる所は、アレーを
成して配列されている入力ダイオード６に隣接して、特
性試験用としての帯状の入力制御ゲート１１およびやは
如特性試験用としての入力ダイオード１２が例えば入力
制御ゲート７、蓄積ゲート８他が配設されている側と反
対の側に配設されている点である。
そしてこのような構造をし九マ〃チプレクサの複数個が
、半導体ウェハから未だ切シ出されていない状態では、
入力ダイオード６につないで描かれている導線１５は未
だボンディングされてはいない。なお、上記試験用の入
力ダイオード１２は入力ダイオード６と同じく基板半導
体と逆導電型の不純物がドープされているものである。
、半導体ウェハから未だ切シ出されていない状態では、
入力ダイオード６につないで描かれている導線１５は未
だボンディングされてはいない。なお、上記試験用の入
力ダイオード１２は入力ダイオード６と同じく基板半導
体と逆導電型の不純物がドープされているものである。
このようにマルチプ、し：フサが半一体ウェハから切シ
出されていない製造工程の途中において該マルチプレク
サとなるベレッ）Ｏ良否を判定しておくことは極めて重
要なことであって、そのためには所定の形状に配列され
て第２図中に描いた各電極に接触するような細い針状の
プローブを用意しその先端を例えば転送電極ａｌＸ ａ
４につながる金属配線に接触させて転送電圧を加えてＣ
ＯＤが動作するようにし、同時に移送ゲート９．蓄積ゲ
ート８、入力制御ゲート７、および試験用としての入力
制御ゲート１１ 、入力ダイオード１２などのそれぞれ
に接触するようにしておく。ただしこの場合入力ダイオ
ード６にはプローブが接触しないようにしておく。
出されていない製造工程の途中において該マルチプレク
サとなるベレッ）Ｏ良否を判定しておくことは極めて重
要なことであって、そのためには所定の形状に配列され
て第２図中に描いた各電極に接触するような細い針状の
プローブを用意しその先端を例えば転送電極ａｌＸ ａ
４につながる金属配線に接触させて転送電圧を加えてＣ
ＯＤが動作するようにし、同時に移送ゲート９．蓄積ゲ
ート８、入力制御ゲート７、および試験用としての入力
制御ゲート１１ 、入力ダイオード１２などのそれぞれ
に接触するようにしておく。ただしこの場合入力ダイオ
ード６にはプローブが接触しないようにしておく。
そして試験用としての入力ダイオード１２から試験用と
しての入力制御ゲート１１の下を通して信号電荷を矢印
二で示した方向に送り込む。このようにすれば、仮に移
送ゲート９．蓄積ゲート８゜入力ゲー）７のしきい値に
大きなバッフ等が存在するならばそのア、１Ａ／チデレ
クサベレットに不良ｆｆ−りを付して切り′□′嚇して
から除去し、逆忙しきい値に大きなバラツキゝを持たず
、ＣＯＤ出力として均一な電圧を生じる特性が良好なベ
レットを良品として集めることができる。
しての入力制御ゲート１１の下を通して信号電荷を矢印
二で示した方向に送り込む。このようにすれば、仮に移
送ゲート９．蓄積ゲート８゜入力ゲー）７のしきい値に
大きなバッフ等が存在するならばそのア、１Ａ／チデレ
クサベレットに不良ｆｆ−りを付して切り′□′嚇して
から除去し、逆忙しきい値に大きなバラツキゝを持たず
、ＣＯＤ出力として均一な電圧を生じる特性が良好なベ
レットを良品として集めることができる。
すなわち最終的にはｐｖ型の赤外線検知器と共にデュツ
ー中に封入されるべきマルチプレクサはクエ八〇ｇＲ階
で良否を判定できることとな）、このために作業能率は
非常に向上する。
ー中に封入されるべきマルチプレクサはクエ八〇ｇＲ階
で良否を判定できることとな）、このために作業能率は
非常に向上する。
ただし、クエへから切り出され、Ｐｖ型の検知器と共に
デユワ−内に封入され九段階では、上記マルチプレクサ
の試験用の入力ダイオード１２は要らない４のとなル、
を九試験用の入力制御ゲート１１も不要なものとなるの
で１．例えば半導体基板がｎｔｉならば、該テスト入力
制御ゲ≠）ＩＩＫ。
デユワ−内に封入され九段階では、上記マルチプレクサ
の試験用の入力ダイオード１２は要らない４のとなル、
を九試験用の入力制御ゲート１１も不要なものとなるの
で１．例えば半導体基板がｎｔｉならば、該テスト入力
制御ゲ≠）ＩＩＫ。
対して例えば−５ｖの直流電圧が印加されるようにして
おく。このようにすれば制御ゲート１１．・の直下に電
気的な方法で電荷堰が形成され、最初から配設されてい
友電荷堰１０とつながシ、実際の□動作中における入力
ダイオード６からの電荷が効率良く電荷転送路５の方向
へ輸送されるようになる。
おく。このようにすれば制御ゲート１１．・の直下に電
気的な方法で電荷堰が形成され、最初から配設されてい
友電荷堰１０とつながシ、実際の□動作中における入力
ダイオード６からの電荷が効率良く電荷転送路５の方向
へ輸送されるようになる。
（６）発明の効果
以上に脱明しえように本構造を有するマルチプレクサで
はウェハ状態のままで動作試験が可能となるので工数が
著しく低減され、かつ信頼性のよい製品ができ上がるた
めに実用上多大の効果が期待できる。
はウェハ状態のままで動作試験が可能となるので工数が
著しく低減され、かつ信頼性のよい製品ができ上がるた
めに実用上多大の効果が期待できる。
ｊ！１図■はマルチプレクサの一般的な構成ヲ示す図、
−第１−（至）は従来の半導体基板上に作られ九〇ＣＤ
でマルチプレクサを構成した場合の構造図、Ｊ１１２図
は本発明に係るマルチプレクサの構造を示す図Ｌｃある
。 図面において１はシフトレジスタ、２は並列入力端子、
３は検出増幅器、４は該増幅器の出力端子、５は電荷転
送路、６は入力ダイオード、７は、入力制御ゲート、８
は蓄積ゲート、９は移送ゲー□）９１０Ｆｉ電荷堰、１
１は試験用としての入力制御ゲート、１２は試験用とし
ての入力ダイオードをそれぞれ示す。
−第１−（至）は従来の半導体基板上に作られ九〇ＣＤ
でマルチプレクサを構成した場合の構造図、Ｊ１１２図
は本発明に係るマルチプレクサの構造を示す図Ｌｃある
。 図面において１はシフトレジスタ、２は並列入力端子、
３は検出増幅器、４は該増幅器の出力端子、５は電荷転
送路、６は入力ダイオード、７は、入力制御ゲート、８
は蓄積ゲート、９は移送ゲー□）９１０Ｆｉ電荷堰、１
１は試験用としての入力制御ゲート、１２は試験用とし
ての入力ダイオードをそれぞれ示す。
Claims (1)
- 電荷転送装置の側方に個別に導出され丸並列入力用の入
力ダイオードアレイをそなえてなる並列入力直列出力型
マルチプレクサにおいて、□上記入力ダイオードアレイ
の何方に共通の試験用入力制御ゲートを介して共通の試
験用入力ダイオードを隣接配置したことを特徴とするマ
ルチプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174034A JPS5874049A (ja) | 1981-10-29 | 1981-10-29 | マルチプレクサの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174034A JPS5874049A (ja) | 1981-10-29 | 1981-10-29 | マルチプレクサの試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5874049A true JPS5874049A (ja) | 1983-05-04 |
| JPH0126550B2 JPH0126550B2 (ja) | 1989-05-24 |
Family
ID=15971468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174034A Granted JPS5874049A (ja) | 1981-10-29 | 1981-10-29 | マルチプレクサの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874049A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558581A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Infrared rays detector |
| JPS5657370A (en) * | 1979-09-28 | 1981-05-19 | Siemens Ag | Image scanning monolithic integrated circuit and method of driving same |
| JPS56100577A (en) * | 1980-01-17 | 1981-08-12 | Toshiba Corp | Solid image pickup device |
-
1981
- 1981-10-29 JP JP56174034A patent/JPS5874049A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558581A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Infrared rays detector |
| JPS5657370A (en) * | 1979-09-28 | 1981-05-19 | Siemens Ag | Image scanning monolithic integrated circuit and method of driving same |
| JPS56100577A (en) * | 1980-01-17 | 1981-08-12 | Toshiba Corp | Solid image pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0126550B2 (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3849872A (en) | Contacting integrated circuit chip terminal through the wafer kerf | |
| US6770906B2 (en) | Semiconductor reliability test chip | |
| US4977441A (en) | Semiconductor device and tape carrier | |
| US3641661A (en) | Method of fabricating integrated circuit arrays | |
| CN101154609B (zh) | 凸块测试单元、装置及测试方法 | |
| US8178876B2 (en) | Method and configuration for connecting test structures or line arrays for monitoring integrated circuit manufacturing | |
| US20230369143A1 (en) | Test structure and test method thereof | |
| US4465973A (en) | Pad for accelerated memory test | |
| JPS5874049A (ja) | マルチプレクサの試験方法 | |
| US6339229B1 (en) | Test structure for insulation-film evaluation | |
| JP2997048B2 (ja) | 半導体障害分析用テストチップ | |
| US6867580B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
| US6836106B1 (en) | Apparatus and method for testing semiconductors | |
| US4259576A (en) | Anti-blooming shield for two-dimensional charge-injection devices | |
| CN108292614B (zh) | 利用断开及短路检测两者的互连监测 | |
| US20240105525A1 (en) | Test Architecture for High Throughput Testing of Pixel Driver Chips for Display Application | |
| US6440757B1 (en) | Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency | |
| US4432074A (en) | Process for the operation of a CID arrangement | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| JPS59123242A (ja) | テスト・デバイスを有する半導体基板 | |
| JPS59500840A (ja) | メモリの加速試験用のパッド | |
| Hess | Strategy to optimize the development, use, and dimension of test structures to control defect appearance in backend process steps | |
| Sheu et al. | The fault detection of cross-check test scheme for infrared FPA | |
| CN117388906A (zh) | 基于弹针阵列的高像素密度辐射探测器晶体检测装置及平台 | |
| JPH03284861A (ja) | プローブカード |