JPS5873152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5873152A JPS5873152A JP56172229A JP17222981A JPS5873152A JP S5873152 A JPS5873152 A JP S5873152A JP 56172229 A JP56172229 A JP 56172229A JP 17222981 A JP17222981 A JP 17222981A JP S5873152 A JPS5873152 A JP S5873152A
- Authority
- JP
- Japan
- Prior art keywords
- channel length
- mos
- semiconductor device
- mos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特にＭＯＳ型半導体素子を
集積回路中に含む半導体装置に関する。
集積回路中に含む半導体装置に関する。
従来、半導体集積回路の高密度集執化の要求に応じて、
半導体素子の微細化は年々向上している。
半導体素子の微細化は年々向上している。
ＭＯＳ集積回路素子の微細化の進歩をＭＯＳメモリの集
積度でみると、およそＬ３倍／年になっている。たとえ
ば、ＭＯＳ）ランジスタのチャンネル長は１９７５年に
６μｍ程度であったが、１９８０年にＦｉｉ、 ｓμｍ
にも短かくなシ、トランジスタ特性も大幅に向上した。
積度でみると、およそＬ３倍／年になっている。たとえ
ば、ＭＯＳ）ランジスタのチャンネル長は１９７５年に
６μｍ程度であったが、１９８０年にＦｉｉ、 ｓμｍ
にも短かくなシ、トランジスタ特性も大幅に向上した。
しかし、半導体素子が微細化されればされるほど加工精
度が大きく影響し、加工上でのばらつきがトランジスタ
特性のばらつきの原因となった。仁のためトランジスタ
の特性が均一にならず、高集積化を進めることが困離と
なってきているという欠点があった。
度が大きく影響し、加工上でのばらつきがトランジスタ
特性のばらつきの原因となった。仁のためトランジスタ
の特性が均一にならず、高集積化を進めることが困離と
なってきているという欠点があった。
本発明は上記欠点を除去し、電気的特性のばらつきの小
さい半導体装置を提供するものである＠本発明の半導体
装置は、ＭＯＳ）ランジスタで構成されるフリップフロ
ップ回路を記憶回路部または該記憶回路部の周辺回路部
に有するＭＯＳ型ＲＡＭを含む半導体装置において、一
つのフリップフロップ回路内でＭＯＳトランジスタのチ
ャンネル長の向きがすべて特定の方向に揃っているフリ
ップフロップ回路を少くとも一つ含んで構成される。
さい半導体装置を提供するものである＠本発明の半導体
装置は、ＭＯＳ）ランジスタで構成されるフリップフロ
ップ回路を記憶回路部または該記憶回路部の周辺回路部
に有するＭＯＳ型ＲＡＭを含む半導体装置において、一
つのフリップフロップ回路内でＭＯＳトランジスタのチ
ャンネル長の向きがすべて特定の方向に揃っているフリ
ップフロップ回路を少くとも一つ含んで構成される。
本発明を図面を用いて説明する。第１図はチャンネル長
を半導体基板のオリエンテーシ篇ン・フラットに対して
直角に向けて形成したＭＯＳ）ランジスタの一例の平面
図、第２図はチャンネル長を半導体基板のオリエンチー
シラン拳フラットに対して平行に向けて形成したＭＯＳ
）ランジスタの一例の平面図である。
を半導体基板のオリエンテーシ篇ン・フラットに対して
直角に向けて形成したＭＯＳ）ランジスタの一例の平面
図、第２図はチャンネル長を半導体基板のオリエンチー
シラン拳フラットに対して平行に向けて形成したＭＯＳ
）ランジスタの一例の平面図である。
一導電型のシリコン基板１にこれと反対導電型のソース
及びドレイン領域３，４を形成し、ソース及びドレイン
領Ｑ３，４の閾のシリコン７！−金表面に絶縁膜を介し
てゲート５を設けＭＯＳ）ランジスタを作る。
及びドレイン領域３，４を形成し、ソース及びドレイン
領Ｑ３，４の閾のシリコン７！−金表面に絶縁膜を介し
てゲート５を設けＭＯＳ）ランジスタを作る。
第１図においてはＭＯＳ）ランジスタ１′、のチャンネ
ル長りが基板のオリエンテーシ讐ン・フランに２に対し
て直角になるように形成しており、第２図においてＵＭ
ＯＳトランジスタＴ、Ｑチャンネル長Ｌ カオリエンテ
ーシ日ン・フラット２に平行になるように形成されてい
る。
ル長りが基板のオリエンテーシ讐ン・フランに２に対し
て直角になるように形成しており、第２図においてＵＭ
ＯＳトランジスタＴ、Ｑチャンネル長Ｌ カオリエンテ
ーシ日ン・フラット２に平行になるように形成されてい
る。
第３図は第１図及び第２図に示したＭＯＳトランジスタ
の電気的特性の一例を示す特性図である。
の電気的特性の一例を示す特性図である。
結晶方位（５１１）のシリコン基板を里い、同じ寸法で
第１図及び第２図に示すように、チャンネル長の向きを
オリエンテーシ■ン・フラット２に対して直角としたＭ
ＯＳトランジスタＴ１のゲイン定数βけ平行にしたＭＯ
Ｓ）ランジスタＴ、のゲイン定数βに対して約１２％根
太きい。従って、同一ゲイン定数βにする場合にはゲー
ト容量（ゲートのソース・ドレイン及び基板に対する容
量）を／Ｊ＼さくすることができる・チャンネル長の向
きをオリエンテーシ習ン・フラット２に平行にしたとき
はチャンネル幅を変更しなければ同一ゲイン定数βを得
ることができない。
第１図及び第２図に示すように、チャンネル長の向きを
オリエンテーシ■ン・フラット２に対して直角としたＭ
ＯＳトランジスタＴ１のゲイン定数βけ平行にしたＭＯ
Ｓ）ランジスタＴ、のゲイン定数βに対して約１２％根
太きい。従って、同一ゲイン定数βにする場合にはゲー
ト容量（ゲートのソース・ドレイン及び基板に対する容
量）を／Ｊ＼さくすることができる・チャンネル長の向
きをオリエンテーシ習ン・フラット２に平行にしたとき
はチャンネル幅を変更しなければ同一ゲイン定数βを得
ることができない。
従来、（１１１）面や（１００）面を使用してきたシリ
コン基板においてはチャンネル長の向きのゲイン定数β
に及ぼす影響は小さいとされ、問題にされなかった・そ
のため、ＭＯＳ トランジスタである讃の集積回路を作
る場合に、チャンネル長の向きに対する考尿が払われて
いなく、同一寸法で設計した場合にはゲイン定数βの大
きいものと小さいものとが混在することになシ、全体か
ら見るとゲイン定数のばらつきが大きくなることになる
。
コン基板においてはチャンネル長の向きのゲイン定数β
に及ぼす影響は小さいとされ、問題にされなかった・そ
のため、ＭＯＳ トランジスタである讃の集積回路を作
る場合に、チャンネル長の向きに対する考尿が払われて
いなく、同一寸法で設計した場合にはゲイン定数βの大
きいものと小さいものとが混在することになシ、全体か
ら見るとゲイン定数のばらつきが大きくなることになる
。
本発明は、上記事情に鑑み、ゲイン定数のばらつきを小
さくするために、ある一つの回路においてその中に使用
されるＭＯＳ）ランジスタのチャンネル長の向きをある
特定方向に揃えて構成するのである。特定方向とはオリ
エンテーシ璽ン・フラットに対して直角でめりて奄良い
し、平行であっても良い。岡じ集積回路内にいくつかの
回路ブロックかメ−）友とし、一つの回路ブロック内で
のチャンネル長の向きが例えばオリエンテーシ曹ン・フ
ラットに対して直角であり、他の回路ブロック内でのチ
ャンネル長の向きがオリエンテーシ胃ン・フラットに対
して平行であっても良いのでろるＯ第４図は従来のフリ
ップフロップ回路の一例の回路図でめる〇 この回路においては、４つのＭＯＳトランジスタＴ、〜
Ｔ、が使用される。この４つのＭＯＳ）ランジスタＴ！
−Ｔ、のチャンネル長の向きをすべて同じ方向に揃える
と、ゲイン定数βが＃１は同一となシ、更にゲート容量
も同一となるため極めて安定した動作が行なわれる。
さくするために、ある一つの回路においてその中に使用
されるＭＯＳ）ランジスタのチャンネル長の向きをある
特定方向に揃えて構成するのである。特定方向とはオリ
エンテーシ璽ン・フラットに対して直角でめりて奄良い
し、平行であっても良い。岡じ集積回路内にいくつかの
回路ブロックかメ−）友とし、一つの回路ブロック内で
のチャンネル長の向きが例えばオリエンテーシ曹ン・フ
ラットに対して直角であり、他の回路ブロック内でのチ
ャンネル長の向きがオリエンテーシ胃ン・フラットに対
して平行であっても良いのでろるＯ第４図は従来のフリ
ップフロップ回路の一例の回路図でめる〇 この回路においては、４つのＭＯＳトランジスタＴ、〜
Ｔ、が使用される。この４つのＭＯＳ）ランジスタＴ！
−Ｔ、のチャンネル長の向きをすべて同じ方向に揃える
と、ゲイン定数βが＃１は同一となシ、更にゲート容量
も同一となるため極めて安定した動作が行なわれる。
ＭＯＳトランジスタを用いて構成したＲＡＭ（＆Ｉｄｏ
ｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）には、このフリップ
フロッグ回路が記憶回路部にも使用されるし、記憶回路
部以外の周辺回路部にも使われる。記憶回路部内のフリ
ップフロップ回路のＭＯＳ）ランジスタのチャンネル長
の向きをすべて特定方向に揃える。
ｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）には、このフリップ
フロッグ回路が記憶回路部にも使用されるし、記憶回路
部以外の周辺回路部にも使われる。記憶回路部内のフリ
ップフロップ回路のＭＯＳ）ランジスタのチャンネル長
の向きをすべて特定方向に揃える。
周辺回路部内のフリップフロップ回路のＭＯＳトランジ
スタのチャンネル長の向きもすべて特定方向に揃える・
記憶回路部でのチャンネル長の向きと周辺回路部でのチ
ャンネル長の向きとは異っても良いし、ＰＩ−でも良い
（同一の方が好ましいことは言うまでもない）０このよ
うにすると、極めて安定に動作するＲＡＭが得られる。
スタのチャンネル長の向きもすべて特定方向に揃える・
記憶回路部でのチャンネル長の向きと周辺回路部でのチ
ャンネル長の向きとは異っても良いし、ＰＩ−でも良い
（同一の方が好ましいことは言うまでもない）０このよ
うにすると、極めて安定に動作するＲＡＭが得られる。
フリップフロップ回路というような一つの回路ブロック
内のＭＯＳ）ランジスタのチャンネル長の向きをすべて
特定方向に揃えるということが１賛なのである。
内のＭＯＳ）ランジスタのチャンネル長の向きをすべて
特定方向に揃えるということが１賛なのである。
これにより特性のばらつきが低減された半導体装置が得
られるのでめる〇 第１図はチャンネル長を半導体基板のオリエンテーシ盲
ン・フラットに対して直角に向けて形成したＭＯＳ）ラ
ンジスタの一例の平＃ｊＪ図、第２図はチャンネル長を
半導体基板のオリエンテーク１ン・フラッ）Ｋ対して直
角に向けて形成したＭＯＳトランジスタの一例の平面図
、第３図は第１図及び第２図に示したＭＯＳ）ランジス
タの電気的特性の一例を示す特性図、第４図は従来の７
リツプ７０ツブ回路の一例の回路図である。
られるのでめる〇 第１図はチャンネル長を半導体基板のオリエンテーシ盲
ン・フラットに対して直角に向けて形成したＭＯＳ）ラ
ンジスタの一例の平＃ｊＪ図、第２図はチャンネル長を
半導体基板のオリエンテーク１ン・フラッ）Ｋ対して直
角に向けて形成したＭＯＳトランジスタの一例の平面図
、第３図は第１図及び第２図に示したＭＯＳ）ランジス
タの電気的特性の一例を示す特性図、第４図は従来の７
リツプ７０ツブ回路の一例の回路図である。
１・・・・・・シリコン基板、２・・・・・−オリエ／
テーシッン・フラット、３．４・・・・・・ソース及び
ドレイン領域、５・・・−・・グー、ト、Ｌ・・・・−
・チャンネル長、Ｔ、 、 Ｔ、。
テーシッン・フラット、３．４・・・・・・ソース及び
ドレイン領域、５・・・−・・グー、ト、Ｌ・・・・−
・チャンネル長、Ｔ、 、 Ｔ、。
Ｔ１１．Ｔ□、Ｔ、、Ｔ１４・・・・・・ＭＯＳ）ラン
ジスタ。
ジスタ。
丁２−／１
第１図
第３図
第２図
第４図
Claims (1)
- ＭＯＳ）ランジスタで構成されるフリップフロップ回路
を記憶回路部また＃′ｉ該記憶回路部の周辺回路部に有
するＭＯＳ型ＲＡＭを含む半導体装置において、一つの
フリップフロップ回路内でＭＯＳトランジスタのチャン
ネル長の向きがすべて特定の方向に揃っているフリップ
フロップ回路を少くとも一つ含むことを％徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172229A JPS5873152A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172229A JPS5873152A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873152A true JPS5873152A (ja) | 1983-05-02 |
Family
ID=15937988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56172229A Pending JPS5873152A (ja) | 1981-10-28 | 1981-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873152A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006049093A1 (ja) * | 2004-11-04 | 2008-05-29 | オートリブ ディベロップメント エービー | 車両用サイドエアバッグ装置 |
-
1981
- 1981-10-28 JP JP56172229A patent/JPS5873152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006049093A1 (ja) * | 2004-11-04 | 2008-05-29 | オートリブ ディベロップメント エービー | 車両用サイドエアバッグ装置 |
| JP4846595B2 (ja) * | 2004-11-04 | 2011-12-28 | オートリブ ディベロップメント エービー | 車両用サイドエアバッグ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365263A (en) | Semiconductor integrated circuit device composed of insulated gate field-effect transistor | |
| JPH11260942A (ja) | 不揮発性半導体記憶装置およびその製造方法ならびに半導体集積回路装置 | |
| JPS6321351B2 (ja) | ||
| KR920010975A (ko) | 반도체장치 및 그의 제조방법 | |
| US4780751A (en) | Semiconductor integrated circuit device | |
| JPS6023507B2 (ja) | 半導体記憶装置 | |
| JPS5873152A (ja) | 半導体装置 | |
| JP3019154B2 (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| JPS5816565A (ja) | 絶縁ゲ−ト形電界効果トランジスタ | |
| JPS6054792B2 (ja) | 半導体装置 | |
| US3623217A (en) | Method of manufacturing a field effect semiconductor device | |
| JPH0232791B2 (ja) | ||
| KR920017256A (ko) | 반도체 집적회로의 제조방법 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPH0828423B2 (ja) | 半導体記憶装置 | |
| JPS5893370A (ja) | Ｍｏｓデバイス | |
| JPS5918676A (ja) | 半導体集積回路 | |
| JPH0319267A (ja) | 半導体集積回路装置 | |
| JPH02137255A (ja) | 半導体集積回路 | |
| US3302079A (en) | Digital uniblock gate structure | |
| JPH0347589B2 (ja) | ||
| JPS59182558A (ja) | 半導体記憶装置 | |
| JPS6228594B2 (ja) | ||
| JP2532471B2 (ja) | 半導体装置 |