JPS5870533A - リアクテイブ・イオン・エツチング法 - Google Patents

リアクテイブ・イオン・エツチング法

Info

Publication number
JPS5870533A
JPS5870533A JP16861581A JP16861581A JPS5870533A JP S5870533 A JPS5870533 A JP S5870533A JP 16861581 A JP16861581 A JP 16861581A JP 16861581 A JP16861581 A JP 16861581A JP S5870533 A JPS5870533 A JP S5870533A
Authority
JP
Japan
Prior art keywords
etching
period
ion etching
uniformity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16861581A
Other languages
English (en)
Inventor
Masakatsu Saito
正勝 斎藤
Akitsuna Yuhara
章綱 湯原
Isao Oshima
大島 勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16861581A priority Critical patent/JPS5870533A/ja
Publication of JPS5870533A publication Critical patent/JPS5870533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はりアクティブ・イオン・エツチング法に関する
ものであり、更に詳しくはエツチングの均一性を向上さ
せたりアクティブ・イオン・エツチング法に関する。
反応性ガスプラズマを使用したりアクティブ・イオン・
エツチング法は、微細加工性及び生産性に優れ1.IC
製作技術として注目されている。第一2頁 1図は、このリアクティブ・イオン・エツチング法に使
用する装置である。図示Tる様に、真空槽1内に平行平
板電極21 、22が設けられ、電極nには高周波電源
3から高周波電圧が印加されている。
この装置は、この高周波印加電極(カソード)22上に
試料4を置くカソード・カップル方式である。
次にこの装置によるエツチングの手順を説明する0 (1)  試料4を真空槽1内の電極ρ上に挿着する。
(2)  真空槽1を所定の真空度まで排気する。
(3)反応ガスを導入し、所定のガス圧力に調整する。
(4)  電極nに高周波電圧を印加し、プラズマを発
生させてエツチングを行う。
(5)  エツチング終了後、真空槽1内を排気し、試
料4を取り出す。
上記した従来のりアクティブ・イオン・エツチング法に
は、次の様な欠点があり、具体的に被エツチング材とし
てアルミニウムを用い、反応ガスとしてBe1fs系ガ
スを用いた場をについて説明する。
第1の問題点は、エツチングレートが低下することであ
る。第2図は、エツチング条件(ガス組成・ガス圧力・
ガス流量・パワー等)を一定にして、エツチングにより
除去する面積(以下エツチング面積と呼称する)とパタ
ーン幅・エツチングレートとの関係を示す図である。こ
の図から明らかな様ニ、エツチング面積の増加に伴って
パターン幅は細くなり(即ち、アンダーカット量が増加
し)、エツチングレートが低下することがわかる。
エツチングレートの低下に関しては、ローディング効果
として知られている。その原因は、エツチング面積の増
加による反応種の不足・不均一とする考え方と、反応生
成物の除去速度が関係しているとする考え方があるが、
次の点から後者が支配的と考えられる。
(1)  一般に低エツチングレート(反応種の数が少
ない)では、アンダーカット量は少なく、ローディング
効果によるエツチングレートの低下eアンダーカット量
の増加とは矛盾する。
(23反応生成物の除去速ヂが遅い場合、反応種は反応
生成物と衡突し、平均自由行程は短くなり、入射角に分
布を生じ、アンダーカット量の増加をまねくと推定され
る。
(3)排気速度の増加により、ローディング効果は改善
される傾向がある。
第2の問題点は、以下の様なものである。即ち、第3図
は、パターン幅の基板(直径2インチ)内均−性を示す
°図であり、Al膜厚がt、からt、と増加するにつれ
て、基板内均一度が悪化し、また均一な領域におけるパ
ターン幅も狭くなることがわかる。リアクティブ・イオ
ン・エツチング法では、湿式エツチングの場合と同様に
、基板周辺のエツチングレートが早く、そのため周辺部
はオーバーエツチングになるからである。基板周辺部の
エツチングレートが早い原因としては、やはり反応生成
物の影響が考えられる。
第3の問題点は、パターン形状の粗密に起因する均一度
の悪化である。一般にエツチングレートの早いエツチン
グ条件では、エツチング面− 積が大きい場所のエツチングレートが早く、エツチング
レートの遅い条件にあってはその逆である。
その結果、第4図に示す様にパターン幅に不均一が生じ
る。即ち、第4図はエツチングレートの早い条件でエツ
チングをした場合の試料の断面図であり、5はレジスト
を示し、6はアルきニウム膜を示し、7は基板を示して
いる。図示する様に、レジストパターン幅WrlからW
r 4を全て等しく形成しても、エツチング後のAIパ
ターン幅はWal 。
Wa4≦Way == Wagの様に、広いエツチング
面積に隣接するパターンが細くなってしまうのである。
この原因は次の様に考えられる。リアクティブ・イオン
自エツチング法では、イオンや高速中性粒子の衝突、プ
ラズマからの熱輻射や化学反応熱などにより、第5図の
様に基板温度が上昇Tる。
このとき、放熱との関係でエツチング面積の大きい部分
と小さい部分で表面温度が異なり、エツチングレートの
均一性がくずれてしまう。そのため1第4図に示す様な
パターン幅の不均一が生じると考えられる。
以上に説明した様に、従来のりアクティブ・イオン・エ
ツチング法では、エツチングの均一性に関して十分満足
のい(結果は得られていなかったのである。
本発明はかかる従来のりアクティブ−イオン−エツチン
グ法の欠点に鑑みなされたもので、種々のパターン形状
、エツチング面積の大小、膜厚の大小等にかかわりなく
、任意の負荷に対して均一度よく工゛ソチング可能なり
アクティブ・イオン・エツチング法を提供することを目
的としている。
本発明のりアクティブ・イオン・エツチング法は、エツ
チングが進行しているエツチング期間とエツチングが停
止している非エツチング期間とを交互に繰り返しながら
1回のエツチングを行う事を特徴としている。
以下添付の図蘭により、更に詳細に本発明について説明
する。
本発明の第1の実施例は、適当なスイッチング動作によ
り、高周波電圧を断続し、エツチング期間と非エツチン
グ期間を繰り返し、均一なエッチ7  頁 ングを行うものである。
第6図は、本発明のりアクティブ・イオン・エツチング
法のエツチング進行状態を発光分光法でモニターした状
態を示す図である。エツチング時間Teと非エツチング
時間Tnは、必要に応じて適切な時間に設定すれば良い
具体的数値例としてはガス組成りe13 + CF4+
 0H=5Q−)−5+ 2SCCM 、ガス圧力Q、
 14 Torr *電力0.36W /iのエツチン
グ条件で4μm厚さのA/膜を微細加工する場合Tgs
は関秒、 Tnは10秒程度が適当である。
第7図及び第8図は、本発明のりアクティブ・イオン・
エツチング法による結果を示す図である。
ガス組成・ガス圧力・ガス流量・パワー等のエツチング
条件は、一定に固定している。@7図は・エツチング面
積とパターン幅の関係を示したものである。T・、から
Te、はエツチング期間で、Te1) T@@ ) T
oHの関係がある。第7図から、エツチング期間が短い
ほうがローディング効果に対する改、善効果が大きいこ
とがわかる。第8図は、基板に示した均一度の悪い厚い
膜厚t、に本発明のりアクティブ・イオン・エツチング
法を適用した例である。これにより、本発明は基板内均
一性を大幅に改善する効果があることがわかる。
更に、禅来のりアクティブ・イオン・エツチング法で第
3の問題点とし記載した、パターンの粗密やパターン形
状に起因する均一度の低下は、本発明のりアクティブ・
イオン・エツチング法では全く生じなかった。
本発明が上記した様な大きな改善効果を発揮したのは、
次の理由によると考えらねる。第1&C。
非エツチング期間に反応生成物が除去され、そのため反
応生成物がエツチングに与える影響が少ないこと。第2
に断続エツチングのため、基板内でエツチング面積が異
っても、表面温度が一様になるためである。
第9図は、本発明の第2の実施例を示す図→ある。図示
する様に、平行電極211 、212の面積や形状をか
えて、一方の電極を回転させることにょつ(図示する例
では電極212を回転させている)、エツチング期間と
非エツチング期間を得る方法である。この第2の実施例
においても、得られる結果は第1の実施例の場合と同様
である。
以上の説明から明らかな様に、本発明によれば、同一エ
ッチング集件で任意の負荷(エツチング面積−膜厚・パ
ターンの粗密等の異なる試料)に対して、エツチング期
間を選択するのみで、均一度よ(エツチングできるよう
Kなった。特にバッチ処理のエツチング装置の場合、処
理枚数を増加しても、1枚の場合と全く同じ均一度を得
ることが可能になった。更に付随的効果として、エツチ
ングが断続して行われるため、基板温度が従来はど上昇
せず、レジストと被エツチング材料とのエツチングレー
ト比が大きくなる利点がある。
【図面の簡単な説明】
第1図はりアクティブ・イオン・エツチング法に用いる
装置を示す説明図、第2図は従来のリアクティブ・イオ
ン・エツチング法によるパターン幅とエツチングレート
とのエツチング面積依存性−19−頁 を示す図、第3図は従来のりアクティブ・イオン・エツ
チング法によるパターン幅の基板内均一性を示す図、第
4図は従来のりアクティブ・イオン・エツチング法によ
るパターン粗密に起因する均一性の悪化例を示す説明図
、第5図はAIエツチング中の基板温度上昇の一例を示
す図、第6図は本発明のりアクティブ・イオン・エツチ
ング法によるエツチングの進行を発光分光法でモニター
した場合の一例を示す図、第7図は本発明のりアクティ
ブ・イオン−エツチング法によるエツチングにおけるパ
ターン幅のエツチング面積依存性を示す図、第8図は本
発明のりアクティブ・イオン−、エツチング法によるエ
ツチングにおける基板内均一性を示す図、第9図は本発
明のりアクティブ・イオン書エツチング法の第2の実施
例を示す説明図である。 l・・・真空槽、21 、22.211 、212・・
・平行電極、3・・・高周波電源、4・・・試料、5・
・・レジスト、6・・・アルミニウム膜、7・・・基板
。 代理人弁理士  秋 本  正  実 第3図 第4図 第5図 ニーv+>グ吟1(mln) 第6図 第7図 ニーy+>グーi@(イ蚤t!11)

Claims (1)

    【特許請求の範囲】
  1. 二板の平行電極を備えた真空槽内に反応ガスを流通させ
    、一方の平行電極に高周波電圧を印加し、該一方の平行
    電極上に置かねた試料をエツチングする方法において、
    1回のエツチング中に試料のエツチングが進行する工゛
    ソチング期間とエツチングが停止する非エツチング期間
    とを交互に繰り返しながらエツチングすることを特徴と
    するりアクティブ−イオン・エツチング法。
JP16861581A 1981-10-23 1981-10-23 リアクテイブ・イオン・エツチング法 Pending JPS5870533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16861581A JPS5870533A (ja) 1981-10-23 1981-10-23 リアクテイブ・イオン・エツチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16861581A JPS5870533A (ja) 1981-10-23 1981-10-23 リアクテイブ・イオン・エツチング法

Publications (1)

Publication Number Publication Date
JPS5870533A true JPS5870533A (ja) 1983-04-27

Family

ID=15871336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16861581A Pending JPS5870533A (ja) 1981-10-23 1981-10-23 リアクテイブ・イオン・エツチング法

Country Status (1)

Country Link
JP (1) JPS5870533A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60201631A (ja) * 1984-03-27 1985-10-12 Fujitsu Ltd 半導体装置の製造方法
US4800994A (en) * 1983-09-20 1989-01-31 Tokico Ltd. Hydraulic damper of adjustable damping force type
US5409090A (en) * 1992-05-30 1995-04-25 Tokico Ltd. Damping force control type hydraulic shock absorber
JP2017069432A (ja) * 2015-09-30 2017-04-06 株式会社デンソー 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800994A (en) * 1983-09-20 1989-01-31 Tokico Ltd. Hydraulic damper of adjustable damping force type
JPS60201631A (ja) * 1984-03-27 1985-10-12 Fujitsu Ltd 半導体装置の製造方法
US5409090A (en) * 1992-05-30 1995-04-25 Tokico Ltd. Damping force control type hydraulic shock absorber
JP2017069432A (ja) * 2015-09-30 2017-04-06 株式会社デンソー 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6642149B2 (en) Plasma processing method
US4243506A (en) Plasma-etching apparatus
GB2026369A (en) Plasma etching apparatus
JPH0773104B2 (ja) レジスト剥離方法
JPS627268B2 (ja)
JPH0336300B2 (ja)
DE3854561T2 (de) Verfahren zum Trockenätzen.
EP0047395B1 (en) System for reactive ion etching
EP0112989B1 (en) Copper texturing process
JPS5870533A (ja) リアクテイブ・イオン・エツチング法
US5277740A (en) Apparatus and method for forming a fine pattern
JPS6247130A (ja) 反応性イオンエツチング装置
US4554047A (en) Downstream apparatus and technique
JP2886878B2 (ja) 真空処理装置
JP3211391B2 (ja) ドライエッチング方法
JPH02106925A (ja) ドライエッチング装置
EP1039501B1 (en) Apparatus and method for production of electronic devices
JPS58125830A (ja) プラズマエツチング方法
JP3220631B2 (ja) プラズマ処理方法及び装置
JP3252167B2 (ja) ドライエッチング方法
JP3357737B2 (ja) 放電プラズマ処理装置
JPH0457091B2 (ja)
JP3492933B2 (ja) 水晶体のエッチング加工法
JP2797667B2 (ja) プラズマエッチング装置
JPS61113235A (ja) プラズマエツチング装置