JPS5860544A - 結晶欠陥のゲツタリング法 - Google Patents
結晶欠陥のゲツタリング法Info
- Publication number
- JPS5860544A JPS5860544A JP16064281A JP16064281A JPS5860544A JP S5860544 A JPS5860544 A JP S5860544A JP 16064281 A JP16064281 A JP 16064281A JP 16064281 A JP16064281 A JP 16064281A JP S5860544 A JPS5860544 A JP S5860544A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- single crystal
- oxygen
- crystal silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はレーザアニールによって多結晶シリコンから
単結晶シリコンへと構造変換された薄膜内のプロセス誘
起欠陥、重金属汚染などを効果的にゲッターする新規な
方法に関するものである。
単結晶シリコンへと構造変換された薄膜内のプロセス誘
起欠陥、重金属汚染などを効果的にゲッターする新規な
方法に関するものである。
レーザアニール技術はデバイスパターンの微細化に対応
して、多結晶シリコン膜の低抵抗化（粒径側−によって
）、シリコン基板裏面ヘレーデ照射し積極的に％ｉ位を
導入してシリコン基板内のバルク微小欠陥や重金属をゲ
ッターする。異種金属間の相互反応促進・合金化・シリ
サイド化、多結晶シリコンの単結晶シリコン化などをは
じめとして幅広い応用が期待され、基礎技術の開発が活
発にされている。
して、多結晶シリコン膜の低抵抗化（粒径側−によって
）、シリコン基板裏面ヘレーデ照射し積極的に％ｉ位を
導入してシリコン基板内のバルク微小欠陥や重金属をゲ
ッターする。異種金属間の相互反応促進・合金化・シリ
サイド化、多結晶シリコンの単結晶シリコン化などをは
じめとして幅広い応用が期待され、基礎技術の開発が活
発にされている。
ところで、多結晶シリコンをレーデアニールで融溶し単
結晶化させる場合、大きな問題点が発生する。それはビ
ームアニール後に多数誘起される転位群であり、アニー
ル雰囲気からの重金属汚染である。レーデアニールで形
成された単結晶シリコン膜の表面に微細なデバイスを高
密度に配置し、かつ絶縁膜を介して単結晶シリコン膜を
三次元的に重層構造で重ね合わせ、それらを電気的に相
互結線して有機的に動作させる機能を有する新しいデバ
イスを実現させるうえで上記の問題点の解決は型費な技
術的昧題である。
結晶化させる場合、大きな問題点が発生する。それはビ
ームアニール後に多数誘起される転位群であり、アニー
ル雰囲気からの重金属汚染である。レーデアニールで形
成された単結晶シリコン膜の表面に微細なデバイスを高
密度に配置し、かつ絶縁膜を介して単結晶シリコン膜を
三次元的に重層構造で重ね合わせ、それらを電気的に相
互結線して有機的に動作させる機能を有する新しいデバ
イスを実現させるうえで上記の問題点の解決は型費な技
術的昧題である。
従来、プロセス酵起欠陥、重金属汚染などデノ（イスの
電気的特性を著しく低Ｆさせるものをデ／（イスの活性
領域から効果的に除去する方法として、シリコン単結晶
基板の裏面へ５ｉｏｚ粒子を衝突に裏面へ加工歪み、転
位を導入し、これらの結晶欠陥でデバイスの活性領域に
存在する微小欠陥。
電気的特性を著しく低Ｆさせるものをデ／（イスの活性
領域から効果的に除去する方法として、シリコン単結晶
基板の裏面へ５ｉｏｚ粒子を衝突に裏面へ加工歪み、転
位を導入し、これらの結晶欠陥でデバイスの活性領域に
存在する微小欠陥。
汚染を捕獲するなどの手段が講じられてきた。しかし、
これらの方法はシリコン単結晶基板内のデバイスに対し
ては有効であるがｄｉｏｚ 、Ａ４２０ｓ 、 ５ｉＳ
Ｎ４ などの絶縁膜上に形成された２層目以上の単結
晶シリコン膜内の結晶欠陥、重金属汚染に対しては全く
効果が無いことは明らかである。
これらの方法はシリコン単結晶基板内のデバイスに対し
ては有効であるがｄｉｏｚ 、Ａ４２０ｓ 、 ５ｉＳ
Ｎ４ などの絶縁膜上に形成された２層目以上の単結
晶シリコン膜内の結晶欠陥、重金属汚染に対しては全く
効果が無いことは明らかである。
また、シリコン単結晶の代表的育成方法であるチョクラ
ルスキー（ＣＺ）法ではるつぼとして石英で内張すされ
たクリファイト材を用いることから石英の構成元素であ
る酸素がシリコン融液中に溶けこみ、結果的に酸素が過
剰に固溶したシリコン単結晶ができ上る。この酸素はシ
リコンクエバの高温熱処理プロセスの過程で積層欠陥、
析出物へと変質しＣＯＤの画像欠陥、ダイナミックＲＡ
Ｍのリフレッシュ不良、接合耐圧の低下などをもたらす
ので一般的には嫌われた存在である。しかし、この酸素
を逆に活用して酸素析出物をゲッタサイトとして活用領
域の無欠陥化をはかるいわゆるイントリンシックゲッタ
リング法が注目をあびるに及び、酸素の利点が一転して
クローズアンプされている。しかしこのイントリンシッ
クゲッタリング法は単結晶シリコン中に酸素が固溶限で
ある４゜１５Ｘｌ ０１フａｔｏｍｓ／ｃｍ３以上含有
されていてはじめてクエハプロセス通用可となる方法で
あって、極低酸素濃度であるＦ’ Ｚ （Ｆｌｏａｔｉ
ｎｙ Ｚｏｎｅ）シリコン結晶には本来適さないことは
言うまでもない。
ルスキー（ＣＺ）法ではるつぼとして石英で内張すされ
たクリファイト材を用いることから石英の構成元素であ
る酸素がシリコン融液中に溶けこみ、結果的に酸素が過
剰に固溶したシリコン単結晶ができ上る。この酸素はシ
リコンクエバの高温熱処理プロセスの過程で積層欠陥、
析出物へと変質しＣＯＤの画像欠陥、ダイナミックＲＡ
Ｍのリフレッシュ不良、接合耐圧の低下などをもたらす
ので一般的には嫌われた存在である。しかし、この酸素
を逆に活用して酸素析出物をゲッタサイトとして活用領
域の無欠陥化をはかるいわゆるイントリンシックゲッタ
リング法が注目をあびるに及び、酸素の利点が一転して
クローズアンプされている。しかしこのイントリンシッ
クゲッタリング法は単結晶シリコン中に酸素が固溶限で
ある４゜１５Ｘｌ ０１フａｔｏｍｓ／ｃｍ３以上含有
されていてはじめてクエハプロセス通用可となる方法で
あって、極低酸素濃度であるＦ’ Ｚ （Ｆｌｏａｔｉ
ｎｙ Ｚｏｎｅ）シリコン結晶には本来適さないことは
言うまでもない。
インドリンシンクゲッタリングの物理的メカニズムを考
えれば、既に述べた絶縁膜上の単結晶シリコン膜も酸素
７リーでありＦＺ結晶のケースと同様に単純にイントリ
ンシックゲッタリングを採用するわけにはいかない。
えれば、既に述べた絶縁膜上の単結晶シリコン膜も酸素
７リーでありＦＺ結晶のケースと同様に単純にイントリ
ンシックゲッタリングを採用するわけにはいかない。
本発明＃′ｉ既に詳細に述べ走従来のデ、４イス形成技
術の難点を克服するためになされた吃ので、絶縁膜上に
形成された単結晶シリコン膜においてもゲッタリングの
効果をもなせることのできる新しいゲッタリング方法を
提供することを目的としている。
術の難点を克服するためになされた吃ので、絶縁膜上に
形成された単結晶シリコン膜においてもゲッタリングの
効果をもなせることのできる新しいゲッタリング方法を
提供することを目的としている。
以下、この発明の一実施例について図で説明する。第１
図において、シリコン単結晶基板（１）に接して形成さ
れた絶縁膜（２）の上に多結晶シリコン膜（３）がデポ
ジションされている。この多結晶シリコン膜′（３）へ
高ドーズの酸素イオン（４） ’、ここでは同位体存在
比の高い０を全面に均一に注入する。次いで第２図の如
く多結晶シリコン膜（３）へ高出力のレーデ（５）、た
とえばＣＷのＡｒレーザやＹ Ａ Ｇ （？Ｊｄ）レー
ザを光学的に細く絞って全面に照射する。
図において、シリコン単結晶基板（１）に接して形成さ
れた絶縁膜（２）の上に多結晶シリコン膜（３）がデポ
ジションされている。この多結晶シリコン膜′（３）へ
高ドーズの酸素イオン（４） ’、ここでは同位体存在
比の高い０を全面に均一に注入する。次いで第２図の如
く多結晶シリコン膜（３）へ高出力のレーデ（５）、た
とえばＣＷのＡｒレーザやＹ Ａ Ｇ （？Ｊｄ）レー
ザを光学的に細く絞って全面に照射する。
これに伴ない多結晶シリコン膜（３）は単結晶シリコン
膜（６）へと構造変換されるとともに既に注入されてい
た酸素イオンは単結晶シリコン膜（６）内へと均一に拡
散されるっ更に、第３図の如く上述の単結晶シリコン膜
（３）へ、単結晶化の条件とは異なる出力のレーデ（ｄ
）を同様に照射する。これによって単結晶シリコン膜の
最表面に存在していた酸素￥′ｉ雰囲気中へ外部拡散さ
れ酸素フリーの領域（７）が単結晶シリコン膜（６）の
表面に形成される。最後に第４図の如く単結晶シリコン
膜を６００〜８００℃の非酸化性雰囲気で低温アニール
し、単結晶シリコン膜（６）内に酸素析出を俵とした微
小欠陥発生領域（８）と無欠陥領域（９）を同時に形成
する。このように、デバイスが形成される活性領域のみ
を無欠陥化し、もし活性領域に極微小の残留結晶欠陥が
新たに発生したり、重金属汚染があっても内部に高密度
に発生させた微小欠陥でこれらを効果的にゲッタできる
。
膜（６）へと構造変換されるとともに既に注入されてい
た酸素イオンは単結晶シリコン膜（６）内へと均一に拡
散されるっ更に、第３図の如く上述の単結晶シリコン膜
（３）へ、単結晶化の条件とは異なる出力のレーデ（ｄ
）を同様に照射する。これによって単結晶シリコン膜の
最表面に存在していた酸素￥′ｉ雰囲気中へ外部拡散さ
れ酸素フリーの領域（７）が単結晶シリコン膜（６）の
表面に形成される。最後に第４図の如く単結晶シリコン
膜を６００〜８００℃の非酸化性雰囲気で低温アニール
し、単結晶シリコン膜（６）内に酸素析出を俵とした微
小欠陥発生領域（８）と無欠陥領域（９）を同時に形成
する。このように、デバイスが形成される活性領域のみ
を無欠陥化し、もし活性領域に極微小の残留結晶欠陥が
新たに発生したり、重金属汚染があっても内部に高密度
に発生させた微小欠陥でこれらを効果的にゲッタできる
。
なお上記実施例では多結晶シリコンを単結晶化させる熱
源としてレーザを用いたが、代りに電子ビームを適用し
ても同様の効果は得られる。
源としてレーザを用いたが、代りに電子ビームを適用し
ても同様の効果は得られる。
以上のように本発明によれば、三次元素子を構成する単
結晶シリコン層のブックリングも可能となりデバイス特
性の向上が一段と容易となる。
結晶シリコン層のブックリングも可能となりデバイス特
性の向上が一段と容易となる。
第１図〜第４図は本発明の一実施例を説明する々めの概
略断面図である。 図において、（１）はシリコン単結晶板、（２）は絶縁
膜、（３）は多結晶シリコン膜、（４）は酸素イオン、
（５）（ｄ）はレーザ、（６）は単結晶シリコン膜、（
７）は酸素が外部拡散した単結晶シリコン膜、（８）は
微小欠陥発生領域、（９）は無欠陥領域である。 代 理 人 葛 野 信 −特許庁長官殿 １．事件の表示 特願昭 ５１−１１０６４１号
２、発明の名称 結晶欠陥のゲッタリング法３、
補正をする者 事件との関係 特許出願人 明細瞥の発明の詳細な説明の― ６、補正の内容 明細書をつぎのとおり訂正する。
略断面図である。 図において、（１）はシリコン単結晶板、（２）は絶縁
膜、（３）は多結晶シリコン膜、（４）は酸素イオン、
（５）（ｄ）はレーザ、（６）は単結晶シリコン膜、（
７）は酸素が外部拡散した単結晶シリコン膜、（８）は
微小欠陥発生領域、（９）は無欠陥領域である。 代 理 人 葛 野 信 −特許庁長官殿 １．事件の表示 特願昭 ５１−１１０６４１号
２、発明の名称 結晶欠陥のゲッタリング法３、
補正をする者 事件との関係 特許出願人 明細瞥の発明の詳細な説明の― ６、補正の内容 明細書をつぎのとおり訂正する。
Claims (1)
- レーザアニールによって多結晶シリコン膜から単結晶シ
リコン膜へと構造変換された薄膜内のプロセス誘起欠陥
、重金属汚染などをゲッタリングする方法において、レ
ーデアニールする前に多結晶シリコン膜に所望の加速電
圧で酸素イオンを注入する工程、レーデを上記多結晶シ
リコン膜に照射するとともに、多結晶を単結晶化させ、
かつ固溶限以上の酸素を単結晶シリコン膜内に拡散させ
る工程、レーデを上記単結晶シリコン膜の極表面に照射
し前記の酸素を外部拡散きせる工程、上記単結晶シリコ
ン膜を６００〜ＳＯＯ℃の非酸化性雰囲気で低温アニー
ルし単結晶シリコン膜の表面に無欠陥層を形成させる工
程を含むことを特徴とする結晶欠陥のゲッタリング法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16064281A JPS5860544A (ja) | 1981-10-06 | 1981-10-06 | 結晶欠陥のゲツタリング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16064281A JPS5860544A (ja) | 1981-10-06 | 1981-10-06 | 結晶欠陥のゲツタリング法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860544A true JPS5860544A (ja) | 1983-04-11 |
| JPH026221B2 JPH026221B2 (ja) | 1990-02-08 |
Family
ID=15719342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16064281A Granted JPS5860544A (ja) | 1981-10-06 | 1981-10-06 | 結晶欠陥のゲツタリング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179731A (ja) * | 1986-02-04 | 1987-08-06 | Fujitsu Ltd | 半導体装置 |
| US6001711A (en) * | 1997-03-12 | 1999-12-14 | Nec Corporation | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer |
-
1981
- 1981-10-06 JP JP16064281A patent/JPS5860544A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179731A (ja) * | 1986-02-04 | 1987-08-06 | Fujitsu Ltd | 半導体装置 |
| US6001711A (en) * | 1997-03-12 | 1999-12-14 | Nec Corporation | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH026221B2 (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585088A (en) | Methods of producing single crystals on supporting substrates | |
| US4187126A (en) | Growth-orientation of crystals by raster scanning electron beam | |
| DE10131249A1 (de) | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material | |
| KR20070100119A (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| US4319119A (en) | Process for gettering semiconductor components and integrated semiconductor circuits | |
| JPS5860544A (ja) | 結晶欠陥のゲツタリング法 | |
| JPS6213815B2 (ja) | ||
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| JPS61260621A (ja) | 非晶質シリコンもしくは多結晶シリコンの再処理方法 | |
| JP3389448B2 (ja) | アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH0635360B2 (ja) | 単結晶窒化アルミニウム膜の作製方法 | |
| JPH023539B2 (ja) | ||
| JPH0574784A (ja) | シリコン基板の製造方法 | |
| JP2631977B2 (ja) | シリコン結晶基板の製造方法 | |
| JPH11121765A (ja) | 半導体装置の製造方法 | |
| JP3024193B2 (ja) | 半導体基板の製造方法 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03295228A (ja) | 平面状高濃度不純物領域の形成方法 | |
| JPS5831515A (ja) | 半導体薄膜の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPS58165316A (ja) | 半導体装置の製造方法 | |
| JPH0529239A (ja) | 不純物添加方法 |