JPS5854134U - パルス列の倍数化回路 - Google Patents
パルス列の倍数化回路Info
- Publication number
- JPS5854134U JPS5854134U JP14808781U JP14808781U JPS5854134U JP S5854134 U JPS5854134 U JP S5854134U JP 14808781 U JP14808781 U JP 14808781U JP 14808781 U JP14808781 U JP 14808781U JP S5854134 U JPS5854134 U JP S5854134U
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- register
- counter
- output
- multiplier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の倍数化回路を示す図、第２図は本考案に
よる倍数化回路を示す図である。 １・・・・・・入力パルス列、２・・・・・・倍周器、
３・・・・・・分周器、４・・・・・・設定器、１０．
１２−・・・・・レジスタ、１４・・・・・・加算器、
１６・・・・・・減算器、１８・・・・・・ダウンカウ
ンタ、２０・・・・・・発振器、２２・・・・・・フリ
ップフロップ、２４，２６．２８・・・・・・ゲート。
よる倍数化回路を示す図である。 １・・・・・・入力パルス列、２・・・・・・倍周器、
３・・・・・・分周器、４・・・・・・設定器、１０．
１２−・・・・・レジスタ、１４・・・・・・加算器、
１６・・・・・・減算器、１８・・・・・・ダウンカウ
ンタ、２０・・・・・・発振器、２２・・・・・・フリ
ップフロップ、２４，２６．２８・・・・・・ゲート。
Claims (1)
- 入力パルスを任意倍数のパルスに変換する回路において
、所望の倍数を格納しておく第１のレジスタと、途中の
演算結果を一時的に格納しておく第２のレジスタと前記
第１のレジスタおよび第２のレジスタの出力を加算して
その結果を前記第２のレジスタへ転送するようにした加
算器と、この加算器の整数部出力か゛ら前記第２のレジ
スタの整数部出力を墓引く減算器と、この減算器による
減′ 算値が入力されてプリセットされるカウンタと
、前記入力パルスよりも周期の短かいパルスを発生、
する発振器と、この発振器の出力パルスをプリセットさ
れた値だけ前記カウンタへ供給するゲート回路とを包含
し、前記ゲート回路から前記カウンタへのパルスを前記
入力パルスの倍数変換された出力パルスとすることを特
徴とするパルス列の倍数化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14808781U JPS5854134U (ja) | 1981-10-07 | 1981-10-07 | パルス列の倍数化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14808781U JPS5854134U (ja) | 1981-10-07 | 1981-10-07 | パルス列の倍数化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854134U true JPS5854134U (ja) | 1983-04-13 |
| JPH0119469Y2 JPH0119469Y2 (ja) | 1989-06-06 |
Family
ID=29940910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14808781U Granted JPS5854134U (ja) | 1981-10-07 | 1981-10-07 | パルス列の倍数化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854134U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122733A (en) * | 1976-04-07 | 1977-10-15 | Toshiba Corp | Pulse line converter |
-
1981
- 1981-10-07 JP JP14808781U patent/JPS5854134U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122733A (en) * | 1976-04-07 | 1977-10-15 | Toshiba Corp | Pulse line converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119469Y2 (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5854134U (ja) | パルス列の倍数化回路 | |
| JPS5953408U (ja) | 一次遅れ演算器 | |
| JPS5866885U (ja) | 三相発振器 | |
| JPS58119240U (ja) | ３逓倍回路 | |
| JPS5818536U (ja) | サウナボツクス | |
| JPS5883882U (ja) | ジツタ補正回路 | |
| JPS5871236U (ja) | 遅延回路 | |
| JPS58142749U (ja) | エンコ−ダ | |
| JPS5837249U (ja) | 瞬間入力伝送回路 | |
| JPS6140038U (ja) | 位相比較器 | |
| JPS5976143U (ja) | 位相制御回路 | |
| JPS5857176U (ja) | 周波数差の弁別回路 | |
| JPS58529U (ja) | フエイルセイフ形レイトマルチプライヤ回路 | |
| JPS6030001U (ja) | 比率設定器 | |
| JPS59148642U (ja) | キツチンカウンタ− | |
| JPS5866734U (ja) | 発振回路 | |
| JPS5850534U (ja) | Ｐｌｌ回路 | |
| JPS60158334U (ja) | クロツクパルス検出回路 | |
| JPS5885829U (ja) | 発振回路 | |
| JPS5866884U (ja) | 複数相発振器 | |
| JPS58170876U (ja) | キヤビネツト構造 | |
| JPS5881655U (ja) | 比較回路 | |
| JPS59194251U (ja) | メ−タリレ− | |
| JPS58103584U (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| JPS5971179U (ja) | 周波数−電圧変換装置 |