JPS585397B2 - スイシヨウドケイ - Google Patents
スイシヨウドケイInfo
- Publication number
- JPS585397B2 JPS585397B2 JP48139038A JP13903873A JPS585397B2 JP S585397 B2 JPS585397 B2 JP S585397B2 JP 48139038 A JP48139038 A JP 48139038A JP 13903873 A JP13903873 A JP 13903873A JP S585397 B2 JPS585397 B2 JP S585397B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- frequency deviation
- speed
- standard time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は水晶時計の歩度緩急に関する。
本発明の目的は、歩度緩急を自動的に行なう水晶時計を
提供することにある。
提供することにある。
歩度の緩急は、水晶時計の精度を最終的に決定するもの
であり、重要な操作である。
であり、重要な操作である。
従来の水晶時計に於ては、トリマーコンデンサの容量の
可変により発振周波数を変化させて歩度の緩急が行なわ
れていた。
可変により発振周波数を変化させて歩度の緩急が行なわ
れていた。
しかし、トリマーコンデンサは可動部があるために信頼
性上の欠点を持ち、しかも決められた小型の寸法のもの
では容量変化が限られるため発振周波数の変化が小さく
、したがって水晶振動子に許容される周波数範囲は非常
に厳しいものであり、更には機械的に可動させなければ
ならないために緩急の自動化はきわめて困難であった。
性上の欠点を持ち、しかも決められた小型の寸法のもの
では容量変化が限られるため発振周波数の変化が小さく
、したがって水晶振動子に許容される周波数範囲は非常
に厳しいものであり、更には機械的に可動させなければ
ならないために緩急の自動化はきわめて困難であった。
最近の水晶時計の普及に伴い、低価格化のために安価な
水晶振動子を使用することになり、その結果、広範囲の
周波数調整が要求され、更に歩度緩急の自動化が要求さ
れている。
水晶振動子を使用することになり、その結果、広範囲の
周波数調整が要求され、更に歩度緩急の自動化が要求さ
れている。
周波数調整範囲を広げるでだてとして、水晶発振器の信
号を分周する分周回路の分周比を可変して歩度緩急する
方式があるが、これまでに考えられた方式では周波数調
整が広範囲にできるかわりに、緩急量を設定する入力端
子が多くなり時計の小型化、低価格化に不利になるばか
りか、緩急する操作が複雑になり不利な点が多かった。
号を分周する分周回路の分周比を可変して歩度緩急する
方式があるが、これまでに考えられた方式では周波数調
整が広範囲にできるかわりに、緩急量を設定する入力端
子が多くなり時計の小型化、低価格化に不利になるばか
りか、緩急する操作が複雑になり不利な点が多かった。
本発明はかかる点にかんがみ、前記方式の特徴を生かし
、しかも緩急量の設定を自動的に行なう構成を与えるも
のである。
、しかも緩急量の設定を自動的に行なう構成を与えるも
のである。
本発明から成る水晶時計のブ爾ツクダイアグラムの基本
構成例を第一図に示す。
構成例を第一図に示す。
１は水晶発振器、２は分周回路、３は表示手段、４は前
記水晶発振器１の発振周波数と前記分周回路２から定ま
るところの基本発振周波数との差、すなわち周波数偏差
を測定する周波数偏差測定回路、５は前記周波数偏差測
定回路４で測定した周波数偏差、或いはコード変換され
た周波数偏差を記憶する周波数偏差記憶回路、６は前記
周波数偏差記憶回路５に記憶されたデーターで分周比を
制御して緩急を行なう緩急回路、７は時計体外部からの
標準時間信号を受信する受信手段、８は前記各々の回路
及び手段を制御する制御回路、９は緩急ロックスイッチ
である。
記水晶発振器１の発振周波数と前記分周回路２から定ま
るところの基本発振周波数との差、すなわち周波数偏差
を測定する周波数偏差測定回路、５は前記周波数偏差測
定回路４で測定した周波数偏差、或いはコード変換され
た周波数偏差を記憶する周波数偏差記憶回路、６は前記
周波数偏差記憶回路５に記憶されたデーターで分周比を
制御して緩急を行なう緩急回路、７は時計体外部からの
標準時間信号を受信する受信手段、８は前記各々の回路
及び手段を制御する制御回路、９は緩急ロックスイッチ
である。
この動作を説明するのに、最初に緩急設定について説明
すれば、緩急ロックスイッチ９をＯＮにすると緩急ロッ
クが解除され、制御回路８のａからリセット信号がでて
周波数偏差測定回路４がリセットされる。
すれば、緩急ロックスイッチ９をＯＮにすると緩急ロッ
クが解除され、制御回路８のａからリセット信号がでて
周波数偏差測定回路４がリセットされる。
この状態で外部から時間間隔が１秒或いは２秒等の標準
時間信号を受信手段７に送ってやると、ｂの周波数偏差
測定指令信号により周波数偏差測定回路４で水晶発振周
波数の周波数偏差を測定し、Ｃの記憶指令信号により周
波数偏差を周波数偏差記憶回路５に記憶して緩急の設定
は終了する。
時間信号を受信手段７に送ってやると、ｂの周波数偏差
測定指令信号により周波数偏差測定回路４で水晶発振周
波数の周波数偏差を測定し、Ｃの記憶指令信号により周
波数偏差を周波数偏差記憶回路５に記憶して緩急の設定
は終了する。
ここで緩急ロックスイッチ９をＯＦＦにすることにより
、雑音による緩急量の誤設定が避けられる。
、雑音による緩急量の誤設定が避けられる。
次に緩急について説明すると、周波数偏差記憶回路５に
記憶されたデーターは、水晶発振器１の発振周波数の基
本周波数に対する偏差であるために、その偏差にみあう
分だけ分周比を変えてやれば歩度の緩急ができることに
なる。
記憶されたデーターは、水晶発振器１の発振周波数の基
本周波数に対する偏差であるために、その偏差にみあう
分だけ分周比を変えてやれば歩度の緩急ができることに
なる。
この動作１行なっているのが緩急回路６であり、周波数
偏差記憶回路５のデーターにより分周比を制御して歩度
の緩急を行なう。
偏差記憶回路５のデーターにより分周比を制御して歩度
の緩急を行なう。
このように本発明によれば標準時間信号を発生する装置
さえ用意すれば、緩急ロックの解除という簡単な操作を
するだけで、あとは外部標準時間信号を受けて自動的に
歩度緩急ができるのである。
さえ用意すれば、緩急ロックの解除という簡単な操作を
するだけで、あとは外部標準時間信号を受けて自動的に
歩度緩急ができるのである。
次に一実施例に基づいて説明を行なう。
実施例の原理を示す同第２図において、標準時間信号発
生装置１１が発生した標準時間信号（本実施例では２秒
の時間間隔）は、送信コイルＬ２で電気磁気変換され、
Ｌ２と磁気結合をしている時計体の受信コイルＬｌ（本
実施例では受信コイルＬ１は電気機械変換機の駆動コイ
ルを兼用する）に送られる。
生装置１１が発生した標準時間信号（本実施例では２秒
の時間間隔）は、送信コイルＬ２で電気磁気変換され、
Ｌ２と磁気結合をしている時計体の受信コイルＬｌ（本
実施例では受信コイルＬ１は電気機械変換機の駆動コイ
ルを兼用する）に送られる。
時計体電子回路１０は、Ｌ、で再び電気信号となった標
準時間信号により水晶発振器の周波数偏差を測定し、自
動的に緩急設定を行なう。
準時間信号により水晶発振器の周波数偏差を測定し、自
動的に緩急設定を行なう。
第３図は、第２図に於ける時計体電子回路１０を具体的
に示したものである。
に示したものである。
ＦＦ１〜ＦＦ２６はマスタースレイブ型フリップフロッ
プで、その詳細を第４図に示す。
プで、その詳細を第４図に示す。
Ｄはデーター入力端子、ＣＬはクロック入力端子、ＱＭ
はマスター信号出力端子、６ＭはＱＭと位相反転してい
るマスター信号出力端子、ＱＳはスレイブ信号出力端子
、ＱＳはＱＳと位相反転しているスレイブ信号出力端子
、Ｒはリセット端子である。
はマスター信号出力端子、６ＭはＱＭと位相反転してい
るマスター信号出力端子、ＱＳはスレイブ信号出力端子
、ＱＳはＱＳと位相反転しているスレイブ信号出力端子
、Ｒはリセット端子である。
第３図に於いて特に指定なきり、Ｒ端子はＤとＱＳ、Ｒ
とＧＮＤ（ｅ電位）に結線されているものとする。
とＧＮＤ（ｅ電位）に結線されているものとする。
ＦＦ１〜ＦＦ１８は分周回路でこのうちＦＦ、〜ＦＦ５
は周波数偏差測定回路を兼ねている。
は周波数偏差測定回路を兼ねている。
Ｅ１〜Ｅ５．Ａ１〜Ａ５は緩急回路で分周回路の帰還ル
ープを形成する。
ープを形成する。
帰還量、即ち緩急量はＡ１〜Ａ５の開閉により制御し、
緩急量はＦＦ２ｏ−ＦＦ２４の周波数偏差記憶回路に記
憶される。
緩急量はＦＦ２ｏ−ＦＦ２４の周波数偏差記憶回路に記
憶される。
ＦＦ１．は遅延回路を形成し、σＳｈ。と幌から変換機
駆動用パルス電圧を形成する。
駆動用パルス電圧を形成する。
ＴＰｌ、ＴＰ２．ＴＮｌ、ＴＮ２．は駆動用ＭＯＳトラ
ンジスターで比較的大きな電流を流す。
ンジスターで比較的大きな電流を流す。
ＦＦ２５゜ＦＦ２６及び０２は制御回路であり、０１は
緩急設定中は緩急を停止させるためのゲートである。
緩急設定中は緩急を停止させるためのゲートである。
今、リセットスイッチＳ（緩急ロック機能を兼ねている
）が閉じられ、分周回路がリセットされて時計が停止し
た状態を考えると、ＴＮ、がＯＮ。
）が閉じられ、分周回路がリセットされて時計が停止し
た状態を考えると、ＴＮ、がＯＮ。
ＴＮ２．ＴＰｌ、ＴＰ２がＯＦＦになるため、駆動コイ
ルＬ１はＡ点がＧＮＤ（ｅ電位）に落ちＢ点が浮いた状
態になるので、駆動コイルＬ１は受信コイルの機能とな
って外部からの信号を受けることができる。
ルＬ１はＡ点がＧＮＤ（ｅ電位）に落ちＢ点が浮いた状
態になるので、駆動コイルＬ１は受信コイルの機能とな
って外部からの信号を受けることができる。
Ｂ点に発生した標準時間信号はダイオードＤ１．Ｄ２で
クランプ整形され、制御回路に送られる。
クランプ整形され、制御回路に送られる。
動作時のタイミングチャート図を第５図に示す。
１２がリセットスイッチＳの端子電圧、１３が外部標準
時間信号、１４が分周回路のリセット信号、１５が記憶
指令信号である。
時間信号、１４が分周回路のリセット信号、１５が記憶
指令信号である。
リセットスイッチＳが閉じられた時間ｔ１から外部標準
時間信号が入るｔ２以前までは、分周回路はリセットさ
れている。
時間信号が入るｔ２以前までは、分周回路はリセットさ
れている。
外部標準時間信号が入ったｔ２からリセットが解除され
て周波数偏差測定回路（分周回路、ＦＦ、〜ＦＦ、）は
カウントをし始め、それと同時に記憶指令信号により周
波数偏差記憶回路は周波数偏差測定回路のデーターを書
き込み始める。
て周波数偏差測定回路（分周回路、ＦＦ、〜ＦＦ、）は
カウントをし始め、それと同時に記憶指令信号により周
波数偏差記憶回路は周波数偏差測定回路のデーターを書
き込み始める。
書き込みはｔ２からあらかじめ定められた時間間隔で２
発目の外部標準時間信号が入るｔ３まで行なわれ、ｔ３
と同時に書き込みは停止され周波数偏差記憶回路には周
波数偏差（本実施例では周波数偏差がそのまま緩急設定
量となる）が、記憶されて自動緩急が終了する。
発目の外部標準時間信号が入るｔ３まで行なわれ、ｔ３
と同時に書き込みは停止され周波数偏差記憶回路には周
波数偏差（本実施例では周波数偏差がそのまま緩急設定
量となる）が、記憶されて自動緩急が終了する。
分周回路はｔ３で再度リセットがかけられリセット解除
のｔ４から通常動作が始まる。
のｔ４から通常動作が始まる。
なお、本実施例では第３図Ｆ、によりクロックが加算さ
れ、したがってみか袴上緩急回路による分周比の可変が
分周回路の基本分周比に対して減少する方向なので、発
振器の発振周波数の分布を、分周回路の基本分周比から
算定される基本発振周波数より低い周波数に分布させる
必要がある。
れ、したがってみか袴上緩急回路による分周比の可変が
分周回路の基本分周比に対して減少する方向なので、発
振器の発振周波数の分布を、分周回路の基本分周比から
算定される基本発振周波数より低い周波数に分布させる
必要がある。
しかし、それは実用上なんら障害とはならず、またもし
必要ならば分周比を大きくする緩急回路を併用すれば良
い。
必要ならば分周比を大きくする緩急回路を併用すれば良
い。
以上本発明の実施例として、周波数偏差測定回路と分周
回路を兼用させた例を説明したが、他にも周波数偏差測
定回路と周波数偏差記憶回路を兼ねさせる等、回路の簡
略化を計ることができる。
回路を兼用させた例を説明したが、他にも周波数偏差測
定回路と周波数偏差記憶回路を兼ねさせる等、回路の簡
略化を計ることができる。
なお、上記いずれも本発明に包含される内容である。
また実施例として、電気機械変換機を使用した機械式水
晶時計について説明したが、液晶、ＬＥＤ等を用いた電
子光学的表示手段を持った水晶時計にも本発明を適用で
きる。
晶時計について説明したが、液晶、ＬＥＤ等を用いた電
子光学的表示手段を持った水晶時計にも本発明を適用で
きる。
以上詳述した如く、本発明によれば、標準時間信号を発
生する簡単な装置を用いるだけでケース外部から容易に
自動緩急ができ、しかも緩急中の太きい、信頼性の高い
緩急ができるため、その効果は太きい。
生する簡単な装置を用いるだけでケース外部から容易に
自動緩急ができ、しかも緩急中の太きい、信頼性の高い
緩急ができるため、その効果は太きい。
第１図は、本発明から成る水晶時計のブロックダイアグ
ラムの基本構成例を示した図である。 １・・・・・・水晶発振器、２・・・・・・分周回路、
３９０１００８表示手段、４・・・・・・周波数偏差測
定回路、５・・・・・・周波数偏差記憶回路、６・・・
・・・緩急回路、７・・・・・・受信手段、８・・・・
・・制御回路、９・・・・・・緩急ロックスイッチ。 第２図は、本発明の一実施例の原理を示す図である。 １０・・・・・・時計体電子回路、１１・・・・・・標
準時間信号発生装置、Ｌ、・・・・・・受信コイル、Ｌ
２・・・・・・送信コイル。 第３図は、第２図に於ける時間体重子回路１０の詳細図
である。 ＦＦ１〜ＦＦ２６・・・・・・マスタースレイブ型フリ
ップフロップ、Ａ、〜Ａ５・・・・・・ＮＡＮＤゲ゛−
ト、Ｅ１〜Ｅ、・・・・・・ＥＸ−ＯＲゲ゛−ト、０７
．０２・・・・・・ＮＯＲゲート、ＴＰ、、ＴＰ２゜Ｔ
Ｎｌ、ＴＮ２・・・・・・ＭＯＳトランジスター、Ｄ、
。 Ｄ２・・・・・・ダイオード、Ｌｌ・・・・・・コイル
、Ａ、Ｂ・・・・・・コイル端子、Ｓ・・・・・・リセ
ットスイッチ。 第４図は、マスタースレイブ型フリップフロップの詳細
図である。 Ｄ・・・・・・データー入力端子、ＣＬ・・・・・・ク
ロック入力端子、ＱＭ、ＱＭ・・・・・・マスター出力
端子、ＱＳ、ＱＳ・・・・・・スレイブ出力端子、Ｒ・
・・・・・リセット端子。 第５図は、第３図に示す時計体電子回路のタイミングチ
ャート図である。 １２・・・・・・リセットスイッチの端子電圧、１３・
・・−・・外部標準時間信号、１４・・・・・・分周回
路のリセット信号、１５・・・・・・記憶指令信号。 第６図ａ、ｂは、第３図実施例のタイミングチャート。
ラムの基本構成例を示した図である。 １・・・・・・水晶発振器、２・・・・・・分周回路、
３９０１００８表示手段、４・・・・・・周波数偏差測
定回路、５・・・・・・周波数偏差記憶回路、６・・・
・・・緩急回路、７・・・・・・受信手段、８・・・・
・・制御回路、９・・・・・・緩急ロックスイッチ。 第２図は、本発明の一実施例の原理を示す図である。 １０・・・・・・時計体電子回路、１１・・・・・・標
準時間信号発生装置、Ｌ、・・・・・・受信コイル、Ｌ
２・・・・・・送信コイル。 第３図は、第２図に於ける時間体重子回路１０の詳細図
である。 ＦＦ１〜ＦＦ２６・・・・・・マスタースレイブ型フリ
ップフロップ、Ａ、〜Ａ５・・・・・・ＮＡＮＤゲ゛−
ト、Ｅ１〜Ｅ、・・・・・・ＥＸ−ＯＲゲ゛−ト、０７
．０２・・・・・・ＮＯＲゲート、ＴＰ、、ＴＰ２゜Ｔ
Ｎｌ、ＴＮ２・・・・・・ＭＯＳトランジスター、Ｄ、
。 Ｄ２・・・・・・ダイオード、Ｌｌ・・・・・・コイル
、Ａ、Ｂ・・・・・・コイル端子、Ｓ・・・・・・リセ
ットスイッチ。 第４図は、マスタースレイブ型フリップフロップの詳細
図である。 Ｄ・・・・・・データー入力端子、ＣＬ・・・・・・ク
ロック入力端子、ＱＭ、ＱＭ・・・・・・マスター出力
端子、ＱＳ、ＱＳ・・・・・・スレイブ出力端子、Ｒ・
・・・・・リセット端子。 第５図は、第３図に示す時計体電子回路のタイミングチ
ャート図である。 １２・・・・・・リセットスイッチの端子電圧、１３・
・・−・・外部標準時間信号、１４・・・・・・分周回
路のリセット信号、１５・・・・・・記憶指令信号。 第６図ａ、ｂは、第３図実施例のタイミングチャート。
Claims (1)
- １ 水晶発振器、分周回路を含む電子回路、表示手段か
らなる水晶時計に於いて、外部標準時間信号を受信する
受信手段、前記受信手段からの外部標準時間信号で水晶
発振器の発振周波数の基本周波数に対する周波数偏差を
測定する周波数偏差測定回路、前記周波数偏差測定回路
で測定した周波数偏差、或いはコード変換された周波数
偏差を記憶する周波数偏差記憶回路、前記周波数偏差記
憶回路のデーターで分周比を可変することにより歩度緩
急を行なう緩急回路を有し、前記周波数偏差測定回路が
水晶時計の分周回路の一部を利用していることを特徴と
する水晶時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48139038A JPS585397B2 (ja) | 1973-12-12 | 1973-12-12 | スイシヨウドケイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48139038A JPS585397B2 (ja) | 1973-12-12 | 1973-12-12 | スイシヨウドケイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5091361A JPS5091361A (ja) | 1975-07-22 |
| JPS585397B2 true JPS585397B2 (ja) | 1983-01-31 |
Family
ID=15235994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48139038A Expired JPS585397B2 (ja) | 1973-12-12 | 1973-12-12 | スイシヨウドケイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585397B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5214985A (en) * | 1975-07-25 | 1977-02-04 | Okabe Kinzoku Kogyo Kk | Device for automatic cutting tatami mat bed |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114858A (ja) * | 1973-02-28 | 1974-11-01 |
-
1973
- 1973-12-12 JP JP48139038A patent/JPS585397B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114858A (ja) * | 1973-02-28 | 1974-11-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5091361A (ja) | 1975-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS587190B2 (ja) | スイシヨウドケイ | |
| KR960016506B1 (ko) | 주파수가 안정된 상태에서 클럭 전환을 행하는 클럭 발생 장치 | |
| US4427302A (en) | Timekeeping signal source for an electronic timepiece | |
| GB1516699A (en) | Regulated voltage generators | |
| US3800233A (en) | Adjustable frequency pulse generator | |
| JPS6161283B2 (ja) | ||
| US4011516A (en) | Frequency correction arrangement | |
| US4196583A (en) | Analogue electronic alarm timepiece | |
| US4043109A (en) | Electronic timepiece | |
| JPS585397B2 (ja) | スイシヨウドケイ | |
| JPS6024433B2 (ja) | 時計用回路 | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPS6122305Y2 (ja) | ||
| JPS6124957Y2 (ja) | ||
| US4162608A (en) | Electronic timepiece frequency regulating circuit | |
| JPS6024432B2 (ja) | 電子時計の周波数調整装置 | |
| JP2959223B2 (ja) | クロック発振器 | |
| JPS6032146B2 (ja) | ２針水晶腕時計 | |
| FR2306473A1 (fr) | Dispositif de correction de l'heure pour montre electronique | |
| JPS6124956Y2 (ja) | ||
| SU611286A1 (ru) | Устройство фазовой автоподстройки частоты | |
| US4303997A (en) | Analog alarm timepiece | |
| KR920007266Y1 (ko) | 전자식 아날로그 초침 자동 조절장치 | |
| JPS585395B2 (ja) | スイシヨウドケイ ノ カンキユウホウシキ | |
| JPS587191B2 (ja) | 自動歩度緩急水晶時計 |