JPS5852680A - Manufacture of liquid crystal panel substrate - Google Patents

Manufacture of liquid crystal panel substrate

Info

Publication number
JPS5852680A
JPS5852680A JP56151167A JP15116781A JPS5852680A JP S5852680 A JPS5852680 A JP S5852680A JP 56151167 A JP56151167 A JP 56151167A JP 15116781 A JP15116781 A JP 15116781A JP S5852680 A JPS5852680 A JP S5852680A
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
crystal panel
conductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56151167A
Other languages
Japanese (ja)
Inventor
亮輔 荒木
直 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP56151167A priority Critical patent/JPS5852680A/en
Publication of JPS5852680A publication Critical patent/JPS5852680A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はマ) IJクス型の液晶パネル基板の製造方法
に係り、詳しくは非線型抵抗素子を用いたアクティブマ
) IJクス型液晶パネル基板の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing an IJ square type liquid crystal panel substrate, and more particularly to a method for manufacturing an active matrix IJ square type liquid crystal panel substrate using a non-linear resistance element.

近年、TN形液晶表示装Rの応用が進み腕時計、電卓等
の分野で大量に用いられている。
In recent years, the application of TN type liquid crystal display devices R has progressed, and they are now being used in large quantities in the fields of wristwatches, calculators, and the like.

この液晶表示装置の応用分野を拡げるためには表示容量
の増大が必要であるが従来のTN形液晶表示装置すなわ
ち、偏光軸を約90°に交差させた2枚の偏光板にはさ
まれた2枚の透明電極を備えた基板間にネマチック液晶
をその分子軸がねじれた状態になるよう封入し電界効果
によって表示を行なう方法では、電圧−コントラスト特
性の立上りがあまり急峻でないためマルチプレックス駆
動の桁数を上げていくと半選択点が点灯し始めるという
クロストークが生じ数10桁の多桁駆動が限界であった
In order to expand the field of application of this liquid crystal display device, it is necessary to increase the display capacity, but conventional TN type liquid crystal display devices are sandwiched between two polarizing plates whose polarization axes intersect at approximately 90 degrees. In a method in which a nematic liquid crystal is sealed between two substrates with transparent electrodes so that its molecular axis is twisted, and display is performed by electric field effect, the rise of the voltage-contrast characteristic is not very steep, making it difficult to use multiplex drive. As the number of digits is increased, crosstalk occurs in which half-selected points begin to light up, and multi-digit driving of several tens of digits is the limit.

そこで液晶表示装置の表示容量を増すために非線型素子
を用いたアクティブマ) IJクス型の装置が考えられ
、アモルファスシリコンやポリシリコンによるTFTや
ダイオード、あるいは酸化亜鉛等を用いたバリスタなど
種々のアプローチがなされている。その中でBaraf
f、D、R,et、#A、  。
Therefore, in order to increase the display capacity of liquid crystal display devices, active polymer (IJ) type devices using non-linear elements have been considered, and various devices such as TFTs and diodes made of amorphous silicon or polysilicon, or varistors made of zinc oxide, etc. have been considered. approaches are being taken. Among them Baraf
f, D, R, et, #A, .

(1980S  より   Internationa
l  Symp。
(From 1980S International
l Symp.

eium  Digest  of  Tech、n1
cal  Papers  。
eium Digest of Tech, n1
cal Papers.

Vol、X工、 P 、 200 、 April  
i 980  )によるタンタルあるいは窒化タンタル
の酸化膜を用いた非線型抵抗素子は製造工程が比較的簡
単なこと、素子設計が容易であるといった利点を有して
いる。この素子の基本構成は第1図および第2図に示す
ようにガラス基板1をTa2O,膜2で被覆し、Ta薄
膜あるいは窒素をドープしたTaN膜3をスパッタリン
グした後所定の形状にパターニングし表面を@極酸化し
て酸化膜4とする。ざらニN i −OrおよびAu薄
膜を蒸着しバターニングして対向電極5とする。この対
向電極5と電気的導通がとれるようにN i −Or及
びAuの透明′rIi極6をつける。表示装置とするた
めには、この透明電極6を第3図に示すようにマトリク
ス状に配置して一絵素とし、第6因におけるリード部7
と直交するような複数のストライブ状透明電極を備えた
対向基板との間に液晶を封入してTNパネルを作る。
Vol, X Engineering, P, 200, April
A nonlinear resistance element using an oxide film of tantalum or tantalum nitride according to I980) has the advantage that the manufacturing process is relatively simple and the element design is easy. The basic structure of this device is as shown in FIGS. 1 and 2. A glass substrate 1 is coated with a Ta2O film 2, a Ta thin film or a nitrogen-doped TaN film 3 is sputtered, and the surface is patterned into a predetermined shape. is subjected to @polar oxidation to form an oxide film 4. A rough N i -Or and Au thin film is deposited and patterned to form the counter electrode 5 . A transparent 'rIi electrode 6 made of Ni-Or and Au is attached so as to be electrically conductive with this counter electrode 5. In order to make a display device, the transparent electrodes 6 are arranged in a matrix as shown in FIG.
A TN panel is made by sealing liquid crystal between the substrate and a counter substrate having a plurality of striped transparent electrodes perpendicular to the substrate.

この素子(便宜」−Metal−工n5ulator 
−Metal 略してIA 工M素子と呼ぶ)の両端即
ちTa薄膜あるいは窒素をドープしたTa薄膜3とN 
i  Or / A u薄膜の対向電極5の間に電圧を
印加すると第4図に示すように非線型な電圧−■−電電
流時特性得られその関係が、 工= Kvexp (βJ]−)(1)〔式中、K9β
は係数〕 というPoole −Frθn、 k e l効果を表
わす式にあてはまる。
This element (convenience) - Metal - Engineering n5ulator
-Metal (abbreviated as IA M element), that is, Ta thin film or nitrogen-doped Ta thin film 3 and N
When a voltage is applied between the opposing electrodes 5 of the i Or / Au thin film, a nonlinear voltage-■-current characteristic is obtained as shown in Fig. 4, and the relationship is expressed as follows: 1) [In the formula, K9β
is a coefficient] which corresponds to the equation expressing the Poole −Frθn, k e l effect.

このM工M素子と液晶を組合わせた前記TNパネルをダ
イナミック駆動すると、M工M素子の非線型性によって
実際に液晶に印加されるON電圧と01i″F 雷、圧
の実効値比が大きくなって、より多桁のダイナミック駆
動が可能になりBaraffらによれば1/100−1
/200デユーテイのダイナミック駆動が容易に達成で
きる。
When dynamically driving the TN panel that combines this M element and liquid crystal, the effective value ratio of the ON voltage actually applied to the liquid crystal and the pressure becomes large due to the nonlinearity of the M element. According to Baraff et al., 1/100-1
/200 duty dynamic drive can be easily achieved.

しかしながらBaraffらの構成によるM工M素子は
異なった2種の金属−酸化膜界面を持つ、即ぢTa薄膜
あるいは窒素ドープされたTa薄膜−同薄膜の陽極酸化
膜−(N i、 −Or / A u )薄膜の2界面
があり、そこを通って電流が流れるためにM工M素子に
印加される電圧の極性が変ると電圧−電流特性が非対称
になる。そのためにM工M素子を用いたTNパネルに対
称な交番信号を印加しても液晶に直接印加される波形は
非対称になって直流成分が残りパネルの寿命に著しい影
響を及ぼず。
However, the M element constructed by Baraff et al. has two different metal-oxide film interfaces: a Ta thin film or a nitrogen-doped Ta thin film, an anodic oxide film of the same thin film, and (Ni, -Or/ A u ) There are two thin film interfaces through which current flows, so when the polarity of the voltage applied to the M element changes, the voltage-current characteristics become asymmetric. For this reason, even if a symmetrical alternating signal is applied to a TN panel using M technology and M elements, the waveform directly applied to the liquid crystal becomes asymmetric, and a DC component remains, which does not significantly affect the life of the panel.

またMIM素子を用いたTNパネルを駆動する場合、M
I’M素子とTNパネルの等価回路は第6図に示すより
に容量分OMfMと非線型抵抗外RMIMとが並列にな
ったM工M素子8と、容量分OLOと抵抗外RLOとが
並列になった液晶部分9が直列に接続されていると考え
られる。そしてこの両端に駆動電圧を印加するわけであ
るがM工M素子8の容量分OMIM  と液晶9の容量
分OLOの組合せによって実際に液晶9に印加される実
効電圧が左右され、計算してみるとMIM素子8の容量
分OMKM の値が液晶9の容量分QLOO値にくらべ
て小さい方がM工M素子8の特性設定の幅が広がり、そ
の容量比OL O/ OM I M  の値が5〜20
程度でその値が大きい方が1い。
Furthermore, when driving a TN panel using MIM elements, M
The equivalent circuit of the I'M element and the TN panel is shown in Figure 6.The M element 8 has the capacitance OMfM and the non-linear resistor external RMIM in parallel, and the capacitive OLO and the external resistor RLO are in parallel. It is considered that the liquid crystal portions 9 are connected in series. A driving voltage is applied to both ends of this, but the effective voltage actually applied to the liquid crystal 9 is influenced by the combination of the capacitance OMIM of the M element 8 and the capacitance OLO of the liquid crystal 9, so let's calculate it. When the value of the capacitance OMKM of the MIM element 8 is smaller than the capacitance QLOO value of the liquid crystal 9, the range of characteristics setting of the M element 8 becomes wider, and the value of the capacitance ratio OLO/OMI M becomes 5. ~20
In terms of degree, the larger the value is 1.

Baraff  、 D、R,et、alの設計ではM
工M素子が12μ常×12μ常の寸法に対して液晶部分
(絵素)は125Hピツチになっておりかなり粗い寸法
となっている。実際に各機器に用いられるドツトマトリ
クス液晶パネルでは0.3〜05咽ピツチが多く採用さ
れるため同一構成でM工M素子を設計Vると6〜5μm
角の寸法となる。
In the design of Baraff, D, R, et al.
While the M element has dimensions of 12μ×12μ, the liquid crystal portion (pixel) has a pitch of 125H, which is quite rough. In the dot matrix liquid crystal panels actually used in various devices, a pitch of 0.3 to 0.5 mm is often adopted, so if an M element with the same configuration is designed, the pitch is 6 to 5 μm.
This is the corner dimension.

液晶パネル全体での光学特性を均一にするためには基板
内で各M工M素子の特性が揃っていることが必要である
が、3〜5μ毒という寸法領域は現在のマスクアライナ
では通常品と微細パターン加工(vr、、sI用)との
境界領域に近い。
In order to make the optical characteristics of the entire liquid crystal panel uniform, it is necessary that the characteristics of each M element within the substrate be the same, but the size range of 3 to 5 μm is not possible with current mask aligners. It is close to the boundary area between micropattern processing (for vr, sI) and fine pattern processing (for vr, sI).

したがって各素子の面積に起因する特性を揃えるために
はより高精度のマスクアライナが必要となり、特にM工
M素子組込のTN液晶パネルの大型化を計ろうとする時
にはM工M素子の製造コストに大きな影響を及ぼず。
Therefore, in order to align the characteristics caused by the area of each element, a higher-precision mask aligner is required, and especially when trying to increase the size of a TN liquid crystal panel incorporating M-process M elements, the manufacturing cost of M-process M elements increases. did not have a major impact on

本発明はかかる欠点を除去するために2個のM工M素子
を電圧−電流特性の非対称性を相補する方向に直列接続
することで対称な電圧−電流特性を得ると同時に、M工
M素子1個を用いる場合にくらべMIM素子1個当りの
面積が2倍で同一の容量値がとれることを利用し、フォ
トリソグラフ工程で必要なパターン精度をゆるやかにす
るものである。
In order to eliminate this drawback, the present invention connects two M-engine M elements in series in a direction that complements the asymmetry of the voltage-current characteristics, thereby obtaining symmetrical voltage-current characteristics. By utilizing the fact that the same capacitance value can be obtained with double the area per MIM element compared to when one MIM element is used, the pattern accuracy required in the photolithography process is made more relaxed.

以下、本発明の実施例を図面により説明する。Embodiments of the present invention will be described below with reference to the drawings.

第7図および第8図はM工M素子製造工程の一実施例を
示したもので第7図は断面図、第8図は平面図である。
FIG. 7 and FIG. 8 show an embodiment of the manufacturing process for the M element. FIG. 7 is a sectional view, and FIG. 8 is a plan view.

基板11は、ソーダガラスやパイレックスガラスあるい
は石英ガラスといったいわゆるガラスから成っている。
The substrate 11 is made of so-called glass such as soda glass, pyrex glass, or quartz glass.

このガラス基板11と後工程で形成される金属との密着
性を向上させるため、さらにはアルカリ金属や重金属等
を含有するソーダガラス等の場合には前記含有金属がM
工M素子特性や液晶に悪影響をおよぼすと考えられるた
め基板に対してパッシベーション膜となすため金属酸化
膜をOV D (Ohemical Vaper De
position)法もしくはスパッタ蒸着法ににり形
成してもよい。本実施例では、上記理由を考慮しTa2
O。
In order to improve the adhesion between the glass substrate 11 and the metal formed in the subsequent process, in the case of soda glass containing alkali metals, heavy metals, etc., the metal contained in M.
Since it is thought that it will have an adverse effect on the device characteristics and the liquid crystal, a metal oxide film is used as a passivation film for the substrate.
It may be formed by a position method or a sputter deposition method. In this example, considering the above reasons, Ta2
O.

膜12を形成しである。次にTa13をスパッタ等によ
り1000〜4000Xの膜厚で形成して、フォトエツ
チング法でパターンニングする。エツチングはOF、も
しくは02を含んだOF、ガスのプラズマエツチングに
より行うことが出来る。本実施例においてTaを用いで
あるが、Ta以外の材料としてはM工M素子に通常使用
されている金属であればよく、例えば、チッ素ドープし
た’I’a、Or、W、Atを用いることが出来る。前
記Taパターン13は、後工程で行われる陽極酸化工程
で各Taパターン13(被陽極酸化金属パターン)に電
気的に導通をとるため第9図のごとく各T a パター
ン13を接続しておくとよい。Ta薄膜をパターンニン
グした後、クエン酸水溶液中で陽極酸化することにより
Ta13の表面を酸化して絶縁体膜14を形成する。陽
極酸化膜厚は印加電圧に比例し20Vで約300大程度
となる陽極酸化後、前記TaおよびT a 20 Hか
ら成るパターンのうち必要な部分を残し、他はフォトエ
ツチング法等により除去する。Ta表面に絶縁膜を形成
した後、熱処理することにより陽極酸化膜の膜質や後工
程で形成される酸化膜上層の金属膜の膜質やあるいは酸
化膜と金属膜との界面状態を改善することが出来、さら
には上層の金属膜の密着性を向上させることが出来る。
A film 12 is then formed. Next, Ta13 is formed to a thickness of 1000 to 4000× by sputtering or the like, and patterned by photoetching. Etching can be performed by plasma etching using OF or OF gas containing 02. Although Ta is used in this example, the material other than Ta may be any metal that is normally used for M elements. It can be used. The Ta pattern 13 is connected to each Ta pattern 13 (metal pattern to be anodized) as shown in FIG. 9 in order to establish electrical continuity with each Ta pattern 13 (metal pattern to be anodized) in the anodizing process to be performed in the subsequent process. good. After patterning the Ta thin film, the surface of Ta 13 is oxidized by anodic oxidation in a citric acid aqueous solution to form an insulator film 14. The thickness of the anodic oxide film is proportional to the applied voltage, and is about 300 mm at 20 V. After the anodic oxidation, the necessary portions of the pattern made of Ta and Ta 20 H are left, and the others are removed by photo-etching or the like. After forming an insulating film on the Ta surface, heat treatment can improve the quality of the anodic oxide film, the quality of the metal film on top of the oxide film formed in the subsequent process, or the interface state between the oxide film and the metal film. Furthermore, the adhesion of the upper metal film can be improved.

以上の効果から熱処理を行う必要があり熱処理条件とし
ては、N2ガス、0゜ガスもしくはN 2 と02の混
合ガス雰囲気で200℃以上500℃以下の温度で行う
ことにより前記効果を得ることが出来る。この後Ta薄
膜15をスパッタ蒸着方法等により形成する。T a 
N1g、% 15のかわりにM工M素子に用いられる金
属、例えばチノ素ドープしたTa、W。
Due to the above effects, it is necessary to perform heat treatment, and the above effects can be obtained by performing heat treatment at a temperature of 200°C or more and 500°C or less in an atmosphere of N2 gas, 0° gas, or a mixed gas of N2 and 02. . Thereafter, a Ta thin film 15 is formed by sputter deposition or the like. Ta
N1g, % 15 in place of metals used in M-tech M elements, such as Ta, W doped with chino.

A L 、 T i 、 M o 、 Or 、 N 
i Or等の金属でもよい。膜厚は3001〜4000
Xとする。40ooX以上にすると応力によりヒビ割れ
を生ずることが有り、薄くすると抵抗が大きくなったり
、段差部で断線したりする。フォトエツチング法により
Ta15を所望の形状にパターンニングする。この時、
第8図に示ずJ:うにM 1M素子が直列にしかも極性
が逆方向になるにうにする。この時に各II工M”J4
子を接続する配線15も同時に形成する。また第8図の
ようにすることによりTa13に対してTa15の合せ
が多少ずれてもM x rIIIIg子寸法に変化はな
く合せ精度に余裕が出来、合せ不良による歩留りの低下
を防ぐことが出来る。以上によりMIM素子を直列接続
したものを7トリクス状に配列した基板が出来る。さら
に液晶パネル基板となすため透明電極16を形成してM
工M素子を直列接続してマ) IJクス状に配列した液
晶パネル基板となすことが出来る。透明’NU極16は
、通常の液晶パネルに用いられるIn、、O,。
A L, T i, M o, Or, N
It may also be a metal such as iOr. Film thickness is 3001~4000
Let it be X. If it is more than 40 ooX, cracks may occur due to stress, and if it is made thinner, the resistance will increase or the wire will break at the stepped portion. Ta15 is patterned into a desired shape by photoetching. At this time,
Not shown in FIG. 8: J: Sea urchin M 1M elements are arranged in series and with polarities in opposite directions. At this time, each II engineering M”J4
Wiring 15 connecting the children is also formed at the same time. Moreover, by doing as shown in FIG. 8, even if Ta15 is slightly misaligned with respect to Ta13, there is no change in the dimensions of the M x rIIIg element, and there is a margin for alignment accuracy, and a drop in yield due to poor alignment can be prevented. Through the above steps, a substrate in which MIM elements connected in series are arranged in a 7-trix pattern is produced. Furthermore, a transparent electrode 16 is formed to form a liquid crystal panel substrate.
By connecting M elements in series, it is possible to create a liquid crystal panel substrate arranged in a matrix. The transparent NU electrode 16 is made of In, O, which is used in ordinary liquid crystal panels.

SnO2、工To(工pdium −Tj、n −Ox
j、de)からなる。本実施例では工Toを約300X
スパツタ蒸着し、第8図のごとく直列接続されたMIM
素子の一端と接続されるようにパターンニンクする。透
明導電薄膜は熱処理をすることによりその膜質を向上す
ることが出来る。熱処理の方法としては、スパッタ蒸着
やOvDによる膜形成時に基板を加熱するかもしくは膜
形成後あるいはパターンユング後に大気雰囲気かN、雰
囲気で熱処理を行う。熱処理温度は温度が高いほうが膜
質は改善され、100℃〜500℃が適当である。本実
施例では120℃で行った。液晶パネル基板となすため
さらに液晶の配向処理として通常行われている方法、す
なわぢラビングやSiO等の無機物質の斜方蒸着あるい
けポリイミド、有機シラン化合物やテフロン等の有機化
合物質を被着して配向膜としてラビング処理して液晶パ
ネル基板となす以上により直列接続したM工M素子を各
絵素に有する液晶パネル基板を得ることが出来、しかも
従来のごとくM工M素子の電圧−電流特性がその極性に
より非対称となる場合においても、本発明によれば2つ
のM工M素子を電圧−電流特性の非対称性を相補する方
向に直列接続されていることから対称な電圧−電流特性
を得ることが出来た。
SnO2, To (to) pdium -Tj, n -Ox
j, de). In this example, the engineering To is approximately 300X
MIMs are sputter-deposited and connected in series as shown in Figure 8.
Pattern it so that it is connected to one end of the element. The quality of a transparent conductive thin film can be improved by heat treatment. As a heat treatment method, the substrate is heated during film formation by sputter deposition or OvD, or heat treatment is performed in an air atmosphere or N atmosphere after film formation or patterning. The higher the heat treatment temperature, the better the film quality, and a suitable heat treatment temperature is 100°C to 500°C. In this example, the temperature was 120°C. In order to create a liquid crystal panel substrate, we further employ the methods commonly used to orient liquid crystals, such as rubbing, oblique evaporation of inorganic substances such as SiO, and coating of organic compounds such as polyimide, organic silane compounds, and Teflon. Then, a liquid crystal panel substrate is obtained by rubbing it as an alignment film and forming a liquid crystal panel substrate.In this way, a liquid crystal panel substrate can be obtained in which each pixel has an M element connected in series. Even when the characteristics are asymmetric due to their polarities, according to the present invention, two M elements are connected in series in a direction that complements the asymmetry of the voltage-current characteristics, so symmetrical voltage-current characteristics can be achieved. I was able to get it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図および第34 i」Ba r a f 
f 。 D、R,らのM工M素子の構成を示し、第4図はその電
圧−電流特性である。 第5図はM工M素子を用いない場合と用いた場合の液晶
表示素子の′重圧コントラスト特性の差を示す。 第6図はM X M素子を組込んだ液晶パネルの一絵素
の等何回路である。 第7図(a、)〜(f)および第8[閃(α)〜(f)
は本発明による直列接続したM工M素子を有する液晶パ
ネル基板の製造方法を示す断面図及び平面図である。 第91ては陽極酸化のための配線閏の例である。 以  上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上  務 ゴ 第1図
Figures 1, 2 and 34
f. The structure of the M element of D, R, etc. is shown, and FIG. 4 shows its voltage-current characteristics. FIG. 5 shows the difference in pressure contrast characteristics of a liquid crystal display device when an M element is not used and when an M element is used. FIG. 6 shows a circuit of one pixel of a liquid crystal panel incorporating an M.times.M element. Figures 7 (a,) to (f) and 8 [Flash (α) to (f)
1A and 1B are a cross-sectional view and a plan view showing a method of manufacturing a liquid crystal panel substrate having M elements connected in series according to the present invention. The 91st example is a wiring jump for anodic oxidation. Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Mugo Mogami Figure 1

Claims (9)

【特許請求の範囲】[Claims] (1)  絶縁体基板上に第一の導体簿膜を形成したの
ち選択的にエツチングして所定の形状に第一の導11を
パターンニングする工程と、前記第一の導体薄膜を陽極
酸化して第一の導体薄膜表面を第一の導体の酸化膜で包
う工程と、前記第一の導体薄膜及び第一の導体の酸化膜
を選択的にエツチングして所定の形状にパターンニング
する工程と、前記陽極酸化後のパターンニングの後に熱
処理する工程と、第二の導体薄膜を形成した後第二の導
体薄膜を選択的にエツチングして所定の形状にパターン
ニングする丁合と、第三の導体薄膜を形成してのち第三
の導体薄膜を選択的にエツチングして所定の形状にパタ
ーンニングする工程とを特徴とする液晶パネル基板の製
造方法。
(1) A step of forming a first conductor thin film on an insulating substrate and then selectively etching it to pattern the first conductor 11 into a predetermined shape, and anodizing the first conductor thin film. a step of wrapping the surface of the first conductor thin film with an oxide film of the first conductor, and a step of selectively etching the first conductor thin film and the oxide film of the first conductor to pattern it into a predetermined shape. a heat treatment step after the patterning after the anodic oxidation; a collation step of forming the second conductive thin film and then selectively etching the second conductive thin film to pattern it into a predetermined shape; 1. A method for manufacturing a liquid crystal panel substrate, comprising the steps of forming a third conductive thin film and then selectively etching a third conductive thin film to pattern it into a predetermined shape.
(2)  絶縁体基板が、ソーダガラス、パイレックス
ガラス、石英ガラスといったいわゆるガラスもしくは、
前記ガラス表面上に第一の導体の酸化物を形成した絶縁
体基板であることを特徴とする特許請求の範囲第一項記
載の液晶パネル基板の製造方法。
(2) The insulator substrate is made of so-called glass such as soda glass, pyrex glass, quartz glass, or
2. The method of manufacturing a liquid crystal panel substrate according to claim 1, wherein the substrate is an insulating substrate in which an oxide of a first conductor is formed on the glass surface.
(3)  第一の導体薄膜がTa、Or、WもしくはA
tのいずれかからなり、スパッタ蒸着等により、100
0〜40001の膜厚としたことを特徴とする特許請求
の範囲第一項記載の液晶パネルL(板の製造方法。
(3) The first conductive thin film is Ta, Or, W or A
100% by sputter deposition etc.
The liquid crystal panel L (method for manufacturing a plate) according to claim 1, characterized in that the film thickness is 0 to 40,001.
(4)  第一の導体の陽極酸化膜厚が100〜100
0スとしたことを特徴とする特許請求の範囲第一項記載
の液晶パネル基板の製造方法。
(4) The anodized film thickness of the first conductor is 100 to 100
2. A method for manufacturing a liquid crystal panel substrate according to claim 1, wherein the liquid crystal panel substrate is 0.
(5)  第二の導体薄膜が、Ta、W、At、Ti。 Mo 、Or 、Nior合金のいづれがからなり、ス
パッタ蒸着等により300〜4000Xの膜厚としたこ
とを特徴とする特許請求の範囲第一項記載の液晶パネル
基板の製造方法。
(5) The second conductive thin film is Ta, W, At, or Ti. The method for manufacturing a liquid crystal panel substrate according to claim 1, characterized in that the film is made of any one of Mo, Or, and Nior alloys and is made to have a film thickness of 300 to 4000X by sputter deposition or the like.
(6)第三の導体が工n20..SnO,,■T。 あるいは薄い金属薄膜の透明な導体から成ることを特徴
とする前記第一項記載の液晶パネル基板。
(6) When the third conductor is installed n20. .. SnO,,■T. Alternatively, the liquid crystal panel substrate according to the above item 1 is made of a transparent conductor made of a thin metal film.
(7)  陽極酸化後の熱処理が、N2ガス902ガス
もしくはN、と02の混合界uH気で200°C以上5
00°C以下の温度であることを特徴とする特許請求の
範囲第一項記載の液晶パネル基板の製造方法。
(7) The heat treatment after anodizing is performed at 200°C or higher with N2 gas 902 gas or a mixed atmosphere of N2 and 02 uH gas.
The method for manufacturing a liquid crystal panel substrate according to claim 1, wherein the temperature is 00°C or less.
(8)透明導体薄膜をスパッタ蒸着法もしくは0■D法
により形成し、膜形成時に基板を100℃〜500℃で
加熱したことを特徴とする特許請求の範囲第一項記載の
液晶パネル基板の製造方法。
(8) A liquid crystal panel substrate according to claim 1, characterized in that the transparent conductor thin film is formed by sputter deposition or 0D method, and the substrate is heated at 100°C to 500°C during film formation. Production method.
(9)透明導体薄膜を形成した後、N2もしくは大気雰
囲気で100°C〜500℃で熱処理したことを特徴と
する特許請求の範囲第一項記載の液晶パネル基板の製造
方法。
(9) The method for manufacturing a liquid crystal panel substrate according to claim 1, wherein after forming the transparent conductor thin film, heat treatment is performed at 100°C to 500°C in N2 or air atmosphere.
JP56151167A 1981-09-24 1981-09-24 Manufacture of liquid crystal panel substrate Pending JPS5852680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56151167A JPS5852680A (en) 1981-09-24 1981-09-24 Manufacture of liquid crystal panel substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56151167A JPS5852680A (en) 1981-09-24 1981-09-24 Manufacture of liquid crystal panel substrate

Publications (1)

Publication Number Publication Date
JPS5852680A true JPS5852680A (en) 1983-03-28

Family

ID=15512779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56151167A Pending JPS5852680A (en) 1981-09-24 1981-09-24 Manufacture of liquid crystal panel substrate

Country Status (1)

Country Link
JP (1) JPS5852680A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455539A (en) * 1987-08-26 1989-03-02 Seiko Epson Corp Liquid crystal display device
JPH01105913A (en) * 1987-10-19 1989-04-24 Toshiba Corp Production of matrix array substrate
JPH02171726A (en) * 1988-12-26 1990-07-03 Toshiba Corp Production of nonlinear resistance element for liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455539A (en) * 1987-08-26 1989-03-02 Seiko Epson Corp Liquid crystal display device
JPH01105913A (en) * 1987-10-19 1989-04-24 Toshiba Corp Production of matrix array substrate
JPH02171726A (en) * 1988-12-26 1990-07-03 Toshiba Corp Production of nonlinear resistance element for liquid crystal display device

Similar Documents

Publication Publication Date Title
US4523811A (en) Liquid crystal display matrix including a non-linear device
JPS59131974A (en) Electrooptic apparatus
JPS5852680A (en) Manufacture of liquid crystal panel substrate
JPH0458008B2 (en)
JPS5840527A (en) Production of substrate for liquid crystal panel
JPH0326367B2 (en)
JPH0331823A (en) Production of liquid crystal display device and electrode substrate
JP3222649B2 (en) Two-terminal nonlinear element
JP2590670B2 (en) Manufacturing method of electro-optical device
JPH0356456B2 (en)
JPH0446412B2 (en)
JPH0511277A (en) Production of matrix array substrate
JPH07225400A (en) Production of liquid crystal display device
JPS58178320A (en) Electrooptic device
JPH02304534A (en) Display device driving nonlinear element
JPH08320495A (en) Liquid crystal display device and its production
JPH035072B2 (en)
JPH0764117A (en) Production of liquid crystal display device
JPH0352277A (en) Manufacture of nonlinear element
JPH06324355A (en) Liquid crystal display panel and its production
JP2002174822A (en) Method for manufacturing active matrix substrate
JPH04346319A (en) Matrix array substrate and manufacture thereof
JPH05333380A (en) Liquid crystal display device
JPH05188403A (en) Manufacture of matrix array substrate
JPH06160911A (en) Liquid crystal display device