JPS58501788A - バス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高速データ・バス構造および装置 発明の分野 本発明は高′速データ通信パス構造および装置に関するものである。

発明の背景 バス装置により、複数の機能装置が相互に交信するために用いる通信路を含む構 造が得られる。典型的には、共通の信号線群（「パーティ線」）ｆ：用い、それ らのパーティ線に各種の機能装置を並列に接続するようにしている。このバス装 置は、特定の機能装置の間に通信路を形成する「・専用」線も含むことができる 。「バス」という用語は信号線自体またはおそらくパーティ線、七指すために時 に用いられることがあるが、その用語は、信号線に加えて、指定されたバス・プ ロトコルに従って信号を送信および受信するために、機能装置に関連するインタ ーフェイス電子装置（「ポート」）を指すためにもしばしば用いられる。バス装 置は、バスを使用するという機能装置からの複数の要求を裁定するために、集中 化された論理装置または分布された論理装置も通常有する。

信号線は、「バックプレーン」として知られているプリンｌ路板上の全体として 平行な印刷線として構成されることもめる。機能装置用のそれらのプリント回路 板はコネクタに挿入される。それらのコネクタは機能装置板をバックプレーンの 面と、バックプレーン回路板のプリント線の向きとに対して垂直に保持する。信 号ＩｉＩ蝶、一定のＤＣレベル（たとえばアース）に保たれている近くの電力ブ レーンとともに、バス信号を伝えるそれぞれの伝送線を形成する。いわゆる「差 動」バスが一対のｌ！！Ａｔ−与えられた信号の専用にし、線間の電圧差が信号 の極性を定める。

バスにおけるデータ通信速度を同上させる試みが行われるにつれて、バックプレ ーンに沿って進む信号の走行時間がしだいに大きな要因となってきている。たと えば、差動バスを用い九とすると、める線対の線間の遅延時間の違いの九めにデ ータに歪が生ずることになる。更に、インピーダンスの不連続部分で起る反射か ら生ずるスプリアス信号を避けるために注意を払わなければならない。そのよう な不連続は、与えられた機能装置の丸めの信号ドライバが送信状態にるる時に、 低い出力インピーダンスを示す場合に生ずる。し九がって、第２の装置がその第 ２の装置のバス・ドライバがバスに送信できるようにする前に、第１の装置のバ ス・ドライバを第１の装置がターンオフして第２の装置のバス・ドライバを通っ て伝送させることから起る信号レベルの変化を待つ必要がめる。あるいは、反射 を起すように第２の装置がそれのバス□ドライバを動作できるようにされるもの とすると、第２の装置の送信データの所期の受信装置が第２の装置の送信データ を受けることができるようにする前に、そのような反射データがその受信装置を 通りすぎるのを待つ必要がるもいずれにしても、バスの１ターンｅアラウンド」 には余分の「整定時間」を要し、そのために装置の動作速度が低下する。

したがって、便利でろり、経済的でるるという観点カラはバックプレーンφバス の使用は魅力的でるるか、動作速度に上記のような制約が課される丸めに、大型 の高速コンピュータ・システムにはバックプレーン・バスは不適当になりがちで ある。

本発明は、大型コンピュータ装置を構成する各種の機能装置間の通信を行うため の超高速データ・バス・システムを提供するものでるる。バス通信媒体はバック プレーン上にいくつかの線対を有し、機能装置のバス使用要求を裁定する念めの バス制御装置と、複数のインターフェイス装置すなわちボートとを備える装置で 実現される。各機能装置にはそのボートが１つ組合わされる。バス線は、横へ延 びる回路板コネクタのアレイを介して、機能装置へ電気的に結合できる。それら のコネクタはバス線の第１の端部から第２の端部まで、バス線に沿って一様な間 隔をおいて配置される。

本発明の１つの面に従って、機能装置は高密度で実装される、すなわち、コネク タに近接して装置される。これにより、全てのコネクタがボートｔこ結合されて いるバックプレーンの混んでいる部分と、コネクタが結合されていないバックプ レーンの１つまたは２つの空いている部分とが形成される。混んでいる部分でバ ス線を一定の狭い間隔で実装するために、各ボートが伝送線に沿うほぼ同一の実 装を行えるようにボートなＳ重化される。混んでいる部分における伝送線の余分 の容量性負荷のために、特性インピーダンス、Ｚ　、　Ｉで示す、は空いている 領域における特性インピーダンス、Ｚｏ’で示す、よりも低い。

伝送線の混んでいる端部はＺ　ｏ　’に対応する抵抗値で抵抗終端され、空いて いる１部はＺ。に対応する抵抗値により終端される。混んでｂる部分と空いてい る部の間の境界は１　／　（１／’ＺＱ’　１／　Ｚ＋１’　）、これをＺ　ｏ 　”で示す、に対応する抵抗値で終端させられ、データを不完全にし、装置の性 能を低下させることがろる１言号反射をなくす。

各ボートは伝送線対のために適切な数の受信器とドライバを含む。与えられた線 対上のパーティ線バス信号が三状態差電九そ−ド・バス・ドライバにより駆動さ れ、差動受信器により受けられる。そのバス・ドライバは伝送線対のいずれかの 線またはいずれでもない線の所定の電流を選択的に吸収する。電流モード・ドラ イバの利点は、電圧モード・ドライバとは異なり、バス全伝播している信号が、 動作可能状態にされている電流モード・ドライバを通る時に、線インピーダンス の大きい不連続に遭遇しない工うに、電流モード・ドライバが非常に高い出力イ ンピーダンスを有することでＳる。したがって、反射に避けられ、高速のバス［ ターンアラウンド廖が可能でりる。更ｉ’Ｌ　、低いツ効井性インピーダンスを 有する紐を駆動する場合に、電圧モード・バスによし通常水められる非常に入き い出力を流を、電流モード伝送はめない。

本発明の別の面に従って、各差動線対を構成する２不の線を、引き続くボートに おける正と負の受信器入力端子へ個々の線が父互に接続されるように、バックプ レーン上の引き続くコネクタの間で実効的に交差−ざセることができる。この擬 似的によじられたぐ１構底により、与えられた線対の踪の間のどのような系統的 不平衡も平衡させるという利点が得られる。たとえば、容量性ローディングにお ける不平衡にニジ、異なる実効インピーダンスと伝播速度金有する線対の線が得 らｒ、る結果となり、そのために同相ノイズを正規モード・）〈ズに変えること ができる。擬似よじれ対構成の利点は、ドライバと受信器におけるロジックが多 少複雑になるというぎせいを払って達成されるものでめる。というのは、与えら れたボートにより送受侶される信号の極性が、そのボートのバス上の位置に関係 するからである。

ドライバと受信器に組込まれている排他的オアゲートにより条件付反転が行われ る。それらの排他的オアゲートは線上のボートの位置を表す極性信号を受ける。

その極性信号は、バックプレーン上のめる特定のＤＣレベルに保たれており、か つ１つおきのコネクタだけと交信する導電路により与えることができるから便利 でるる。

本発明の更に別の面に従って、第１と第２のデータ入力信号と、許容信号と、条 件付反転入力信号とに応答するドライバ・ゲート回路が最小の伝播遅延で多重レ ベルのゲート動作を行う。ドライバ・ゲート回路はそれぞれのデータ入力信号を 受けるために第１と第２０差動対を有する。各差動対の対にされた出力が一対の Ｓ＋　およびＳ−出力線に、２つの差動対とは逆の極性で結合される。第１の電 流源が、条件付反転入力信号により制御される第１の電流操向回路網により操向 制御され、Ｓ十出力とＳ−出力のうちの一方が不動作レベルにされるように、差 動対の一方ま九は他方を選択的に作動させる。許容入力信号により制御される第 ２の電流操向回路網により第２の電流源が操向制御される。許容信号が存在する 場合は、２出力線は不動作レベルにされ、許容信号が存在しない時はより活動的 なＳ子線とＳ−線が不動作レベルにされる。擬似よじれ線対構成が用いられない 実施例においては、ゲート回路は２つの信号源のどちらかをバスに選択的に結合 する九めの２：１マルチプレクサとして機能し、条件付反転信号はデータ入力線 として機能する。

本発明の更に別の面に従って、好適な差動受信器が比較的低レベルの差動入力信 号を増幅し、信号人力・出力線対の間の伝播遅延を最小にして、条件付反転信号 で排他的オア機能を行う。入力信号は差動前置増幅器段へ与えられる。その前置 増幅器段の出力は第１と第２０差動増幅段へ送られる。第１と第２の差動増幅段 は出力線対に逆極性で結合される。

電流源と、条件付反転信号に応答する電流操向回路網と金含む選択的作動回路が 、第１と第２の差動増幅段のうちの１つ、そしてただ１つを選択的に作動させて 、出力信号の極性を制御する。擬似よじれ線対構成が用いられない実施例におい ては、受信器の組込まれた排他的オア機能を用いて、バスのポート・アドレス線 上の信号と受信ポートのアドレスとの比較を非常に高速で行うことができる。ポ ート・アドレス線上の受信器からの出力はオアゲートを通って送られ、一致が検 出されたか否かを示す信号を与える。

各ポートのための制御ロジックは、ポートの入力バッファの状態に応答するスク リーニング回路を含む。このスクリーニング回路は機能装置からのフラッグにも 応答してＢＩＱ　の受取りと却下を選択的に行う。（ｒＢＩＱＪ　というのは１ バスサイクルごとにバスにｆｉｔρ為れるバス情報量である。）フラッグに応じ て、却下に全面的に行うこともできれば、指定された種類の転送（九と、えば、 いわゆるオペレーション）に対してだけ適用することもできる。本発明の更に別 の面に従って、選別回路は、通信を構成する関連する全ての情報を受けるように 、またはこれを行うことができないのであれば、その情報を全く受けないように 、強いられる。具体的にいえば、情報転送はその性質に応じて１つのＰＩＱ　ま たＦｉｌつ以上のＢＴＱ　を有することができる。多重ＢＩＱ　＠送を分割でき ないようにするなめに、制御回路は、転送を構成する全てのＢＩＱ　を受けるか 、全く受けないようにするスクリーニング強制回路を含むっ各Ｂ！Ｑは転送の長 さと、転送中のＢＩＱの位置とを表す制御ビットを含む。その回路はそれらのビ ットを検出し、最後でないＢＩＱに対しては、転送中の残りの全てのＢＩＱを受 けるのに十分なスペースが入力バッファに存在するならば、Ｂ工Ｑｔ−受はるこ とを認めるだけでろるっ同様なやり方で、強制回路は、選別回路が転送中の前の 方のＢＩＱを却下し虎かどうかも決定し、もし却下したのであれば、入カバソフ ァ中で十分なスペースを利用できるようになつたとしても、転送中の残りの全て のＢＩＱ　を受けることを阻止する。同様に、最後でないＢＩＱの受信または却 下の後で、かつ転送中の最後のＩＩＩＱの受信または却下より前に１つのフラッ グの肯定（ａａａｅｒｔｉｏｎ　）　ｔた拡動下が起きたとすると、強制回路は ポートがその肯定ま九は却下上受けることを阻止するように動作するっ 本発明の更に別の面に従って、先の方のノ（スの状ｌｌ′ｆｔ憶えてシくことｔ −要求することなしく、与えられているＢＩＱの特有の識別と特徴づけを行うこ とができるようにする、情報フィールドに対応するレジスタが各送信ポートと各 受信ポートに設けられる。

たとえば、各ＢＩＱ　（それがオペレーションま九は応答のいずれで委りても） は、発信機能装置と宛先機能装置の両方に対応するフィールドと、別の内部で形 成されるタグ・フィールドとを含む。タグ・フィールドはオペレーションを発生 する機能装置に割当てられ、かつ送信され、応答を生ずる機能装置により反射さ れるっこの識別法により、オペレーションが機能させられている間バスを不動作 状態に保つ必要がなくなるから、バスの完全利用を容易に行うことができる。

本発明の性質と利点を更に理解するために、この明細書の残りの部分と添附図面 を参照せねばならなしへ　− 図面の簡単な説明 第１図は本発明のバス装置を利用するデータ通信装置の全体のブローツク図、 第２図はこのバス装置を用いる典型的なコンピュータ装置のブロック図、 第３Ａ図は与えられ虎ボートと中央バス制御装置との間の交信を示すブロック図 、 第３Ｂ図はビン記号の陰影を示すポートのブロック図、 第４図はバス伝送線の特徴を示す回路図、第５Ａ　、５Ｂ図は印刷された伝送線 の平面図、第６Ａ、６Ｂ図はパス要求信号とバス認可信号のタイミング図、 第７図は要求信号と認可信号を処理する回路の論理ブロック図、 第８図はＳＢＴスライス内の電流ドライバの回路図、 第９Ａ　、　９Ｂ図はドライバーゲートの論理ブロック図および回路図、 第１ＯＡ、ＩＯＢ図は受信器ゲートの論理ブロック図および回路図、 第１１Ａ図は機能装置からのデータの１ビツトをバスへ送る之めのＳＥＴ　スラ イス内の回路の論理ブロック図、 第１１Ｂ図はバスからのデータの１ビツト’を機能装置へ送るためのＳＢＴ　ス ライス内の回路の論理フ。

ロック図、 第１２図はスロット・アドレス全相関させるためのＳＥＴスライス内の回路の論 理ブロック図、第１３図はＢＩＱ信号とＡＣＫ信号のタイミング図、第１４図は ＢＩＱバスとＡＣＫノクスの活動状態とレジスタ状態を示すタイミング図、 第１５Ａ−Ｄ図に装置ノくス制御送信回路の論理ブロック図、 第１６Ａ−Ｇ図は装置バス制御受偏回路の論理ブロック図でるる。

発明の詳細な説明 概　観 第１図は複数の制御装置１０が相互に交信できるようにするバス装置のブロック 図でるる。１組のデータ通信線２０が機能装置１０相互間と、機能装置１０とバ ス制御器（ＢＣＵ）　２２の間の信号路全形成する。

第２図は機能装置１０ｍ、　１０ｂ、　１０ｃ、　１０ｄ　を備えるろる特定の コンピュータ装置インプリメンテーションを示すブロック図でろる。機能装置１ ０ａはｃａｃｈｅ　、／　ＴＬ　Ｂ　（翻訳ルックアサイド・）（ツファ）１１ ＆と演算論理装置（ＡＬＵ）１２ａ　を含むデータ処理装置（ＣＰＵと呼ばれる が、１つ以上あることもめる）であり、浮動小数点加速機（ＦＰＡ）　１３ａと 交信する。

機能装置１０ｂはコンピュータ装置の初期設定と再構成のために使用できるサー ビス処理装置（ＳＶＰ）でらる。機能装置１０ｃは記憶装置ｉ１ｃ、１２ｅ　と 交信するメモリ制御装置（ＭＣ）である。機能装置１０ｄは、特定のインプリメ ンテーショ／においては、ｃａｃｈｅ／　ＴＬＢ　１１　ｄと、ＡＬＵ１２ｄと 、チャンネル−インターフェイス１３ｄ　とを有するＩ／’Ｏチャンネル処理装 置（ｌ０ＣＰ　＞でりる。チャンネル・　インターフェイス１３ｄは別のバス１ ４ｄ　を介してテープ制御器１５ｄと、非同期プルチグレクサ（ＭＵＸ）１６ｄ と、ディスク制御器１７ｄ　と交信する。

第３Ａ図に、与えられた機能装ｆｉ１０ｉがＢＣＵ２２と他の機能装置へ、通店 線２ａ金介してＡ１する方法を示すブロック図でるる。先に説明したように、装 置内の種々の機能装置は互いに非常に異なるものとすることができる。しかし、 各機能装置には線２Ｄとインターフェイスするボート２５が設けられる。

この明細書の残りの部分においては、区別することが重要でぬる場合には、機能 装置のうちボート金線いた機能装置部分全指す丸めに「機能装置Ｊという用語を 用いることがめり、ボートのない機能装置部分を指すために［−機能装置本体１ というような用語を使用することにする。適功な場合には、機能装置本体に参照 番号２６ｔ−割当てる。

通信線２０は１組の共通線すなわちパリティ線３０を含む。それらの線に現われ る信号は全ての機能装置へ送られる。以下の説明においては、パーティ線３０の ことを「バス１としばしば呼ぶことにする。

ＢＣＵ　２２　Ｕ、バスの使用についての機能装置からの諸要求全裁定し、その 使用にりいて優先順位を基にして許可を出す論理装置である。ＢＣＵ２２　とパ ーティ線３０の間の接続には、ＢＣＵ２２により機能装置へ与えられるバス制御 信号が含まれることが示されている。それら２つの信号はバスの状態を示す、っ ＢＣＵ　２２は１組のラジアル線すなわち「専用」線で各機能装置と交信する。

九とえば、ＢＣＵ２２は１組の専用線３２ｉ　で機能装置Ｎｌｉと交信し、別の １組の専用線３２ｊ　で別の機能装置１０ｊ（図示せず）と交信する。

信号は、差動電圧モードと、差動電流モードと、シングル・エンドとの３種類の 方法でバス上全速られる。差動電圧モード信号は真電圧信号と相補電圧信号を与 える標準のＥＣＬドライバにより駆動される。真信号は一対のワイヤの一方の側 へ与えられ、相補信号は他方へ与えられる。この種の信号の一例はシステム・ク ロック信号５ＹＳＣＬＫでろる。差動電流モード信号は、一対のワイヤの一方に おける電Ｒ，′ｆ：ｍ動すること（てより励振される。ワイヤ対の一方の線を流 れる電流は論理ｒｌＪｔ−構成し、他方の線における電流は璽０−１を構成する 。このワイヤ対の状態は、１本のそしてただ１本のワイヤが駆動されている時に 定められる。）く−テイ線３０はこの信号伝送法の例である。シングル・エンド 信号は１本のワイヤで伝送される。この信号の状態は一定の基準、一般にはアー ス、に対するそれの電圧により決定される。バス要求信号はこの伝送方法の例で ある。

差動信号は、たとえば静的なアース降下により発生されるＡＣソースおよびＤＣ ソースと、温度差によりひき起されるレベル移動とを含むノイズにはほとんど感 じない。

パーティ線３０と専用線３２１　に現われる各種の信号のタイミングと、意味と についての詳しい説明は、基本的なノ・−ドウエアについての説明の後で行うが 、概略についてはここで説明することにする。

パーティ線３０ｔ−介して機能装置の間で交信されるバス情報量（ＢＩＱ）は１ １０ビツトの情報（アドレス、指令、データ、予備）を含む。ろるＢＩＱ　を受 けると、機能装置内のボート・ロジックが２つの確認信号（ＡＣＫ　ＯとＡＣＫ Ｉ）およびＡＣＫ　パリティ信号（ＡＣＫＰ）信号を指定された１つのノく−テ イ線３０へ送る。パーティ線３０のうち、ＡＣＫ信号を伝える線のことＴｈ　Ａ ＣＫバスと呼ぶことがろる。

５ＶＰ１０ｂは装置全体の状態を表す３つのシステム制御信号をパーティ線３０ へ与える。専用線３２ｉ上の信号にはシステム・クロック信号（５ＹＳＣＬＫ　 ）とバス制御信号が含まれる。バス制御信号は、機能装置１０１により送られる ２つのバス要求信号（ＲＥＱ　ＨＩ　（！：　ＲＥＱ　ＬＯ）　（！：、ＢＣＵ ２２ＫｆＪ）送うれるバス許可信号（ＧＲＡＮＴ　）より成る。

ボート２５は１１個の集積回路チップ３５、以後ｒ　ＳＢＴ　（ｓｙｓｔｅｍ　 ｂｕｓ　ｔｒａｎａｃｅｉｖｓ＋ｒ　）スライス−Ｉと呼ぶ、とこれらのＳＥＴ スライスを機能装置の残りの部分にインターフェイスするためのＳＢＣ（５ｙａ ｔ＠ｍｂｕｓ　ｃｏｎｔｒｏｌ　）回路とを含む。各ＳＢＣスライスはＩｌｏ　 バッファ・レジスタと、パリティ・ロジックと、アドレス認識ロジックと、１０ 個のバス・トランシーバ（それぞれ差動受信器と電流モード・ドライバを有する 、それらについては後で説明する）とを含み、パーティ線３ｏの１０対の線のめ る特定の部分と交信する。ＢＩＱ信号とＡＣＫ　＠号は組合わされて１１０ビツ トの情報を表し、情報８ビツトに１つのパリティ−ビットおよび残りのビットと の１０ビツトの群で１１個のボート・スライスへ一般に送られる。１０番・目の ビットはシステムの制御機能すなわち確認に附随して用いられる。ＳＢＣ回路３ Ｔはバス要求信号を送り出すための適切なドライバと、専用＠３２ｉ上のバス許 可信号とクロック信号を受けるための適切な受信器とを含む。

ＳＢＴスライス３５と、ＳＢＣ回路３Ｔの王な部分とは、モトローラ・セミコン ダクタ・プロダクツ社（Ｍｏｔｏｒｏｌａ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｐｒ ｏｄｕｃｔａ＋　Ｉｎｃ、）の商標”、　ＭＥＣＬ　１０，０００　Ｍａｃｒｏ ｃｅｌｌ　Ａｒｒａ７１　の下に販売されている種類の１つの集積回路チップと して構成される。ｒＭａσｒｏｃｅｌｌＪチップは、チップの個別領域（細胞） で構成されている多数のトランジスタと抵抗器全役けることにより、半ば注文） てよる設計を可能とする細胞型論理アレイでろる。トランジスタと抵抗器は細胞 すなわちセル設計のライブラリィに従って相互に！！！！続されて、ラッチ、フ リップ７０ツグ、ゲートなどを構成する。ここで用いる種類のチップにおいては 、セルの部品は、約１００個の個別部品（抵抗器とトランジスタ）をそれぞれ含 む４８伽のいわゆる「王−１セルと、約３１１［の個別部品全それぞれ含む３２ 個の、いわゆる１−インター７エイスー１セルと、約２９ｇ１の個別部品をそれ ぞれ含む２６個のいわゆる！−出力セルシとで構成される。ミセルとインターフ ェイス・セルに含まれている部品は、チップ自体に限られる内部信号を発生する 比較的小電力の回路として設計され、出力セルの部品はチップからの駆動信号の 電力を大きくするために王として設計される。ボート・スライス３５内の受信器 とドライバはこの特定の用途の丸めにとくに設計されたものでるる。

ボート制御回路内３７のｒ　Ｍａｃｒｏｃｅｌｌ　ｌチップには参照番号３９が 割当−てられ、以後はシステム・バス制御チップすなわちＳＢＣチップと呼ぶこ とにする。第３Ｂ図は機能装置本体２６と、ＳＢＣテップ３９と、ＳＢＴスライ ス３５と、バス３０　との間の相互接続の概略を示すブロック図でるる。この明 細書の残りの部分で説明する各種論理図および回路図においては、ＳＢＣチップ ３９、または１つのＳＢＴスライス３５のピンへの接続１１：５角形のピン記号 で示すことにする。回路図をより一貫し九、情報量の多いものとするために、ピ ンに現われる信号の出所ま九は宛先に応じて、ピンの記号に陰影上つけることに する。とくに、ＳＢＣテップまたはＳＢＴスライスが機能装置本体と交信する時 には、ＳＢＣチップのピンまたはＳＢＴスライスのピンを黒く塗りつぶし、ＳＥ Ｔスライスと交信している時にはＳＢＣピンは）・ツチングを施して示し、同様 にＳＢＣチップと交信している時には８ＢＴスライスのピンもノ＼ツチングを施 して示す。ＳＢＣチップまたはＳＥＴスライスがバス、ＢＣＵＳＳＢＣチップ３ ９上にないＳＢＣ回路部分またはシステム・クロックと交信している時には、Ｓ ＢＣチップのピンまたはボート・　スライスのピンには陰影を施さずに示す。適 切に陰影が施されているピンの記号を第３Ｂ図に示す。

伝送線の構成 通信線２０の物理的な具体化は、装置のノ（ツクプレーンの１つまたはそれ以上 の信号４上の回路板の印刷線としてでめる。）（ツクプレーンは、信号層に加え て、装置の動作に必要な種々の直流レベルに保たれる、パワー・プレーンとして 昶られている複数の層をなるべく含むようにする。）（ツクプレーンは導電層と 誘電体重が交互に配置された標準的な成１回路板構造でろって、信号層が最も外 側の層でめる。

パーティ線３０のための印刷線は全体として平行で口っテ、バックプレーンの第 １の縁部から第２の反対側の縁部まで全体として延びる。ボート２５の回路への 接続は、隣り合うコネクタの間の間隔が約０．２３Ｉ−Ｉｌｌ（約０．９インチ ）で線を垂直に横功りて延びるｘ−−ｘムービー社’（ＡＭＰ　Ｉｎｃｏｒｐｏ ｒａｔｅｄ　）のボックス・コネクタのようなコネクタを介して行われる。機能 装置の回路板（「子回路板」と呼ぶ）が、伝送線とバックプレーンとに垂直な平 面内を延びる隣り合うコネクタに差し込まれる。バスに沿う、コネクタの存在に より定められる、おる与えられ九位なスロットのアドレス（すなわち、相対的な スロット−の位置を表す２進数）が次のようにしてノ・−ドワイヤされる。５ビ ツト・スロット・アドレスに対しては、各コネクタは６本の専用ビ／を有する。

第１のピンは論理ルベルに保たれ、バックプレー７上の短い導電性印刷線を介し て、残りの５本のピンのタの間で信号を伝える必要が軽減される。別の実施例に おいては、ＳｖＰはシステム内の各機能装置に仮想スロット・アドレスと呼ばれ る独特の識別ラベルも割当てる。そのアドレスは、他の機能装置に対する機能装 置の物理的な位置に相関させる必要はない。ＢＣＵ２２は付加コネクタを介して バックプレーンに付く。それらのコネクタは、ＢＣＵ　２２とバックプレーンの 間に、クロックを除いて、専用線を通す。

与えられた信号（たとえばＢＩＱのビット〕のための線が、附近のパワープレー ンとともに、信号層とパワープレーンの間の間隔により王として決定される特性 インピーダンスと、バックプレーン回路板の誘電体特性とを有する伝送線を形成 する。近くの信号線（印刷線）も、比較的小さいものではめるが伝送線の特性に 影響を及ぼす。というのは、パワープレーンが近くの信号線よりも接近している からでろる。９５〜１００オームのインピーダンスと、約３０ＣＭ（１フイート ）当り約１８〜２０　ｐｆ　の容量が典型的なものである。与えられた線対に対 して、各コネクタは約Ｊ　ｐｆを付加し、ボートは約８．５ｐｆ（子回路板の印 刷線に対して２．５ｐｆ、ボートの電子装置に対して６ｐｆ）を付加する。

伝送線に一定の間隔で等しい集中容量が負荷されると、容量負荷の間の信号の進 行時に対して長い立上り時間と立下り時間を有する信号に対するそれら特表昭５ Ｌ５ｆｌ１７８８（１１） の容量負荷の影響は、それらの負荷容量が伝送線に沿って一様に分布しているか のように、それらの負荷容量が挙動するようなものでろる。その結果として、線 の伝播遅延がｙ’　１”ＣＩ　Ｃｏの係数だけ実効的に長くされる。ここに、Ｃ Ｉ　と０２はそれぞれ単位長当りの負荷容量と伝送線容量でろる。線の実効特性 インピーダンスは［司じ係数だけ低くされる。この装置においては、コネクタの 間の進行時間は約１２８ｐ８　である。これは線上の信号の立上り時間および立 下り時間（一般に≧６００ｐｓ　）に対して短い。したがって、一様に分布され ているかのように作用する集中容量の近似は妥当でるる。

第４図は装置のバックプレーンの第１の１ｌｉ４２から第２の端部４５まで延び る第１と第２の線４０と４０′を有する線対の概略表現でるる。線４０と４０′ は■アで示されているＤＣｔ圧に抵抗終端させられている。その選択については バス・ドライバ回路に関連した後で説明する。コネクタは、第１のコネクタに対 する引き続く接続点５０ｍ、　５０ａ’と、第２のコネクタに対する接続点ｓｏ ｂ、　ｓｏｂ’等々　において線４０　、４０’に結合される。全部で１２のそ のよう々接続点対が示されている。初めの５つの接続スロットは容量負荷されて いるものとして示されており、機能装置のボートの存在を示している。初めの５ 個のコネクタを満している５つの機能装置が伝送線の混んでいる部分６０を形成 し、第２の端部４５からスタートする空のスロットが混んでい々い部分すなわち 空の部分６２を形成する。したがって混んでいない部分６２蝶約５０オームの実 効特性インピーダンス（コネクタの容量の影響上官む）ｚ。

全含む。同様に、混んでいる部分６０の実効特性インピーダンスＺ。′は約３０ オームである。コネクタの点５０ｆ　、　５０ｆ”ｉ含むコネクタ点対は混んで いる部分６０と空の部分６２０間の近似境界金穴め、端部４２．４５のようにイ ンピーダンスの不連続全表す、っ反射がなくなるまで進行時間の何倍かの時間を 待つことなしに可能々最短′時間以内で信号を伝送線で伝送できるようにするた めに、伝送＠はインピーダンス不連続の全ての点において終端させられる。

そのために、線は、第１の１部４２がｚｏ′に対応する抵抗値６５により終端さ せられ、第２の端部４５がＺｏ　に対応する抵抗値６７に終端さぜられ、境界の インピーダンス不連続部に実際上近いコネクタも５Ｏｆ　と５０ｆ′はｚ　、、 　”に対応する抵抗値７０により終端させられるーここに、Ｚｏ″け、伝送線の 混んでいない部分６２のインピーダンスＺ　１１に並列の抵抗値７０→：伝送線 の混んでいる部分６０の特性イノピーダンス２゜′に等しいように、１　／　（ １／　Ｚｏ’　１／Ｚｏ　）により与えられる。

バックプレーン上での実際のインプリメンテーシヨンは、子回路板の両側に接続 が行われる点が、第４図に示されているものとは異なる。したがって、与えられ た対の接続点は、伝送線を横切る方向ではなくて、伝送線の方向に沿って延びる 方向に隔てられる。第５Ａ図はコネクタ点５０ａ　と５０ａ′、ｓｏｂと５０ｂ ′、および５０ｃと５０ｃ’　（第４図に示されている要素に対応する素子を示 すために同様な参照番号が用いられているうにおいて接続を行う伝送線４０．４ ０’のための実際の幾何学的配置を示す。

第５Ｂ図に変更された実施例による伝送線印刷の幾何学的構成を示す。この実施 例は、線４０が、第５Ａ図に示されているコネクタ点５０ａ、　Ｓｏｂ、　５０ ｃなどへ結合されるのではなくて、コネクタ点５０ａ。

５０ｂ’　、　５０ｃ　、　５０ｄ’などへ結合されるように、線４０と４０′ かバックプレーン上の各コネクタの間で実効的に「交差させられる１点で、第５ Ａ図に示されているものと異なる。同様に、線４０’はコネクタ点５０ａ’、　 Ｓｏｂ、　５０ｃ’などへ結合される。すなわち、引き続く各ボートが、正極性 と負極性が交番する信号を受けるように、信号の極性が引き続くコネクタ上で交 番させられる。そのために、容量負荷または直流負荷における不平衡のような、 線４０と４０′の間の系統的な不平衡が一様にされる。線４０と４０′の容量負 荷の不平衡により実効インピーダンスと伝播速度が異なり、そのために同相ノイ ズが正常モ−ドノイズへ変えられる結果となるのが普通でるるか、ＤＣ負荷の不 平衡ではノイズ・マージンが小さくなるという影響が生ずる。極性の引き続く交 番により、信号中に誘導されるノイズが、差動受信器により除去できる、同相ノ イズとなるように、８４０と４０’の間に外部から誘導されるノイズをより良く 等しくできる。この擬似よじれ対技術により、それらの線で用いられる比較的に 低い（±Ｏ，ＯＳボルトのように低イ）論理スイングの面で重要でるるノイズ・ マージンの保持を助けることができる。しかし、そのためにポートが多少複雑と なる。というのは、奇数番号のスロットにおけるポートが、偶数番号のスロット におけるポートが、偶数番号のスロットにおけルホートにより送受信されるレベ ルの補数レベルを送受信せねばならないからでるる。し次がって、与えられたシ ステムの特定の要求に応じて、擬似よじれ対構成が使用され、または使用されな い。

ラジアル信号 第６Ａ　、、６Ｂ図は、専用線を介してＢＣＵ２２とポート制御回路３７の間で 交信されるクロック信号と、要求信号と、許可信号とを示すタイミング図でるる 。

第３Ａ、３Ｂ図も参照され九い。

システム・クロック信号５ＹＳＣＬＫが各ポートの専用線３２１　の特定の１本 を介して各ポートへ同時に与えられる。５ＹＳＣＬＫは周期が２５　ｎｓ　の方 形波でろる。その周期はバス・サイクルを定める。

５ＹＳＣＬＫは、遅延時間が一致している差動５０オーム線対を介して各ポート へ放射状に与えられるから、５ＹＳＣＬＫは各ポートに同時に到達するっ差動線 対は各回路板の中心に引き込まれる。、入力点の非常に近くで５ＹＳＣＬＫはク ロック発生器１７０　内の１つまたはそれ以上の差動受信器により緩衝され、局 部的なりロック信号ＴＣＬＫ　（生ずる。クロック信号線の低い５０オームのイ ンピーダンスのために、クロック受信器により示される集中容量による立上り時 間の延長が阻止される。クロック・タイミングにジッタ全土ずることがろる反射 全阻止するために、クロック線は慎重に終端せねばなら々い。

クロック入力受信器から、クロック信号（ＴＣＬＫ）がＳＢＣ回路３７の適切な 部分とＳＥＴスライス３５へ与えられる。サイクル時間を最も短くするためには 、クロック信号はシステムの全てのポートに対してほぼ同じようにして与えねば ならないことが重要である。これにより、全てのポートにより送受信される信号 が同期させられる。したがって、同じ装置の種々のＳＥＴスライスからの信号間 に遅延が存在しても、その遅延は機能装置間で一貫している。

ＴＣＬＫは、回路板の各縁部へ向って延びる単一レール紳により、各ポートの中 央に配置されている受信器／バッファからＳＢＴスライスへ与えられる。

それらの線にはスタブを設けられずに、１つのスライスのクロック入力端子から 次のスライスのクロック入力端子まで直接延びる。し九がって、各クロック線に は約３．８５１　（約１．５インチ）の一定間隔で１本のピン分の容量（約５ｐ ｆ）　がロードされ、かつ各クロック線は約１９．１ｍ（約７．５インチ）の長 さだけ延びる。印刷線のインピーダンスが約９５オームで、約３０３（１フイー ト）当りの容量が約２０ｐｆであると仮定すると、線の実効インピーダンスは約 ５５オームでろるから、それに従って終端すべきでめる。そうすると、全体の伝 播遅延時間は約２ｎａとなる。この全伝播遅延時間はポート・スライスにより取 扱われるバス信号における対応する遅延信号として示され、バスの中央部におけ る信号は外縁部における信号よりも約２ｎｓ　だけ進む。

ＴＣＬＫと同様に、バス要求信号およびバス許可信号は専用線３２上を放射状に 送られる。２つのバス要求信号がポート２５からＢＣＵ２２まで放射状に駆動さ れる。それらの信号ＲＥＱ　ＨＩ　とＲＥＱ　ＬＯは標準的なＥＣＬ　ドライバ により駆動されて、装置のバックプレーン上の５０オーム線により伝送させられ る。バス要求が高レベルにより示されるように、−バス要求信号は駆動される。

２つのバス要求信号を用いるのは、要求が高い優先度のものでるるか、ま九は低 い優先度のものでるるかを指定するためで６る。

バス許可信号（ＧＲＡＮＴ　）はＢＣＵ２２により各機能装置へ放射状に送られ るが、全ての機能装置へそれらのバス許可信号が同時に到達すべきでるるという 制約はないから、それらの信号は装置のパックプレーン上の５０オームのエツチ ング線により送られ、受信器において終端させられる。ＧＲＡＮＴ信号は、５Ｙ ＳＣＬＫに近接して、回路板の中央部近くの各ポートに入り、ＥＣＬロジックに より受けられて緩衝させられる。それらの回路の出力は、ＴＣＬＫが送られるの と同様にして、ＳＢＴスライスの制御ロジックへシングル・エンド信号として送 られる。

バス要求信号（ＲＥＱ　ＨＩ　とＲＥＱ　ＬＯ）が第６Ａ。

６Ｂ図に信号ＲＥＱとしてまとめて示されている。

与えられた機能装置が、ＴＣＬＫの立上り縁部から短時間後に、ＲＥＱをセット することによりバスに対するその機能装置の要求を出す。そのＲＥＱは、ＧＲＡ ＮＴ信号が受信されるまでは、セットされたままである。るる与えられたバス・ サイクルに対してるる機能装置がバス使用の許可を与えられた場合にはミＴＣＬ Ｋの立上り移行中はＧ　ＲＡＮＴは高レベルでめるっ第６Ａ図は、機能装置がバ ス・サイクルの１サイクルの間だけバスの使用を要求している状況を示すもので るる。その場合には、ＧＲＡＮＴ信号が検出されてからまもなく　ＲＥＱが除去 され、それからまもな（ＧＲＡＮＴ　が除去される。

第６Ｂ図に、機能装置が引攻続く２つのバス・サイクルの間バスの使用全要求し て−る状況？示していることを除き、類似のタイミング図を示すもので、ろる。

その場合には、Ｇ　ＲＡＮＴが最初に妥当でめるようなサイクルの間はＲＥＱ　 Ｈセットされたままであるから、全サイクル中はＧＲＡＮＴは高レベルＬ７）壕 １でめ９、それで）らＴＣＬＫの次の立上り縁部までｔ−、ｔ　ＧＲＡＮＴは高 レベルに保ｆｃれ、それによジその１粍装置が引き続くサイクルの：閥Ｖこそつ バスを使用することを許可する。

機能装置内での競合する要求の仲歳は２つの規則により支配される。第１の規則 はＲＥＱ　ＨＩがＲＥＱＬＯよりも先行することでろジ、第２の規則は、同じレ ペ、＝−（ＨＩＤたはＬＯ）の２つの佼求の間で（佳都合の良い任意の規定（た とえば、低いスロット・アドレスを有する機能装置が先順位をとるりに従って割 当が行われることでるる。装置のこのインプリメンテーション（′ｃンける付加 原理は、′ｉ置と要求のレベルには無関係に、めるサイクル行中の２つ以上のサ イクルの間はどの機能装置もバスの使用が許可できないことでろる。

第７図は、ＳＢＴ制御回路３Ｔ内の回路のうち、バス要求育号を発生する部分の 論理ブロック図でめる。

この回路は、バス使用要求を行うべきことを示し、ＢＩＱｔ−１つまたは２つ送 るべきことを指定するとともに、要求の優先度を指定するＴＲＡＳＭＩＴ　（ｌ ！号、ＴＲＡＳＭＩＴ　２　信号およびＨ１／ＬＯ信４＋ヲ受ける。この回Ｎは 、ＴＣＬＫの立上り縁部で要求信号をクロック制御するためのＲＥＱ　ＨＩ　７ １Ｊツブ７０ツブ７０ａとＲＥＱ　ＬＯ７リツプフロツプ７０ｂ　を含む。前記 のように、ＧＲＡＮＴが受信され九後で要求を除去させるように、フリッグ７０ ツブ７０ａとＴａｂへのデータ入力はゲート制御される。送信が２つのＢＩＱ　 より成り、余分のサイクルに対して要求を発せられ次ままにしておく時に、第３ の７リツプ７０ツブ７２がセットされる。

モ’）　２　ツ（Ｄ　ラシ７に信号ＵＳＩＮＧ　ＤＡＴＡ　ＢＵＳ　トＵＳＩＮ Ｇ　ＡＣＫ　ＢＵＳが６る。ボートがＧＲＡＮＴ　を受けると、次のサイクルで そのボートはバス上のそれのバス・ドライバを許容状態にし、ＢｃＵへの専用線 上のＵＳＩＮＧ　ＤＡＴＡ　ＢＵＳ　全肯定する。全てのＵＳＩＮＧ　ＤＡＴＡ 　ＢＵＳ　（Ｉｒ！ｃＦ）Ｍ［的ＯＲ操作されたモ＋７）が差動パーティ線信号 ＤＡＴＡ　ＢＵＳ　ＡＣＴｒｖＥとして全ての装置へ与えられて、データ・バス が現在駆動されていることを全ての装置へ知らせる。

ＢＩＱに含まれているＴＳＬＯＴ　（下記のデータ・フォーマットを参照）が装 置のスロット・アドレスに一致することと、データ・バスが活動中でるること全 ボートが検出すると、次のサイクルでその装置はＡＣＫバスに確認コードを生じ 、その装置からＢＣＵまでの専用線上のＵＳＩＮＧ　ＡＣＫ　ＢＵＳを肯定する 。

全テ（７）　ＵＳＩＮＧ　ＡＣＫ　ＢＵＳ　信号の論理ＯＲ操作されたものが、 差動パーティ線信号ＡＣＫ　ＢＵＳ　ＡＣＴＩＶＥとして全ての装置へ送うれる 。

以下の説明は、バス！ｉ！３０上の信号を駆動および受信し、それらの信号を機 能装置本体と　ＳＢＣチップへ送るためのＳＢＴスライス３５内の回路について のものでるる。

前記したように、　ＢＩＱ信号は装置のバックプレーン内の差動ｌ／ｓ対へ送ら れる。各信号は三状態差動電流モード・バス・ドライバ７５により駆動される。

そのバス・ドライバ７５の回路図が第８図に示されている。ドライバγ５は、そ れぞれの入力端子８５ａ、　８５ｂ、　８５ｃ　Ｋおける論ａｍ号ｚ、ｓ−、ｓ ＋ノ状ＭＫそれぞれ応じて、３本（ＤＭ　８０ａ　、　８０ｂ　、８０ｃにおけ る電流の７ｍｍ　′ｔ−選択的に減少させることができる。後で説明するドライ バ・ゲート回路は、入力端子８５ａ〜８５ｃのうちの１つ、そしてただ１つだけ が高レベルでるるように動作する。

Ｂ子線８０ｂとＢ−線８０ｃはバックプレーン上のバスにされている対のそれぞ れの線に結合され、Ｂ０線８０ａ　は接地される。　ドライバγ５は定電流源９ ２に結合される。この定電流源は、入力端子８５ａ〜８５ｃのうちいずれが高レ ベルである（Ｓ十高レベルはＢ−から電Ｒｔ−吸収する）かに応じて線８０ａ〜 ８０ｃ　の１本へ結合される。ドライバ７５は約１５オーム（両方向に駆動され る約３０オームの伝送線特性インピーダンス）の実効インピーダンスに１ｌｌｌ ｉするから、その結果として出力電圧の差が約±１０５ミリボルトになる。

電流モード・ドライバ７５は、電圧モード・ドライバとは異なり、バス上を伝わ る信号が、「オン」（すなわち、バス線対のうちの１つにおける電Ｒを減少させ ている）でめる電流モード・ドライバ全通る時に、線インピーダンスの大きな不 連続に遭遇し々いように、非常に高い出方インピーダンス（１０キロオーム以上 ）ｔ−有するという利点を有する。一方、電圧モード・ドライバの出方インピー ダンスは低いから、電圧モード・ドライバに遭遇した信号は反射される。

電流モード伝送の最も大きな利点は、［バス−］を「ターン・アラウンド」する 場合に「整定時間　」がめられないことでめる。すなわち、別の装置がそれのバ ス・ドライバにバスへ送信できるよう（される前に、ある装置がそれのバス・ド ライバがバスの終りを伝播させることを停止させること（より生ずる信号レベル の変化を待つ必要がない。電圧モード・バス・ドライバの場合にそのようを整定 時間を必要とする理由を理解するために、バスの一端に配置されているドライバ が信号の送出管ちょうど終り、他端部におけるドライバが次のパス噂サイクル中 に信号を送る場合について考えることにする。第１のドライバが時刻Ｔ＝Ｏで動 作を停止し、それと同時に第２のドライバが動作を開始するものと仮定する。

バスの一端から他端までの信号の伝播遅延をＴｄとすると、Ｔ＝Ｔｄ　の時には 第２の装置により送られる信号はバスの他層部に到達してシフ、それと同時に、 第１のドライバの動作停止によりひき起されたレベルの変化が第２の装置に到達 していることになる。この時に、第１の装置の動作停止により生じた信号変化が 第２の装置の低出力インピーダンスから反射されて短いサージを生ずる。そのサ ージは、新しい信号レベルがバス全体にわ九って確立される前に、逆戻りせねば ならない。したがって、電圧モード・バスは、バスをターン・アラウンドして、 パス全体にわ九って新しい信号レベルを設定する丸めに、Ｔｄ　の２倍に等しい 時間ｔ−要する。これとは対照的に、動作を開始した第２の装置が線に対して低 いインピーダンスを示さず、したがって信号の反射を生じないから、類似の電流 モード・バスに反射は起らない。したがって、電流モード・バスを時間Ｔｄ内で ターンアラウンドできる。

電流モード伝送の別の利点は、高感度受信器金利用できる（これは後で説明する ケースでるる）ものと仮定すると、低い実効特性インピーダンスを駆動する場合 に電圧モード・バスで要求される非常に大きい出力電ｆｌｆ！、を要しないこと である。電圧モード・ドライバの出力レベルは、トランジスタのペース・エミッ タ間電圧降下などのようなろまり厳しく制御されるものではないパラメータによ り制御されるから、比較的高い電圧の振れを生じさせる九めに電圧モード・ドラ イバはめられるのが普通でるる。したがって、信号の振れが小さい値に減少させ られたとすると、ろる線対の１本の線を駆動する出力に対する最悪のケースの最 小のｒＨＩＧＨＪレベルは、その線対の他方の線を駆動する出力に対する最悪ケ ースの最大ｒＬＯＷｊ　レベルより低くなることがろり、その念めに誤差が生ず る。これとは対照的に、電流モード・ドライバの出力レベルは一方のＳｔ＋は他 方の線からとり出される出力電流により定められ、そのために一方の線または他 方の線に、絶対電圧レベルではなくて、電圧変化を生ずる。両方の線が同じＤＣ 電源に終端させられると仮定すると、その結果として特異なｒＦＩＩＧＨ１電圧 レベルとｒＬＯＷＪ電圧レベルが小さいとしても、それらのレベルは常に異なる ことになる。電流モード・バス・ドライバの出力電流が小さいという実用性のた めにそれらのドライバの必要電力が減少し、そのためにドライバの実装密度をは るかに高くできる。

電流モードによりノイズ感度が低下するという別の利点も得られる。その原因の １つは、前記し友ように、最悪のケースの差電圧出力と出力電圧の全体の振れと の比が、電圧モードにおけるよりも電流モードにおける方が高く、隣り合う信号 間の漏話により発生されるノイズと、線インピーダンスの不連続の九めの部分的 な反射により発生されることがるるノイズが、電圧モードにおけるよりも電流モ ードにおける方が、最悪ケースの差信号レベルに対する百分率が小さい丸めでる る。

先に説明し九ように、かつ第４図に示すように、バスＩＩｉ！はＤＣ電圧ｖ、ｌ で終端させられる。その電圧ｖＴ′は信号の電圧レベルを決定する。任意の信号 線へ与えることができ最高と最低の電圧レベルは、ポート・スライス・ドライバ と受信器回路が動作できる最大電圧範囲によＶ決定される。最高電圧レベルう要 求により決定される。信号線上の電圧が＋０．３ボルト以上の時に飽和が起る。

信号線における最低電圧は、ドライバ７５における電流源９２に含−まれ−でい るトランジスタが飽和しないこと、という要求により決定される。線における電 圧が約２．４ボル−トよシ低い時に飽和が起る。したがって、信号レベルが含ま れなければならない約２．７ボルトの電圧範囲がある。［流値が公称値の３０％ 以内で、線インピータンスが公称インピーダンスの１０％以内でろって、ターン アラウンド中に２つのドライバが線から電流を同時にと９出すことができるよう にすると、信号の最大の振れはおよそ、 ２″（１３θ′％”７ｍｂ）”　（１ｊＯ％”　１５０ｂｍｓ）＝　０．３ボル トでろる。最適のノイズ許容値に対しては、この前記のように、信号の振れを− ２，４〜＋０．３ボルト　の範囲内に中心金置くことが望ましいっこれは、より 正の信号のレベルが約−０，９ボルトの時に行うことができる。このより正の信 号レベルは、線が終端されている電圧により決定され、より負の信号レベルが、 電流がドライバにとられるレベル以下に低下するがら、最適な線終端電圧Ｖｔが 定められる。これによジ、１ボルト以上の最悪ケース同相ノイズ・マージンが得 られることに注意されたい。バイアスされ九シリコンダイオードにより与えられ る約０．８ボルトの電圧降下は、この終端電圧の都合の良い電圧源でろり、ノイ ズ・マージンをほとんど損わ々い。

第９Ａ図は、電流ドライバ７５ｔ−制御するためにＺｌａ８５＊　と、Ｓ子線８ ５ｂと、Ｓ−線８５ｃに適当な電圧レベルを与えるように動作するドライバ・ゲ ート回路１００の論理ブロック図である。ドライバ・ゲート回ＭｉＯは、それぞ れＥｌ　、　Ｅ２として示されている許容入力線１０２ｍ、　１０２ｂと、工２ として示されている条件付反転線１０５と、それぞれＤＩ　、　Ｄ２として示さ れているデータ入力線１０７ａ、　ｌ０７ｂとを有する。

ドライバ・ゲート回路１ｏａｆ′ｉ、前記したように電流を適切に向けることが できるように、出力線８５ａ〜８５ｃのうちの１本のおよびただ１本の線に高レ ベルを置くように動作する。Ｅｌ　、　Ｅ２　許容線１０２ａ　、　１０２ｂの いずれかが高レベルの時に２が高レベルで、Ｂ＋とＳ−がともに低レベルである ように、それらの許容線はゲートされる。ＥｌとＥ２　がともに低レベルでるる と仮定すると、ＤＩ　、　Ｄ２　。

工２に応じて、２が低レベルで、Ｂ＋とＳ−の正確に一方が高レベルでるる。Ｉ ２は選択的なスイッチング機能を行い、工２が低レベルの時はＢ＋はＤＩに一致 し、工２が高レベルの時はＢ＋はＤ２の補数に一致する。

一定電流ドライバの応用のためには、許容入力線１０２ａ、　１０２ｂは接続さ れ、データ人力１０γａ、１０７ｂが接続されて、１つの許容入力と１つのデー タ入力全実際に与える。そうするとＳ−は工２に応じてデータ入力、またはそれ の補数に一致する。すなわち、回路１００は排他的オア機能を行う、すなわち、 いいかえれば、工２　がデータ入力の選択的反転を行う。

この選択的反転は、前記し念ように、擬似よじれ線対を使用することにより必要 となるものである。擬似よじれ線対上の一対の異なるＤＣレベルのいずれかを前 記したようにして与えることにより、または２つおきのコネクタに結合される１ 本の線上の１つのＤＣレベルを与えることにより、Ｉ２上のレベルはコネクタか らコネクタへ変番させると便利でるる。

ドライバ・ゲート回路１００の動作を第９Ａ図に示されている論理ゲートに関し て説明および指定することは容易でるるか、その回路の実現にはいくつかの技術 問題が存在する。一般的な問題は速度でめる。

というのは、多重ゲート段を通る伝播遅延が回路の応答と、バスで得ることがで きる可能な速度を大幅に低下させるからである。更に、バス上に十分な電圧ｆ、 発生できるようにするために、Ｚｉ［８５ａと、Ｓ子線８５ａと、Ｓ−線８５ｃ における高レベルの重なり合いを最小限にすることがめられる。また、電流ドラ イバ９２が飽和しないようにするために、低レベルの信号がほとんど重なり合わ ないようにしなければならない。３本の線全部を任意の長くない時間低レベルに するものとすると、ドライバ電流源９２におけるトランジスタが飽和することが めるから、線８５ａ〜８５．−の１本が高レベルになった時に応答は遅くなる。

トランジスタの飽和により、バイアスＶｃｓｉｈら電流が放出させられる効果も 及ぼすことがあり、そのためにチップ上の他の回路の性能を低下させる。

第９Ｂ図は、出力が高レベルの時は重なり合いが最小限でめり、出力が低レベル の時は賞なシ合いがほとんどない１段回路で本貫的に得るためのドライバ・ゲー ト回路１００全構成するために用いられる精密な回路の回路図である。大まかに いえば、ゲート動作は、多くのゲート段金信号を通すので々ぐて電流の向き？定 めることにより行われる３、ｚ　、　ｓ＝−、５−ｔ−ｔ、、それぞれＺ’　、 　Ｓ＋’　、　Ｓ−’　ト［。

て示さ力５ている内部バス８５ｍ’　、　８５ｂ’　、　８５ｃ’をそれぞれ有 するそれぞれのエミッタ・ホロワの出力でるる、ドライバ・デート回路１００は 第１　と第２の電ａ源１１０．１１２と、それぞれ第１と第２の電流操向回ｖｒ ：、ｑ１１５，１１７とを利用する１、各電流操向回路網は差動トランジスタ対 （以後１差動対−１と呼ぶ〕？含む７、 Ｓ十′　とＳ−′　に結合されている第１の差動対１２０ｉＤ１　が制御し、Ｓ ・′　とＳ−′　に逆のｆｉｔ序で結合されて（八も第２の差動対１２２　ｔ− Ｄ２が制御する。電流上向回路網１１７はＩ２により制御されて、３＋’　と３ −’　の一方または他方が低レベルにされるように、Ｋ流源１１２’、Ｉ２つの 差動対のいずれかへ向ける。

Ｚ′　を低Ｉ／ベルに引き下げる、Ｓ十′　とＳ−′　の一方全高レベルの１ま 放置して）か、Ｓ　＋　ｒとＳ−′　のうちの高レベルの方を低レベルに引き下 げる（ｚ’２高レベルに放置し、Ｓ＋′　とＳ−′　を低レベルに放置して）た めに、Ｅｌ　、　Ｅ２は、電流操向回路網１１５が電流源１１０　の電流金泥す 向きを定めるように、電流操向回路１１５ｔ−制御する。Ｅ入力１０２ａと１０ ２ｂのうちのただ一方が用いられる場合には、他方はそれの入力トランジスタ１ ０２Ｃのエミッタへそれを接続することにより、他方は無くされる。

第１０Ａ図は、バスにおける電圧の振れに応答して、相補論理レベル出力Ｑ、Ｑ ｔ−一対の出力線１３２ａ、　１３２ｂにそれぞれ与えるように動作する受信器 回路１３０　の論理ブロック図でるる。この受信器回路１３０はＢ＋　、　Ｂ− （ドライバＴ５におけるＢ＋ｌ！８０ｂとＢ−線８０ｃに対応するバスからの入 力）で示されている入力線１３５ａ、　１３５ｂと、工１で示されている条件付 反転線１３γとを有する。入力Ｍ１３５ａと１３５ｂにおける電圧差は２つの差 動増幅段１４０，１４２により増幅され、出力は排他的オアゲート１４５におけ る工１によりゲートされる。

第１０Ｂ図は、伝播遅延が最小でめるように受信器１３０を構成するために用い られる精密な回路の回路図でろる。差動増幅段１４０は電源１５０からの電流の 向きを制御する差動対金偏えている。差動増幅段１４２は第１と第２の並列差動 対１４２ａ、　１４２ｂを有する。両方の差動対は差動対１４０からの出力信号 を適切なエミッタ・ホロワを介して入力として受ける。各作動対１４２ａ　、　 １４２ｂの出力端子は適切なエミッタ・ホロワ１５２ａ、　１５２ｂを介してＱ とＱ　に結合される。しかし、差動対１４２ｍ、　１４２ｂの　出方端子は逆極 性でＱ、Ｑへ結合される。電流操向回路１５４は工１により制御されて、定電流 源１５５からの電流の向きを定め、差動対１４２ｍ、　１４２ｂの一方または他 方を作動させる。増幅段１４０は、それの前置増幅機能に加えて、増幅段１４２ へのより正の入力がとることができる電圧の範囲を制限するという重要な機能を 果す。これにより、回路網１５４　における電流操向トランジスタの飽和が阻止 される。し九がって、１１は出力の極性を制御して、前記したように、擬似よじ れ線対の使用により必要とされる選択的反転を行うという効果を有する。工１上 のレベルは、ｌ２ｔ−参照して先に説明し虎ようＫして、コネクタごとに交番さ せられる。

バスで伝えられる信号−８ＥＴスライス・ロジック上記の電流ドライバおよび差 動受信器に加えて、ＳＥＴスライス３５は適切な送出レジスタおよび受信レジス タと、スロット・アドレスｇ識、および送出レジスター受倦レジスタとシステム ・クロック信号との同期とのような原始バス・プロトコール動作を行うために制 御ロジックとを含む。

第１１Ａ図は、機能装置本体からのデータをバス・ドライバ７５へ送る九めのＳ ＢＴスライス３５内の回路を示す論理ブロック図でるる。ＳＢＴスライスは９つ のバス線対上の信号を駆動するための回路を含むが、１つの線対のための回路を 、ポート・スライスに共通な制御回路とともに示している。概略を説明すれば、 機能装置からの出力がＳ　ＥＮＤ入力端子で受けられ、ＡレジスタＨＯａとＢレ ジスタ１７０ｂの２つのレジスタのいずれかにロードされる。それらのレジスタ の内容はバスへ選択的に伝えることができる。レジスタ１７０ａは２：１のマル チプレクサ１７２ａと７リツプ７０ツブ１７３ｍで構成され、レジスタ１７０ｂ は２：１のマルチプレクサ１７２ｂと７リツプフロツプ１７３ｂにより同様に構 成される。７リツプフロツグ１７３ａと１７３ｂの出力はドライバ・ゲート回路 １００のそれぞれのデータ入力端子へ与えられ、ドライバ・ゲート回路１０Ｇは 、前記したように電流モード・ドライバ７５と交信する。各７リツプフロツプの 出力もマルチプレクサのデータ入力端子の１つへ伝えられる。

ポート制御回路３Ｔからの負荷許容信号と負荷Ｂ信号を負荷選択回路１７４が受 けて、適切な信号をマルチプレクサ１７２ｍ、　１７２ｂの選択入力端子へ伝え ることにより、レジスタ１７０ａ、　１７０ｂの　選択的なローディングを行う 。ローディングが許容され々いと、フリップフロップの出力端子からマルチプレ クサの入力端子の１つへの接続のために、各レジスタはそれ自体の値を保持する ことに注意すべきでめる。

送信選択回路１７５がＧＲＡＮＴ信号と５ＥＬＥＣＴ　Ａ信号を受け、ドライバ ・ゲート回路１００の条件付反転入力端子と許容入力端子へのそれらの信号の入 力をクロック制御して、レジスタ１７０ａ、　１７０ｂのいずれがバスへ送り出 すかを決定する。７リツプフロツプ１７３ｍ、　１７３ｂからの出力は逆極性で データ入力端子へ伝えられて、反転なしに真の多重化機能を達成することに注意 されたい。送信選択回Ｍ　１７５内の７リツプ７０ツブと同様に、フリップ７０ ツブ１７３ａ　、　１７３ｂはＴＣＬＫ　によりクロｙりされる。

第１１Ｂ図は、バス受信器１３０　からのデータをＲＣＶ出力端子と、ろるピッ ）　ｔ−ＤＩＲＥＣＴ出力瑞子へ出力次子のポート・スライス３５内の回路を示 す論理ブロック図である。ＲＣＶ出力端子は機能装置へ伝えられ、ＤＩＲＥＣＴ 出力端子はボート制御回路３７へ伝えられる。第１１Ａ図のように、データのた だ１ビツトの念めの回路が示されている。概略を説明すれば、入来データがクロ ック制御されてフリップフロップ１７７　（ｒ　ＳＲレジスタ」として示されて いる）に入力され、４つの深さのＦＩＦＯスタック１８０内に置かれる。このス タック内のデータは機能装置（およびＳＢＣロジック）へ伝えられる。ＳＢＣ回 路３Ｔはスタックの適切な処理のために読出しポインタと書込みポインタを維持 する。更に詳しくいえばバス線対からのデータは受信器１３０　で受けられ、Ｓ Ｒフリップフロップ１７７へ送られる。この７リツプ７０ツブの出力はＦＩＦＯ スタック１８０へ送られる。このスタック１８０は４つのラッチ１８１，１８２ 　。

１８３、　１８４　を備え、それらのラッチは並列接続されてスタック・レジス タを形成する。ラッチの出力は、第１と第２の２：１ｗルチプレクサ１８５ａ、 １８５ｂによシ実現されている４：１多重化機能により多重化すれる。ＦＩＦＯ バイパス・マルチプレクサ１８７がマルチプレクサ１８５ｍ、　１８５ｂからの 出力と、ＳＲ７リップ７０ツブ１７７からの出力金入力として受け、ＦＩＦＯレ ジスタｔｉは電流バスのデータを読出すことができるようにする。

書込み選択回路１９０が、ポート制御口Ｎ３７から書込みポインタを表す信号Ｗ ＡＯ、ＷＡＩ　、　ＷＡ２　ｔ−受け、この情報を復号してラッチの許容入力端 子へ信号を供給し、もしろれば、どのラッチ１８１〜ＮＩ４へ書込むかを選択す る。読出し選択回路１９５　がボート制御回路３７から信号ＲＡＯ、ＲＡＩ　ｔ −受け、この情報をマルチプレクサ１８５ａ、　１８５ｂの選択入力端子と許容 入力端子へ送る。ＦＩＦＯスタック１８０は、ＴＣＬＫ　が低レベルの時に、許 容状態にされることに注　意され念い。

先に説明したように、各ポート・スライスは、ＡレジスタとＢレジスタおよびＦ ＩＦＯスタック・レジスタが組合わされた９つのドライバと受傷器を含む。

各スライスは、ＡレジスタとＢレジスタおよびＦＩＦＯスタック・レジスタが組 合わされていない１゜番目のドライバおよび受信器も含む。ドライバ・ゲート回 路への入力と受信器からの出力は、ＴＣＬＫによりクロックされるフリップフロ ップで６って、１゜番目のドライバおよび受信器が情報のいわゆる「シンプル・ ビット、ｉヲ送り出し、および受信するように動作させる。シンプル・ビットは ＡＣＫ　信号、！：　システム制御信号のために用いられる。

第１２図は、少くとも１つのボート・スライス３５内の回路のうち、パス上のＴ ＳＬＯＴ　フィールドを機能装置のハードワイヤされたスロット・アドレス（以 下のバスΦデータ・フォーマットについての説明参照）に相関させる部分を示す 論理ブロック図である。先に説明し次回路のそれらの部分に対しては、対にされ た要素を区別する念めにアルファベットの記号がつけられていることを除き同じ 参照番号を用いている。好適な実施例においては、この回路は全てのＳＢＴスラ イス中に存在するが、相関を実行するためのモードでただ１つのＳＥＴスライス が動作させられる。これは信号ＴＳＬＯＴ　ＭＯＤＥにより決定される。この信 号は、１つのボート・スライス「Ｍｏｄｅｌｌに対しては高レベルでるり、残り のスライスｒ　Ｍｏｄｅ　０１に対しては低レベルでるる。

モード選択回路２２０が信号５Ｍ０ＤＥを発生し、その信号はスロット発生回路 ２２５へ送られる。　このスロット発生口１％　２２５はハードワイヤされたス ロット・アドレス５ＬＯＴ　Ｏ−５ＬＯＴ４　を入力とじて受け、ＴＳＬＯＴモ ードにおいて対応する信号Ｓｏ　−８４とスロット・パリティ信号ＳＰヲ発生す る。ｓｏ〜Ｓ４は５つの受信器１３０ａ〜１３０ｅ　のそれぞれの工１入力端子 へ送られ、ＳＰは６番目の受信器１３０ｆの工１人力燗予き送られる。受信器１ ３０ａ〜１３０ｅの出力は、前記したようにして、フリップ７０ツブ１７７ａ〜 １７７ｅへ送られる。７リツプフロツプ１７７ａ〜１７γｅの負出力はＦＩＦＯ スタック１８０息〜１８０ｅへ前記したようにして送られ、がっＦＩＦＯバイパ ス・マルチブレフサ１日７ａ〜１８７ｅへ送られる。フリップフロップ１７５ａ 〜１７５ｅ　の正出力は互いにＯＲ操作されて信号ＭＡＴＣＨを生ずる。受信信 号がｓｏ〜Ｓ４に一致する時はその信号ＭＡＴＣＨＦ′ｉ常に低レベルである。

ＴＳＬＯＴモードにおいては、ＦＩＦＯバイパス・マ／’　ｆ　フレクｔ　１８ ７ａ〜１８７ｅは不能状態にされる。

受信器１３０ａ〜１３０ｅ　Ｆｉ差動バス信号とスロット・アドレス信号Ｓｏ　 −８４の間で排他的オア機能を実行するから、全てのアドレス・ビットがバス・ ピッロット検査回路２３Ｇはバスで送られるス°ロット・パリティ（Ｒ５）とＭ ＡＴＣＨ’ｔそれの入力として受け、妥幽なスロット検出が起きたかどうかを決 定する。

第１３　ｆＰＪｕ　ＢＩＱ　Ｑ号トＡＣＫ信号ｔ”　ＴＣＬＫ　Ｋ対して示すタ イミング図である。第１の機能装置がＴＣＬＫの立上り縁部に応答してバスにそ れのＢＩＱ信号を置き、ＴＣＬＫの次の立上ジ縁部でバスからそれのＢＩＱ償号 を除去する。ＢＩＱ信号は第１０図には単一の信号として示されているが、ただ １つのＢＩＱ線対が負で、極性はおそらくボート位置に依存することを憶い出さ れたい。第２の機能装ｆ（すなわち、情報を受ける）がＴＣＬＫ　の立上り縁部 でデータをストローブする。この点で、第１の機能装置はそれの情報をバスから 既に除去しているが、この事実は第２の装置へまだ伝えられていないことに注意 すべきでおる。

次に、ＢＩＱ　の受信を確認するために受！　ＳＢＣロジックにより確ｇ（ＡＣ Ｋ）信号が発生される。それらのＡＣＫ信号は、受けたＢＩＱの処理後に機能装 置により発生される「応答）と混同すべきでない。

応答については後で詳しく説明する。

単一の信号としてまとめて示されているＡＣＫ信号もＴＣＬＫの立上Ｔ）８部で 送られ、１サイクルの間妥当でるる。送り出し機能装置ポストは、次のクロック ・サイクル中のＴＣＬＫの立上り縁部においてＡＣＫ　Ｍ　ｋストロークする。

ＡＣＫ信号はそれらの信号の対応するＢＩＱ　より２クロツク・　サイクルだけ 遅れる。ＡＣＫ信号が「シンプル・ビット」　チャンネルを用い、ＢＩＱが一定 のデータ・　チャンネルを用いるから、この遅れによりバスは最高速度で機能で きる。ＡＣＫ信号についてのより詳しい説明は、ＳＢＣ回路の説明に関連して後 で行う。

システム制御信号 ３つの各システム制御信号が、全てのボートへのバスにまとめられている線対上 のパーティ線信号として駆動される。それらの信号は３つのＳＥＴポートの「シ ンプル・ビット」チャンネルで送られる。それらの信号のタイミングは他の全て のパーティ線信号と同じでるる。それらの信号ＲＥＳＥＴ、　ＡＣＬＯ。

ＤＣＬＯについて説明することにする。

ＲＥＳＥＴは、全ての機能装置と制御ロジックを既知状態にセットできるように 、全ての機能装置のためのリセット信号を与える。

ＡＣＬＯは、電源障害が切迫していることを機能装置へ仰らせることにより、各 装置がその装置において行われているプロセスの状ａｔ、それがどのようなプロ セスでおっても、保持することを開始することを指示する念めに用いられる。

ＤＣＬＯは、ＤＣ電源が故障しかかつており、したがって機械の停止までに非常 に短い時間しか残っていないこと全機能装置に知らせるために用いられる。この 信号はポートをリセットし、機能装置本体をリセットする。

／＜Ｘ・データ・フォーマット 以下の記述は、バス線３ｏを介する機能装置間の通信に用いられるフォーマット についてのものである。まず初めにＡＣＫ　７オーマツトについて説明し、次に ＢＩＱ　フォーマットについて説明する。

ＡＣＫ信号は、送られ九ＢＩＱが受信された結果を表す２ビツトの２道コードを 与える。それらのコードは次の通りでるる。

ＡＣＫＩ　ＡＣＫＯ ＯＯ受信したＢＩＱ　は全て良し １　０　受信機能装置は動作中 １　１　受信機能装置は故障 前記のように、システム通信の基本的な単位（すなわち、［バス語１）はバス情 報量子（ＢＩＱ）　でるる。１つの装置は各バス・サイクル（２５ｎｓ　）　ご とに１つのＢＩＱをバスを介して別の装置へ転送できる。しかし、ＢＩＱ　ｌ： ｊ標準６４ビット・コンピュータ語より多くのピッ）！−含んでいることに注意 すべきである。

同じ送信側により同じ受信側へ送られ、１つの通信を構成する１つまたはそれ以 上の連続するＢＩＱ列は転送と呼ばれるものを作Ｃ８げろ。転送は「オペ、レー ション１および「応答」と呼ばれる２種類のもののうちのいずれかとすることが できる。オペレーションというのは、送信側の主導の下に行われて、別の装置に るる動作を行わせる転送のことでるる。

応答というのは、るるオペレーションを受けた受信側が適切な動作を行った後で 、その受信側によりそのオペレーションの送信側へ戻される転送のことでるる。

後で詳しく説明するように、下記のような６種類のデータ・オペレーションと、 ５種類のメツセージ・オペレーションと、５種類の応答がめる。

データ・オペレーション　：読出ｔ。

書込み 交換アンド 交換オア 交換書込み ２語読出し メツセージ・オペレーション　：メッセージ送出率メツセージ応答 小ハードウェア送出 受信及び解放バッファ 受信及び非解放 応　答　０　正常データ応答 ２語読出し応答 メツセージ応答 データ誤り応答 不当オペレーション応答 ＢＩＱのフォーマットを以下に示す。

ＣｈｌｐＮｏ、：　＜−０−×−１−×−２−×−３−×−４−×−５−＞ｌ　 ＤＡＴＡ　ｏｒ　０ＰＫＲＡＴＩＯＮ　−ＢｌｔＮｗｎ、：　００００００００ ００１１１１１１１１１１２２２２２２１２２２３３３３３３３３３３４４４４ ４４４４０１２３４５６７８９０１２３４５６７８９０１２３４５６７８９０１ ２３４５６７８９０１２３４５６７ど−６−×〜　７　−＞＜−８−＞＜−９− ＞ど−１０−〉・・・　ＩＦ乳α１ＴＡＧＩＳＰＲＥＩＦＩ？ＭＩＥＩＴ鋤アＩ ＰＩＭＩ４４５５５５５５５５５５６６６６　６６６６６　６７７　７７７７　 ７７７　７　１３８８８８８　８　８１１９０１２３４５６７８９０１２３　４ ５６７８　９０１　２３４５　６７８　９　０１２３４５　６　７チツプ番号は １１個のＳＥＴスライスのうちのどれが特定のビット送り、受けるかを指すもの でろムチツブ１〜９はモード０で動作し、チップ１０はモード１で動作する。各 ＳＥＴ　スライスは、それの８つの情報ビットに加えて、１つのパリティ・ビッ トと、シンプル・ビット・チャンネルとを含む。

上に示したように、ＢＩＱは８つの「制御フィールドｌ　ＦＳＬＯＴ、　ＴＡＧ 、　５ＰＲＥ、　ＦＲＭ、　Ｅ、　Ｐ、　ＴＳＬＯＴ、Ｍと、「データマ九はオ ペレーション１とラベルをつけられた６４ビツト・フィールドより成る。その内 容は制御フィールドの内容に依存する。転送は１つまたはそれ以上の連続して送 られるＢＩＱ　よ構成る。各制御フィールドの意味についてはすぐ下で説明する 。転送の各ＢＩＱの可変フィールドの内容については、種々の転送の種類に対し て次に定義する。

５　ヒｙ　トＦＳＬＯＴ　７（−ルドは、ＢＩＱ　を発生した機能装置を定める ものでるって、装置のス；ット◆アドレスに対応する。この転送の受信側は、必 要な任意の応答をアドレスするためにこのスロットを用いる。

５ピツ）　ＴＳＬＯＴはＢＩＱの宛先アドレスである機能装置を定める。各バス ・サイクル中に、全てのポートはそれらのビットに対応するバス線の状態を調べ 、それらの値をその装置のスロット・アドレスと比較し、ＢＩＱがその装置にア ドレスされているかどうかを決定する。また、６ビツトＴＳＬＯＴフイールドは 奇数パリティを含む。

３ビツトＴＡＧフイールドは、オペレーションを指定する任意の転送の全てのＢ ＩＱに含まれ、そのオペレーションに応答して、変更されないで、送られた任意 の転送へ受信側により戻される。オペレーションを開始させる機能装置はＴＡＧ 　フィールドを希望に応じて自由に定める。応答する機能装置はそれの値に何の 意味もつけず、受けた値を単に記憶して、任意の応答においてその値を反射する 。ＴＡＧフィールドの目的は、各機能装置からの応答を待つことなしに８つまで のオペレーションを機能装置が開始できるようにし、しかも与えられ念応答をど のオペレーションにめてはめるかを明確に決定できるようにすることでろる。し たがって、ＣＰＵは、命令をプリ７エツチする念めのメモリの読出しと、１つの オペランドを７エツチするための第２の読出しと、第２のオペランドを７エツチ するための第３回の読出し等を、各オペレーションが異なるＴＡＧ　フィールド で送られる限り開始でき、ＣＰＵは戻ってくるデータを明確に識別できる。

以前に受けたオペレーションに対する応答を受ける前に機能装置がめるオペレー ションを開始したとすると、オペレーションが同じ装置へ宛てられたものとして も、未決定のオペレーションに対する応答が送信された順序で受信されるという 保証はない。

応答を識別するために、応答が予測される未決定の各オペレーションごとに異な るＴＡＧコードを機能装置は送らねばならない。

ＴＡＧフィールドは、機能装置内で応答を送らねばならない場所との関連をＴＡ Ｇコードが有するように、ＴＡＧコードを割当てることにより、オペレーション を発生した機能装置がそれ自身の効率を高くするができるようにもする。たとえ ば、ＣＰＵはＴＡＧコードの半分をそれのカッシュ（ｃａｃｈｅ　）　Ｋ　Ｉｔ 当て、残りの半分をそれのＡＬＵに割当てることがめる。

３ビットＦＲＭ　（フォーマット）フィールドハロ４ビツト・データ／オペレー ション・フィールトノフォーマツ）ｔ一定めるとともに、ＢＩＱが転送の最後の ＢＩＱ　’″ｒ″るるか、または他のものが後続するかを指定する。ＦＰＭフィ ールドに対する値は次のように定義される。

０　１　１　オペレーション開始（延期される）１　１　１　オペレーション延 期 １１０　単−ＢＩＱオペレーション ０　０　１　応答開始（延期される） １　０　１　応答延期 １　０　０　単−ＢＩＱ応答 ビット７６は、他のＢＩＱが後続すれば０１　転送の最後のＢＩＱでろれば１で ある。このビットはＴＥＲＭとも呼ばれる。

ビット７７は、オペレーション転送に対シては１、応答転送に対しては０である 。このビットは０ＰＥＲとも呼ばれる。

ビット７８は、単−ＢＩＱ　転送に対しては０，２つのＢＩＱ転送に対して１″ ｔ１でろる。

Ｍ（保守）ビットｈ全ての正常伝送で０である。

Ｍ＝１は保守転送を示す。保守転送は普通はＳＶＰによってのみ送られる。Ｍビ ットは二重の目的を果す。第１の機能は、２８Ｍフィールド内のオペレーション ／応答（ＯＰＥＲ）ビットに組合わされたオーバライド転送でろって、機能装置 が動作中またはそれのＢＲＯＫＥフラッグがセットされていても、その機能装置 がＳｖＰからのろる保守指令に応答すべきことを機能装置に仰らせることでるる 。オーバライド転送はＳＶＰからの指令だけを受けること、および機能装置へ向 けられた他の全ての転送ｔ−ＮＡＣＫ（肯定応答されない）すべきことを機能装 置へ矧らせる。オーバライド転送が、受信装置に、整列された入来伝送をめまり に詳しく書かせることと、進行中のオペレーションを回復できないやり方で中断 させることの少くとも一方を行わせることがめる力）らオーバライド転送の使用 においては細心の注意を払わなければならない。

Ｍビットの第２の機能は、機能装置の保守ノ・−ドウエアへ向けられるＳＶＰか らの指令全識別することである。それらの指令は、機能装置がＳＶＰからの転送 を直ちに単一に識別できるように、Ｍビットによりフラッグされる。したがって 、機能装置が保守指令だけを受けるモードの時にｓｖｐ　力ｘら来なかった全て の伝送全機能装置がＮＡＣＫできる。

Ｅ（誤！ｌｌ）ビットは、現在の応答が受けたオペレーション転送に対する誤り 応答であることを示す。

応答を送っている機能装置が、たとえば、データの異常、または不法なオペレー ションが機能装置が正常な応答を終了して送ることを阻止する場合のように、要 求されているオペレーション転送をうまく終了できない時に、その機能装置はＥ ビットを七ッ卜すべきである。

Ｐ（ファントン）ビットは伝送が重信伝送でるることを指定するためにセットさ れる。重信伝送は正常伝送と同じようにして承認されるが、伝送は実際には受信 ボートのＦＩＦＯスタックには置かれない。

重心伝送を用いることにより、ＳｖＰは、動作中のシステムの状態を乱すことな しに装置ｔ−調べ、バスの完全性を試験できるっ 次に、データとメツセージのオペレーションについて説明する。

ＦＳＬＯＴ、ＴＡＧ、５ＰＲＥ、ＦＲＭ、ＴＳＬＯＴ、ＰおよびＭのフィールド に加えて、データ・オペレーションＢＩＱ　はフィールドＰＲＯＣＥＳＳ　ＩＤ 、　ＢＹＴＥＭＡＳＫ。

ＯＰ、　ＣＮＴ、　ＷＯＲＤ　ＡＤＤＲＥＳＳ　ｔ−含む。データ・オペレーシ ョンの最初のＢＩＱは次のフォーマットに常に合致する。

＜−０−’：）＜−１−＞＜−２−＞＜−３−＞＜−４−＞ｊ　ＰＲＯＣＥＳＳ 　ＩＤ１０Ｆ　ＩＣＮＴ　ＩＢＹＴｎ仏５Ｋｌ−−−−ｊＷＯＲＤ・・・Ｑ１２ ３４５６？８９０１２３４５　６７Ｂ９　０１２３　４５６７８９０１　２３４ １ｉ　６７８９・・・　ＡＤＤＲＥ８Ｓ　Ｉ　Ｆ８ＬＯＴ　）ＴＡＧ　ｌ　８Ｐ ＲＥ　１日型１ｇ１Ｔ８ＬＯＴ　ＩＰＩＭＩ・１１ＦＳＬＯＴＩＴＡＧ１８Ｐａ ｐＨ１１１ＯＩＴＳＬＯＴ　ＩＰＩＯＪＦＲＭフィールドは、単−ＢＩＱオペレ ーションに対しては１１０でなければならず、または２　ＢＩＱオペレーション に対しては０１１　でなければならない。

２　ＢＩＱ　オペレーションに対しては、第２のＢＩＱはビットＯ〜６３のデー タを常に含み、かりＦ’ＭＲ＝　１１１　？有する。全ての２　ＢＩＱ転送にお けるように、ＴＡＧフィールドとＴＳＬＯＴフィールドは両方のＢＩＱにおいて 同じで表ければならず、保守転送におけるのを除いてＭ＝Ｑでなければならない 。

１６ビツトＰＲＯＣＥＳＳ　ＩＤフィールドは送信側のＰｒｏｃｅｓｓ　ＩＤ　 ＹｔＲ別する。他のプロセスと交信するために、全てのプロセスに自身のＰｒｏ ｃｅｓｓ　ＩＤ　ｆ割当てねばならない。はとんどの受信側はこのフィールドを 使用しないが（例外：メツセンジャとスケジューラ）、全てのオペレーションは 、特殊なトレース・ハードウェアによシン７トウ工ア透過性診断と性能モニタを 行えるようにするために、この識別ラベル金倉ｔ々ければならない。

８ビットＢＹＴＥＭＡＳＫ　は６４ビツト・ハードウェア語の各バイトごとに１ ビツトを含み、アドレスされた語のどのバイトに対してオペレーションにより働 きかけるべきかを定める。たとえば、書込みオペレーションは、アドレスされた 語のバイトのうち、そのオペレーションによジ送られたＢＹＴＥＭＡＳＫの対応 するビット中の１により示されるバイトだけを変更し、読出しオペレーションに おいてＨＢＹＴＥＭＡＳＫ　Ｈ無視される。データのバイトはＢＹＴＥＭＡＳＫ フィールドに従って詰められず、それよりも送られて語内のそれらのバイトの通 常の位置に受けられも応答め受信側は、要求がめれば、受けたバイトの長さを正 しくそろえなければならない。

データオペレーションのための４ビツトＣＮＴ　フィールドに保留フィールドで あって、実行されない。

典型的な用途は、０と１５（１０進数）の間の数でろって、オペレーションによ り働きかけられる語の数より１少い数を含むことである。したがって、単一語読 出しオペレーションのためにはＣＮＴフィールドは０を含み、ＣＮＴフィールド 中の３は４語オペレーションを示す。

２８　ヒツトＷＯＲＤ　ＡＤＤＲＥＳＳ　７（−ルトｈ、オペレーションにより 働きかける（最初の）６４ビツト・ハードウェア語のアドレスを含む。多重語オ ペレーションのためには、次の語のためのアドレスは各次の語のための語アドレ スを増すことＫより得られる。

４ピツトＯＰフイールドは、下記のように、受信側により実行すべきオペレーシ ョンを定める４ビツト囃オペレーシヨン・コードを含す。

０００　０　定められず ０００　１　定められず ００１０　書込み ００１１　読出し ０　１００　交換オア ０　１０１　交換アンド ０　１１０　交換書込み １０００　メツセージ送出 １００１　小メツセージ送出 １　０１　０　ハードウェア送出 １０００　受信及び解放バッファ １　１００　受信及び非解放 １　１　０　１　定められず １　１　１　０　定められず １１１１保留 メツセージ・オペレーション転送は１６ビツトにヨクテータ・オペレーション転 送から区別できる。

それはメツセージ・オペレーション転送に対してはＩＴ委り、データ・オペレー ション転送に対してはＯである。

以下のｍに上に表で示し九６データ・オペレーションを定めるものである。オペ レーションが１つのＢＩＱで送られる場合にはＦＲＭ＝１００でめり、データの ために第２のＢＩＱがめられるものとすると、初めのＢＩＱに対してはＦＲＭ＝ ０１１でめり、を１つまたはそれ以上の応答で送信側へ戻すことを受信側に指令 するＩ　ＢＩＱのオペレーションでろ為書込みは、アドレスされた場所における データをオペレーションの第２のＢＩＱに送られたデータで置き換えることを受 信側に指令する２　Ｂ１．Ｑオペレーションでおる。アンド命オペレーションお よびオア・オペレーションと同様に、誤りの場合を除いて書込みオペレーション には応答は期待されない。

ＢＹＴＥＭＡＳＫに組合わせて用いられる全ての書込みオペレーションは交換書 込みオペレーションを用いることを強くすすめる。その理由は、部分語の書込み が、書込み前の読出しを行うためにメモリ制御器を必要とするからである。読出 しにデータの誤りが存在すると、書込みオペレーションの元が予測されない応答 を受ける。

交換アンドは、上記のように読出しオペレーションを行うことを受信側に指示し 、それから同じ場所でアンド・オペレーションを行うことを受信側に指示する２ 　ＢＩＱオペレーションである。このオペレーションの効果はめる場所からデー タを検索し、それからその場所におけるるるピッ）ｔ−１他のプロセスがその間 にデータを交換できないようなやり方でクリヤすることでめる。交換アンドと、 下記の他の交換オペレーションにおいては、ＢＹＴＥＭＡＳＫフィー１）”はオ ペレーションの第２の部分だけに適用される。オペレーションの読出し部分はＢ ＹＴＥＭＡＳＫフィールドが１でるるかのようにしてオペレーションの読出し部 分が実行されるから、アドレスされた語の全内容が送信側に応答して戻される。

交換オアは、前記した読出しオペレーションを実行すること、およびそれから同 じ場所においてオア・オペレーションについて実行することを受信側に指示する 。このオペレーションの効果は、ある場所からデータを検索し、それから、他の プロセスがその間にデータを交換できないようなやり方で、その場所におけるあ るビットをセットすることでろる。

交換書込みは、アドレスされた場所における読出シオペレーションの実行と、そ れに続く、オペレーションの第２のＢＩＱ中の送信側により供給されるデータの 書込みを実行することを受信側に指示する２Ｂ　Ｉ　Ｑオペレーションである。

２Ｗｔ読出しは、アドレスされた場所と次の引き続く場所を読出し、両方の語を 単一の２　ＢＩＱ　転送で送信側へ戻すことを受信側に指示するＩ　ＢＩＱ　オ ペレーションである。２語読出しのための語アドレスはＯに等しい最下位ビット を有する。したがって、２語応答は第１のＢＩＱに偶数の語アドレス・データを 含み、第２のＢＩＱに奇数の語アドレス・データを含む。各場所のバイトのうち 、対応するビットのＢＹＴＥＭＡＳＫが１であるようなバイトだけが応答に戻す 必要がめる。ある特定のバイトに対するビット中にＯが存在することは、バイト 位置が応答で無視されるということを受信側に仰らせる。ＢＹＴＥＭＡＳＫは両 方のアドレスされ要語へ与えられる。

次に、メツセージ・オペレーションについて説明する。ＦＳＬＯＴ、ＴＡＧ、５ ＰＲＥ、ＦＲＭ、ＴＳＬＯＴ、Ｐ。

Ｍ　および　ＰＲＯＣＥＳＳ　ＩＤのフィールドに加えて、メツセージ・オペレ ーショｙ　ＢＩＱはフィールドＯＰ、　ＣＮＴ、ＲＰＲＯＣＥＳＳ　ＩＤ、ＲＶ ＥＲ８ＩＯＮ　ＩＤ　’に含む。メツセージ・オペレーションのｊｕｌＤ　ＢＩ Ｑは次のフォーマットに常に従う。

（’ｈｌｐＮｏ、　＜−０−×−１−＞＜−２−＞＜−３−×−４−＞ＢＩＱ　 ＃１　１ＰＲＯＣＦｌｉＳ８１Ｄ　Ｉ　ＯＰ　ＩＣＮＴ　ＩＲＰＲＯＣＫ８８１ Ｄ　ＩＢＩＱ＃２　１ Ｂｉｔ　Ｎｕｎ、００００００００００１１１１１１　１１１１　２２２２　２ ２２２２２３３３３３３３３３３０１２３４５６７８９０１２３４５　６７８９ 　０１２３　４５６７８９０１２３４５６７８９〈〜　５　−×−６−×−７− ＞　＜−８−ン＜−９−＞＜−１０−＞Ｉ　Ｒ■Ｒ８ｌ０Ｎ　ＩＤ　ＩＦ８圓Ｔ ＩＴ届１８ＰＲ町０１１１０１Ｔ８ＬＯＴ　ＩＰＩＯｌｌ　１Ｆ８ＬＯＴＩＴＡ Ｇ１８ＰＭＪ１１１１０１Ｔ８ＬＯＴ　ＩＰｌＯ１４４４４４４４４４４５５５ ５５５５５５５６６６６６６６６６８７７７７７７７７７７８８８８８８８８０ １２３４５６７８９０１２３４５６７８９０１２３４５６７８９０１２３４５８ ７８９０１２３４５６７ＦＲＭフィールドａ、単−ＢＩＱオペレーションに対し ては１１０、または２ＢＩＱオペレーシヨンに対しては０１１でなければならな い。２　ＢＩＱオペレーションに対しては、第２のＢＩＱは、ビット０〜６３の メツセージ情報の残りを含む拡張でろって、ＦＲＭ＝１１１を有する。全ての２ −　ＢＩＱにおけるようにＴＡＧフィールドとＴＳＬＯＴフィールドは両方のＢ ＩＱ　で同じでなければならない。メツセージ・オペレーションに対してはＭビ ットは０でなければなら々い。

１６ビツトＲＰＲＯＣＥＳＳ　ＩＤ　フィールドは転送ｋｌ−ｊるべきプロセス のＰｒｏｃｅｓｓ　ＩＤを含む。

ＰＲＯＣＥＳＳ　ＩＤ　フィールドは、上記のように、転送を送るプロセスのこ とを指すことに注意されたい。

２４　ヒラ）　ＲＶＥＲ８ＩＯＮ　ＩＤ　７　イーｋ　トＦ’ｉ、メツセージを 受けるべきプロセスのＶｅｒｓｉｏｎ　ＩＤ　ｔ−含む。

ＣＮＴフィールド１１．０と１５（１０進数）の間の数でろって、オペレーショ ンにより働きかけるべきメツセージ・バッファの数よ？）１だけ小さい数を含む 。したがって、バッファの数が１でろればＣＮＴ＝０でめり、ＣＮＴ二３は４つ のバッファ・メツセージを示すっ ４ビツトｏＰフイールドは、前記データΦオペレーションによ９表にされ、転送 の受信側により実行されるオペレーションを定める４ビット−コードをｆｔｒ。

次に、メツセージ・オペレーションについて説明する。

メツセージ送り出しは、受信側の領域に付随するプロセスへ別のプロセスがメツ セージを送っていることを受信側に合図する２　ＢＩＱオペレーションである。

この２ＢＩＱ転送の第２のＢＩＱは、メツセー′）を受信すべきファンネルＩＤ 　ｔビット０〜７に含み、ビット３２〜６３は８語境界上にメツセージ・バッフ ァの重要な物理アドレス（Ｇｒａｎｄ　Ｐｈ７ｓｉｃａｌＡｄｄｒｅｓｓ　）　 を含む。オペレーションの受信側は、受偏プロセスが受信側の領域罠存在するか 否か、およびめられているファンネルが許容されたか否かを調べなければならな い。それらの諸条件音調べたら受信側はそれらの調査の結果を反映するメツセー ジ応答を送り、そのメツセージをプロセスのためにファンネルにとりつけねばな らない。

小メツセージ送り出しは、別のプロセスがメツセージを送っていることを受信側 に知らせ、実際のメツセージがこの転送のボデー内に含まれて、バイトの数が　 ＣＮＴフィールドで示されていることを受信側へ知うせる２　ＢＩＱオペレーシ ョンである。この２　ＢＩＱ転送の第２０ＢＩＱにおいては、ビットＯ〜７は、 メツセージを受信すべきファンネルＩＤ　を含み、ビット８〜２３は送信側のリ ンクコードを含み、ビット２４〜６３はメツセージのボデー（５バイト）ｔ−含 む。小メツセージ送り出しオペレーションの受信側は、受信プロセスが受信側の 領域に存在すること、要求されたファンネルが許容されること、およびメツセー ジのボデーに対するメツセージ会バッファが存在すること金調べるべきでるる。

それらの点検が終ったら、その点検の結果を反映するメツセージ応答を送り出す こと、メツセージのボデーをメツセージ・バッファ内に置くこと、およびバッフ ァ１１−要求されているファンネルにとりつけることを受信側は置かねばならな い。

ハードウェア送り出しは、この機能装置におけるハードウェアへ伝えるべき情報 を別のプロセスが有することを受信側に合図する２　ＢＩＱオペレーションでめ る。このオペレーションの第２０ＢＩＱは伝えるべき情報を含む。このオペレー ションの受信側は、受信プロセスＩＤがこの機能装置のハードウェアでるること を調べ、もしそうであれば第２０ＢＩＱに含まれている情報に働きかける。第２ のＢＩＱに働きかけた後で、受信側は最初の点検の状態と、第２のＢＩＱ　に働 きかけた結果の状態とを反映するメツセージ応答を送らなければならない。

受信および解放バッファは、ＲＰＲＯＣＥＳＳ　ＩＤフィールドによフ示される プロセスによフ送られたメツセージが、ＰＲＯＣＥＳＳ　１Ｄ　；ｙイールドに より示されるプロセスにより受けられたことを受信側へ回らせる２　ＢＩＱオペ レーションでろる。このオペレーションを受けた時に、受信側は保持されている メツセージ・バッファの全体のカウント、を減少し、戻すしたバッファを全体の プール（ｇｌｏｂａｌ　ｐｏｏｌ　）　Ｋ再ヒト！ｌｌ’ｆｆ、次に、ＲＰＲＯ ＣＥＳＳ　ＩＤ　フィールドに対応するプロセスが受信側の領域に存在するか否 かを調べ、もし否であれば受信側は、ここにプロセスが存在してい々いことを示 すメツセージ応答を送らなければなら々い。そのプロセスが存在するもノドすル ト、ＲＰＲＯＣＥＳＳ　ＩＤがＣＮＴ　フィールドにおける値だけ通ったバッフ ァの数を受信側は減少し、重要な初荷アドレスにより指示されたバッファをフリ ー・バッファ・プールへ戻さなければならない。それから、受信側は終了がうま くいったことを示すメツセージ応答全速らねばならない。

受信および非解放は、ＲＰＲＯ（１８８ＩＤフィ　−ルドにより識別されたプロ セスにより送られたメツセージが、ＰＲＯＣＥＳＳ　ＩＤフィールドにより識別 されたプロセスにより受けられたことを受信側へ知らセル１ＢＩＱオペレーシヨ ンでるる。こノオヘレーションを受け九ら、受信側は、ＲＰＲＯＣＥＳＳ　ＩＤ フィールドに対応するプロセスが受信側の領域に存在するかどうかｔｖＩ４べ、 もし存在していなければ、ここにはそのプロセスが存在していないことを示すメ ツセージ応答を送らねばならない。また、そのプロセスが存在し九とすると、Ｒ ＰＲＯＣＥＳＳ　ＩＤ　フィールがＣＮＴフィールド内の値だけ通ったバッファ の数を受信側は減少せねばならない。しかし、この装置にとりつけられている全 体のメツセージ・バッファの数は不変のままである。それから、受信側は終了が うまく行われたことを示すメツセージ応答を送らねばならない。

次に、応答について説明する。応答というのは、オペレーション送信の受信側に よシ送られる送信のとと〒Ａ２．一般に−オペレーションの送信側はオペレーシ ョン転送の応答を待つものである。機能装置は応答を待っている多くの実行され ていないオペレーションを有することかめるから、応答装置はオベレ〜ジョン転 送中の情報のいくつかを戻してやらなければならない。そうすると、送信装置は その応答を検出し、その応答を実行されていないオペレーション転送に一致させ ることができる。戻すために必要な情報はＴＡＧフィールドとＦＳＬＯＴフィー ルドでめる。応答機能装置はオペレーション転送のＦＳＬＯＴ　ｔ−とり、それ 全応答転送ＯＴＳＬＯＴ　ｖｃｇＬき、それがらそれ自身のスロット・アドレス ｔ　ＦＳＬＯＴスロットに置く。

あるオペレーションに対する正常データ応答はＦＲＭ＝１００ｔ−有し、かつビ ットＯ〜６３に要求されたデータを含むＩ　ＢＩＱ転送よジ成る。要求され念デ ータの最初の語は第１のＢＩＱのビット０〜６３にめり、第２の語は第２のＢＩ ＱのビットＯ〜６３にろる。

メツセージ応答はメツセージ送出オペレーションに応答して送られるＩ　ＢＩＱ 転送であって、下記のフォーマットを有する。

ＣｈｌｐＮｏ、：（−０−×−１−＞＜−２−＞＜−３−＞＜−４−×−５−＞ Ｂｉｔ　Ｎｕｍ、：００００００００００１１１１１１　１１１１　２２２２２ ２２２２２３３３３３３３３３３４４４４４４４４０１２３４５６７８９０１２ ３４５　６７８９　０１２３４５６７８９０１２３４０７８９０１２３４５６７ ＜−６−×−７−＞＜−８−＞＜−９−＞＜−１０−＞・・・１ｃｃｏｐｇ　１ Ｆ８ＬＯＴＩＴＡＧＩＳＰＲＩ１１００１１１Ｔ８ＬＯＴ　ＩＰＩＯＩ４４５５ ５５５５５５５５６６６６　６６６６６　６７７　７７７７　７７７　７　８８ ８８８８　８　８８９０１２３４５６７８９０１２３　４５６７８　９０１　２ ３４５　６７８　９　０１２３４５　６　７１６ビツトＣＣ０ＤＥ　（終了コー ド）フィールドはメツセージ−オペレーションの終了がうまく行われたか否か、 またうまく行われなかったのであれば誤りの種類は何でるるかを示す。妥当終了 コードの表を下に示す。

正　常　００００ 領域内にないプロセス　０００１ 許容されていない受信器ファンネル　０００２消滅した受信器プロセス　０００ ４ 利用できるメツセージ・バッファなし　０００８０Ｐ　フィールドは応答を生じ たオペレーション転送のＯＰフィールドを反映する。

Ｅビットは異常応答でめる任意のメツセージ応答に対してセットされる。実際の 誤りコードはＣＣ０Ｄ］ｌｉｌ：フィールドに存在する。応答の受信側は、例外 処理器への分岐を生ずるためにＥビットｔ−使用できる。

データ誤り応答は、訂正できるデータの誤フ、ま之は訂正できないデータの誤り が、オペレーションの実行中に検出された時に、装置により発生される　２　Ｂ ＩＱ応答でるる。フォーマットは次のとおりでるる。

ＣｈｌｐＮＯ，：　＜−０−×−１−＞＜−２〜＞＜−３−＞＜−４−＞ＢＩＱ 　＄１　１ＰＲＯＣＫ８８１Ｄ　１０Ｐ　ＩｃＮＴ　ＩＳＹＮＤＲＯＭＥｌ−− −−１ＷＯＲＤＢＩＱφ２　１ＤＡＴＡ Ｂｉｔ　Ｎ１１ＩＴ＋、：　００００００００００１１１１１１　ｔｉｌｌ　２ ２２２２２２２２２３３３３３３３３３３０１２３４５６７８９０１２３４＋１ 　６７１１９　０１２３　４５６７８９０１　２３４１＞　６７８９＜−５−× −６−ｘ−７−＞＜−８−＞＜−９−＞＜−１０−＞ＡＤＤＲＥ８８　１Ｆ８Ｌ ＯＴＩＴＡＧＩＳＰＲＩＪＯＯ１１１］Ｔ８ＬＯＴ　］ＰｌＱＩＤＡＴＡ　ＩＦ ８ＬＯＴ　ＩＴＡＧ　ｌ　８Ｐ旺１１０１１１］Ｔ８ＬＯＴ　ＩＰ１０１４４４ ４４４４４４４５５５５５５５５５５６６６６　６６ｇ６６　６７７　７７７７ 　７７７　７　８８１１８８８　８　ｇ０１２３４５６７８９０１２３４５６７ ８９０１２３　４５６７８　９０１　２３４５　６７８　９　０１２３４５　６ 　７ＰＲＯＣＥＳＳ　ＩＤフィールドはオペレーション転送の最初のＢＩＱのＰ ＲＯＣＥＳＳ　ＩＤ　からコピーされる。このフィールドを含むことにより、デ ータの誤りを生じたオペレーションを送った機能装置はデータの誤りをプロセス へ矧らせることかできる。

０ＰＥＲフイールドに、誤りをひき起し念オペレーション転送の０ＰＥＲフイー ルドからコピーされる。

ＣＮＴフィールドは、誤りが生じた時の多重語　カウンタの状！ＩＡを表す。

８ビットＳＹＮＤＲＯＭＥ　フィールドは誤り中にるることが見出されたビット を識別する。

ＷＯＲＤ　ＡＤＤＲＥＳＳ　フィールドは、その中で誤りが生じている誤りのア ドレスでおる。

発生されたデータ転送に誤りがろることをオペレーション転送の発生装置へ知ら せるために、Ｅビットは最初のＢＩＱで１にセットされる。その誤りが訂正でき るものでおれば第２のＢＩＱのＥビットは０にセットされ、その！＠りが訂正で きなければそのＥビットは１にセットされる。

不当オペレーション応答は、不当オペレーション（装置が認識しないか、実行で きないようなオペレーショ／）を受けた装置により発生される２　ＢＩＱ転送で ある。この応答の最初のＢＩＱは誤り情報を含み、第２のＢＩＱは誤りを生じた オペレーションの最初のＢＩＱのコピーを含む。

０ＰＥＲフイールドは１１１１　ｆｔ含むから、応答を受けた機能装置はそれを データ誤り応答から識別できる。フォーマットは次の通りでるる。

Ｃｈｉｐ　Ｎｏ、　：　＜−０−×−１−＞　＜−２−＞　＜−３−＞＜−４− ＞ＢＩＱ　＄２　１　Ｃ０ＰＹ　ＯＦ　ＦＩＲ８ＴＥｆｔ石、；　００００００ ００００１１１１１１　１１１１　２２２２２２２２２２３３　３３３３３３３ ３０１２３４５６７８９０１２３４５　６７８９　０　１　２　３　４５６７８ ９０１　２３４１！６７８９＜−５−×−６−〉り−７−＞＜−８−＞＜−９− ＞＜−１０−＞−−−−−−−−−−−−−−−−−−−−−−−一−Ｉ　ＦＳ ＬＯＴ　ＩＴＡＧ　ｊ　５ＰＲＥ　１００１１１１ＴＳＬＯＴ　ＩＰ　１０１Ｂ ＩＱ　ＯＦ丹田０ＰＥＲＡＴＩＯＮ　ＩＦ８ＬＯＴＩＴＡＧｊＳＰ部１１０１１ １１Ｔ８ＬＯＴ　ｊＰｊｏ１４４４４４４４４４４５５５６５５５５５５ｇ６６ ８　６６６６６　６７７　７７７７　７７７７７　８８８８８８　８　８０１２ ３４５６７８９０１２３４５６７８９０１２３４５６７８　９０１　２３４５　 ６７８　９　０１２３４５　６　７ＰＲＯＣＥＳＳ　ＩＤフィールドは、不当オ ペレーション転送の最初のＢＩＱ　からコピーされ、その不当オペレーションを 生じさせたプロセスを示す。

オペレーションが、定められていない０ＰＥＲコードの１つを指定し走時はＣビ ットは１にセットさ也それ以外の時はＣビットは０でろる。

不当オペレーションが、存在していないメモリをアクセスしようとした時はＡビ ットは１にセットされ、それ以外の時はＡビットは０でろる。

オペレーションが多重語オペレーションを指定ＬＣＮＴＣＮ−ルドが装置に許さ れている最大ＣＮＴ　ｔこえ走時にＦｉＣビットは１にセットされ、それ以外の 時はＣビットは０でろる。

８ビツト　ＫＲＲＤＳＣＰＴフィールドは、オペレーシヨンを応答装置くよりな ぜ実行できないかについて誤りモニタ・ハードウェアに知らせる。それは装置に 依存する定義でちる。Ｉ−かじ、誤りが１つまたはそれ以上の「標準Ｊ　１ｌｌ ｉＩ！２条件、定められていないオペレーション、アドレスの欠陥、または超過 した最大カウントだけで構成されるものとすると、このフィールドは０にすべき でろる。

上で説明した機能装置オーバライド性能は、ｓｖＰが機能装置の動作を無効にで き、かつそれの動作を調べることができるように設けられる。これは、機能装置 が動作中、すなわち非確認モードで動作中、またはそれのＢＲＯＫＥフラッグが セットされた時にそうなることがめる。したがって、機能装置オーバライド性能 は、全ての状況の下で機能装置により認識さレル能力を持たねばならない。機能 オーバライド転送はビット・セットと、応答モードにおけるオペレーション／応 答ビットとを有するＩ　ＢＩＱ転送でるる。それら２つのビットは全てのバス拳 トランザクションに対して機能装置により「見られる」。

したがって、機能装置はそれらの線の状態と５ＬＯＴＤＥＦＥＣＴ　ｆ：モニタ して、ＳｖＰがそれの事象に介入することが望ましいかどうかを決定できる。フ ォーマットは次の通りでるる。

Ｃｈｌｐ　Ｎｏ、：＜’−０−×−１−×−２−、に−３−×−４−’）／−５ −：＞ｊ−−−−−−−−−−−−−−−一−，−−−−−−一−−−−一−− −−−−−−−−−−−−−−−−Ｅｌｔ　Ｎｕｍ、：００００００００００１ １１１Ｌ１１１１１２２２２２２２２２２３３３３３３３３３３４４４４４４４ ４０１２３４５６７８９０１２３４５６７８９０１２３４５６７８９０１２３４ ５６７８９０１２３４５６７＜−６−；Ｘ−７−＞＜−８−＞（〜　９　−＞＜ −ｔｏ　−ンーーーーーーーーーーー〜−一−−ＩＦ８ＬＯＴｊ　ＴＡＧＩＳＰ ＲＥｌｌｏｏ　１０１ＴＳＬＯＴ　１０１１１４４５５５５５５５５５５６６６ ６　６６６６６　６７７　７７７７　７７７　７　８８８８８８　８　８８９０ １２３４５６７８９０１２３　４５６７８　９０１　２３４５　６７８　９　０ １２３４５　６　７システム・バス制御−送信回路 先に説明したように、ＳＢＣ回路回路喪主要部’Ｍａｃｒｏａｅｌｌ　Ｊ　チッ プ（ＰＬＣチップ３９）上で構成される。このＳＢＣチップは送信回路と受信回 路を含む。

ＳＢＣチップ３９　における送信回路の基本的々機能は、状態信号とタイミング 信号を、ＳＢＣチップの受信回路により受信ボートに発生されるＡＣＫ　信号を 基にして、送信サイクル中に機能装置本体へ与えることでるる。更に、この送信 回路は、ある２ＢＩＱ送信中に、ＳＥＴスライスの送信選択回路１７５への選択 Ａ入力端子を制御して、機能装置の制御を取消す。

それらの機能を行う特定の回路について説明する前に、送信サイクルにおける一 連の事象について考えると役立つ。第１４図はＢＩＱ　およびＡＣＫバスの動作 とＢＩＱおよびＡＣＫ　ＳＲレジスタ　の状態會示すタイミング図でるる。都合 上、ＴＣＬＫの立上り縁１１テＧＲＡＮＴが高レベルである第１のサイクルから サイクルに番号をつけることにする。先に説明したように、機能装置がバスの使 用を許可されたサイクルにおいて、ＴＣＬＫの立上り縁部より少し前にＧＲＡＮ Ｔが高レベルで送られ、ＴＣＬＫの立上り縁部の後しばらくはその高レベル状態 を保ち、または２つの連続するバス・サイクルが許可される時は、その最初のＴ ＣＬＫの立上り縁部の後の立上り縁部の後しばらく高レベル状態を保つ。その動 作順序は次の通りである。

サイクル−１，送信装置はＢＩＱφ１　（ＡまたはＢレジスタのうち選択された ものに格納されている）をバスに置き、サイクルの残りの期間中はＢＩＱ＃１は そこに留まる。

サイクル＃２．サイクル＃２の立上り縁部後まもなく（ただし、バスからのＢＩ Ｑす１の除去が送信装置から伝えられる前）、受信器がバスの内容をそれのＳＲ レジスタにストローブする。受信製蓋のためのＳＢＣチップの受信回路が、送り 返えすのに適切なＡＣＫコードを決定せねばならないのはこのサイクル中である 。

サイクル−３，受信器はＡＣＫ信号″ｔ　ＡＣＫバスの上に置く。このサイクル の−残りの期間中はそのＡＣＫ信号はそのバスに留まる。

サイクル−４，送信装置は、ＴＣＬＫの立上り縁部の後まもなく（九だし、ＡＣ Ｋ）（スからのＡＣＫ信号の除去が受信器から伝えられる前）、ＳＢＣ送信回路 により処理するために、ＡＣＫノ（スをそれの（ＡＣＫ）ＳＲレジスタへストロ ーフスル。

２ＢＩＱ転送の九めに、ＧＲＡＮＴはサイクル−全体を通じて、およびサイクル ＃２ｆ：始める立上り縁部の後まで高レベルのままである。その場合には、ＢＩ Ｑ＃２はサイクルφ２の間バス上に置かれ、ＢＩＱ＃２はサイクルφ３の間受信 器のＳＲレジスタに存在し、サイクル参４の間はＢＩＱＩ２Ｏ３めのＡＣＫ信号 がバスに置かれ、サイクルφ５の間は、ＢＩＱす２のためのＡＣＫ　（Ｎ号を送 旧装置の（ＡＣＫ）ＳＲレジスタにおいて利用できる。

第１５Ａ図は送信サイクル・タイミング回路２５０の論理ブロック図である。送 信タイミング回路２５０は、逐次接続される５（１１のフリップフロップ２５２ ａ〜２５２ｅ　の列により構成されたシフトレジスタを有する。クリッププロッ プ２５２ａのデータ入力端子へＧＲＡＮＴ信号が与えられるっそれらのフリップ フロップはＴＣＬＫの立上り縁部でクロック制御される。

るる与えられた立上り縁部におけるＧＲＡＮＴの状態はフリップフロップ列を通 って伝えられ、出力は、第１４図に示され、かつ前記したように、バスの動作と ＳＲレジスタの状態を表す。したがって、ＧＲＡＮＴが立上り縁部において高レ ベルであるようなサイクル中は、フリップフロップ２５２ａの出力ＢＩＱＯＮ　 ＢＵＳは高レベル全保つ。フリップフロップ２５２ｂの出力はフリップフロップ ２５２ａの出力より遅れ、送信されたＢＩＱ　ｔたＦ′１（ＢＩＱ’８）　力受 信器Ｃｌ５Ｒレジスタにるる時を示す。フリップフロッグ２５２ｃ　の出力ＡＣ Ｋ　ＯＮ　ＢＵＳは、ＡＣＫ　（！！号がＡＣＫ　／＜　ス上にろるサイクル中 は高レベルのｔｔでるる。フリップフロップ２５２ｄ　）出力ＡＣＫ　ＡＶＡＩ ＬＡＢＬＥ　オヨヒＡＣＫ　ＡＶＡＩＬＡＢＬＥ　ｉ、ＡＣＫ信号が送信装置Ｏ ＳＲレジスタ内にめり、したがって検査の丸めに利用できる時を示す。フリップ ７０ツブ２５２ｓ　Ｏ出力は、ゲート２５５ニおいてＡＣＫ　ＡＶＡＩＬＡＢＬ Ｅ　Ｋ組合わされテＡＣＫ　ＣＹＣＬＥ　ＣＯＭＰＩＴＥ信号ｔ−発生Ｌ、ゲー ト回路網２５７においてＡＣＫ　ＯＮ　ＢＵＳおよびＡＣＫ　ＡＶＡＩＬＡＢＬ Ｅに組合わされて、機能装置がＡＣＫ　Ｊをいつストローブするかを示す信号を 機能装置へ与える。それらの信号は、２−ＢＩＱ　転送の第１と第２のＢＩＱに 対応するＡＣＫ信号のために５ＴＲＯＢＥＡＣＫ　＊１　および５ＴＲＯＢＥＡ ＣＫ　＊２　Ｏ記号で示される。

第１５Ｂ図は、いくつかの内部信号を受信ＡＣＫ信号を基にして発生するための ＡＣＫ復号回路２６０と使用中ラッチ回路２６５　との論理ブロック図でるる。

更に詳しくいえば、ＡＣＫ復号回路２６０は２進デコーダ２６７を含む。この２ 進デコーダはＡＣＫコードのための非零値に対応する出力線を有する。

ＡＣＫ信号がパリティ誤！ｌｌを有する時、送信されたデータがパリティ誤りを 有して受信されたことをＡＣＫ　（を号が示した時、予測された時にＡＣＫパス が活動しなかった時、受信器が破損した時、または受信器が使用中で、指定され た数の再試行が行われた用状態の検出を５ＴＲＯＢＥ　ＡＣＫ信号に相関させて 内部信号ＢＵＳＹ　ＦＯＲＢＩＱ　１　とＢＵＳＹ　ＦＯＲＢＩＱ２を生ずる。

第１５Ｃ図は送信状態回路２７５の論理ブロック図でるる。送信状態回路２７５ は、ポート　論理制御器による送信が進行中でるることを機能装置本体へ知らせ るＸＭＩＴ　ＩＮ　ＰＲＯＧＲＥＳＳ信号を発生するフリップフロップ２７７を 含む。機能装置からのＴＲＡＳＭＩＴ　（！ｒ号が高レベルにされた時に７リツ プフロツプ２７７はセットされ、送信がうまく行われるまで（ＡＣＫ＝　００） 　、または誤りが生ずるまで、そのセット状態を保つ。受信機能装置が使用状態 のために認められなかったとすると、ＲＥＴＲＹ　ＥＸＨが能動状態にされなけ れば、ＸＭＩＴ　ＩＮ　ＰＲＯＧＲＥＳＳ　Ｈ４レベルのままである。送信が再 び試みられないとすると、ＸＭＩＴ　ＩＮ　ＰＲＯＧＲＥＳＳは非活動状態とな る。この回路は、バスにおける最後の転送中に誤りが生じたことを機能装置へ知 らせるために用いられルＸＭＩＴ　ＥＲＲＯＲ’を発生するフリップフロップ２ ８０本含む。そノｍｈ　ＸＭＩＴ　ＩＮ　ＰＲＯＧＲ１ｉｌｉＳＳカなくなつ念 時に妥当でるる。使用中状態が起きた時に７リツプフロツプ２８２がセットされ てＩＮＣＲＥＴＲＹ傷号を発生し、再試行カウンタ（ＳＢＣチップ外〕のカウン ト値を増加させる。再試行カウンタが所定の値に達した時にＲＥＴＲＹ　ＥＸＨ がセットされる。

第１５Ｄ図は、２つのＢＩＱのうち一方だけが受けられるＤＵＡＬ　５ＩＮＧＬ Ｅ　ＢＩＱモードにおいて再試行をとり扱う回路２９０の論理ブロック図でめる 。

このＤＵＡＬ　５ＩＮＧＬＥ　ＢＩＱモードは機能装置本体によって指定され、 ２つのＢＩＱ　ｔ−引き続くバス・サイクルで、多分異なる機能装置へ、論理的 に別々の転送として送ることを意味する。その場合に、ただ１つのＢＩＱが受け られるものとすると、他のＢＩＱ　ｔ−再試行したいが、受けられたものは再試 行を希望しない。この回路は、使用中の之めに２つのＢＩＱのうちちょうど１つ のＢＩＱが受けられなかった場合に、ＡＣＫサイクルが終った時にセットされる フリップフロップ２９２　ｆ：含む。このフリップフロッグ２９２がセットされ ると、その出力がアントゲ−）　２８３　を制御する。そのために機能装置から のＴＲＡＮＳＭＩＴ　２信号を打消す効果が得られるから、再試行時にはただ１ つのバスサイクルが要求されることになる。使用中状態に遭遇するのがＢＩＱ　 １ではなくてＢＩＱ　２　であるとすると、クリップフロップ２９５がセットさ れる。このフリップ７０ツブ２９５の出力は排他的オアゲート２９７へ与えられ て、機能装置本体による指定により、次のサイクルのためにＡ／Ｂ選択が反転さ れる。

システム・バス制御ニーｉａｏ監 ＳＢＣチップ３９内の受信回路の基本的な機能は、（ａ）ＳＥＴスライス内のＦ ＩＦＯスタック１８０のための入力（書込みアドレス）ポインタと出力（読出し アドレス）ポインタ（ＷＡＯ−２、ＲＡＯ−１）を処理すること、■）応答ＢＩ ＱとオペレーションＢＩＱ　ｔ−確認するやり方を制御すること、でろる。先に 説明したように、書込みアドレス・ポインタが設けられ、各ＳＥＴスライス３５ 内の選択回′Ｎｒ１９０　にそれらの書込みアドレス・ポインタで書込んで、４ つのＦＩＦＯレジスタのうちどれをバスから書込むべきかを決定する。

読出しアドレス・ポインタは各ＳＢＴスライス内の読出し選択回路１９５へ送ら れて、どのＦＩＦＯレジスタを機能装置単位へ読出される。書込みアドレス・ポ インタと読出しアドレス・ポインタは２ビツト（０〜３）でろって、増加させら れる（決して減少させられない）。書込みアドレス・ポインタは、ＦＩＦＯレジ スタが書込まれる時に増加させられる。

読出しアドレス・ポインタは、ＦＩＦｏレジスタＯＲ出しが終了し念後で増加さ せられる。

第１６Ａ図は書込みアドレス・ポインタ（ＷＡＯ。

ＷＡＩ　、　ＷＡ２　）　を発生するための書込みアドレス（入力）ポインタ回 路３００の論理ブロック図である。

この回路は２ビツト・カウンタ３０５を含む。　このカウンタには７リツグフロ ツプ３０７．３０８が組合わされる。それらのフリップフロップのクロックされ る値は書込みアドレス・ポインタのビットｏと１ｔ−表す。しかし、ポインタの 出力ビツトＷＡＯとＷＡ２は、カウンタ３０５で発生可能なものよシ速く発生す ることが必要でろる。その良めに、書込みアドレス・ポインタ回路３００は、カ ウンタ３０５のカウント値が増加される前のカウンタ３０５の状態を基にして増 加を行うための回路３１０　を含む。後で説明するようにＦＩＦＯが既にフル状 態であるか、バスから書込みのために利用できるＦＩＦＯレジスタ　がただ１つ だけであって、転送が２　ＢＩＱ　転送であるか、またはＢＩＱがオペレーショ ンＢＩＱでろって、オペレーションは受け容れられない（下記参照）ものとする と、書込みアドレス・ポインタは増加させられないことに注意すべきである。そ れらの条件は内部信号ＷＲＩＴＥ　ＮＥＸＴ、　ＦＵＩ、Ｌ　ＮＥＸＴ、ＦＩＦ ＯＦＵＬＬにより書込みアドレス・ポインタ回路３０Ｇへ伝えられる。

第１６Ｂ図は読出しアドレス・ポインタ（ＲＡＯとＲＡＩ　）を制御する回路の 論理ブロック図である。

書込みアドレス・ポインタ回路３００の場合のように、この回路は簡単な２ビツ ト・カウンタ３２５と、このカウンタ３２５の増加されていない状！！４全４ヲ 基て増加金行うための付加回路３３０とを含む。　読出しアドレス・ポインタは 、内部許容信号ＥＮ　ＲＥＡＤＦＩＦＯにより修飾された機能単位からのＲＥＡ Ｄ　ＦＩＦＯ信号金受けることによって増加させられる。

第１６Ｃ図は、読出しアドレス・ポインタと書込みアドレス・ポインタを比較し て、次のような諸条件の存在をフラッグする次のような信号を得るＦＩＦＯ状態 回路３３５の論理ブロック図である。（ａ）もし真であるならば、読出し後の次 の状態が、Ｆ’ＩＦＯが空であることを示す信号ＲＡ＋１　＝ＷＡ、、（ｂ）も し真でるるならば、書込み後の次の状態がＦＩＦＯが一杯であることを示す信号 ＷＡ＋　１　＝　ＲＡ　、　（ｃ）もし真でるるならば、ＦＩＦＯが空ま九は一 杯でるることを示す信号ＲＡ＝ＷＡ０ 第１６Ｄ図は次のサイクルの状１１Ｉ４を決定する回路３４０　とＡＣＫ発生回 路３４５の論理ブロック図である。８人力ゲート３５０が、次のサイクルにＦＩ ＦＯへ書込むかどうかについて影響を及ぼす諸条件を表す信号を受け、書込みア ドレス・ポインタ回路３００内のカウンタ３０５ヲ許容するＷＲＩＴＥ　ＮＥＸ Ｔ　信号を発生する。次に示すのは、書込みアドレス・ポインタを増加させない （すなわち、ＷＲＩＴＥ　ＮＥＸＴが偽である）Ｍ条件でるる。（ＩＬ）書込み の後の次の状態が一杯であることｔ−ＷＡ＋１＝ＲＡ＠号が示し、ＴＥＲＭ　ビ ットが、ＢＩＱが伝送の最後のＢＩＱでないことを示す、（ｂ）条件（ａ）は前 のサイクルでは真でめり、データ・バスが前のサイクルでこの機能単位のために 駆動された、（ａ）妥当スマット・アドレスの一致がない、（ｄ）データ・バス が駆動されていない、（ｅ）　ＰＨＡＮＴＯＭビットがセットされて、伝送がＦ ＩＦＯに置かれない（しかし確認される）ような重信伝送でるることを指定する ためにＰＨＡＮＴＯＭビットがセットされる、（ｆ）ＢＩＱはオヘｖ−シヨｙＢ ＩＱ　テ６り、ＯＰ　ＮＡＣＫＡＣＣ回路説明する）が、オペレーションを受け るべきでないことを指定した、（ｇ）機能装置がそれのＢＲＯＫＥフラッグを前 のサイクルでセットし、または機能単位がＭ　ＢＩＴ　０ＮＬＹモードに宜かれ 、Ｍビットがセットされない、（ｈ）ＦＵＬＬ　ＩＮＣＩＮＨＩＢＩＴがセット される（下記参照）。回路３４０はＷＡ＋１＝ＲＡ（次の書込みで一杯）　ｔ− ＷＲＩＴＥ　ＮＥＸＴ信号でゲートすることによりＦＵＬＬ　ＮＥＸＴ　信号も 発生する。

ＡＣＫ発生回路３４５が前記確認コードを直接的なやり方で発生する。したがっ て、ＡＣＫ発生回路３４５が機能装置からのＢ　ＲＯＫＦ：、信号（Ｍ　ＢＩＴ 　０ＮＬＹ信号によりオーバライドされる）と、ビットのパリティを表す信号と 、使用中状態を示すＷＲＩＴＥ　ＮＫＸＴ信号とを入力として受ける。

第１６Ｅ図は、ＢＩＱがＦＩＦＯで受けられ九ことを機能装置へ仰らせるＦＩＦ ＯＦＵＬＬ信号と　ＢＩＱＡＶＡＩＬＡＢＬＪ信号を発生する機能装置インター フェイス回ｊ３３６Ｇの論理ブロック図でるる。ＦＩＦＯからのＢＩＱの読出し を機能装置が終ると、読出しアドレス・ポインタ読出し回路２００に接続されて いるＲＥＡＤ　ＦＩＦＯ線を高レベルにして、読出しアドレス・ポインタの増加 を行う。ＦＩＦＯ読出しポインタがＦＩＦＯ書込みポインタより後である時は、 ＢＩＱ　ＡＶＡＩＬＡＢＬＥ　信号は常に妥当ｆ６る。

インターフェイス回路３６０は２　ＢＩＱ転送のために設計された別の特徴も含 む。ＴＥＲＭビットはＵＮＩＴ　ＢＵＳＹ信号をオーバライドする作用を有しし 念がって２　ＢＩＱ転送の中間でＦＩＦＯＦＵＬＬフラグを高レベルにすること は不可能である。同様に、２　ＢＩＱ転送の途中で機能装置を非使用中状態にす ることは不可能である。

第１６Ｆ図はＯＦ　ＮＡＣＫ　（オペレーション非確ｇ）回路３７０　の論理ブ ロック図でおる。概略を示せばこの回路の目的はシステムがいきづまシ状態にな ることを阻止し、入来オペレーションと応答を置くためにＦＩＦＯレジスタを使 用することから起る問題に全体として関連するものでろる。ＦＩＦＯが一杯にな り、機能単位がオペレーションを受けているが、それの未決定のオペレーション 全処理するために必要な応答ｔ−まだ受けていない時に第１の問題が起る。

たとえば、既に受けているオペレーションを実行スるために機能装置がいくつか のメモリ読出しを行うことが必要なときがめる。第２の問題は、未決定のオペレ ーションを処理するためにめられる応答の前にＦＩＦＯスタック内に置かれてい るオペレーションにより、一杯でないＦＩＦＯがブロックされるようになった時 に起る。応答を呼出すためには、機能装ａｈ、オペレーションがそれを使用する 位置にくるまで、そのオペレーションを格納しておく場所をとっておかなければ ならない。これはむだなことでるり、システム全体の性能を大幅に低下させるこ とになる。

機能装置は、３つの信号ＢＬＯＣＫ　ＡＬＬ　ＰＸＡＣＣＥＰＴ　５ＩＮＧＬＥ 　ＯＰ、ＡＬＬＯＷ　ＮＥＸ’ｌ’　ＯＰ　（Ｄ状態を制御することにより、上 記の諸条件からそれ自身を保護するものである。機能装置はＢＬＯＣＫ　ＡＬＬ ＯＰをセットして、先に読出したオペレーションＢＩＱの処理中であって、それ 以上のオペレーションＢＩＱ　ｔそれのＦＩＦＯレジスタに受けることを望んで いないことを矧らせる。ＢＬＯＣＫ　ＡＬＬ　ＯＰがセットされると、それ以上 のオペレーションがＰＩＦＯへ書込まれないように、回路３７０　がＯＰ　ＮＡ ＣＫ　ｔ”高レベルにセットする。機能装置がＡＣＣＥＰＴ　５ＩＮＧＬＥ　Ｏ Ｐ　ｉｔ”高レベルにしたとすると、次のオペレーションの最後のＢＩＱ　が受 けられた後では全てのＢＩＱは肯定応答されない。この場合には、ＡＬＬＯＷ　 ＮＥＸＴ　ＯＰ線が高レベルにされた時に、オペレーションＢＩＱの肯定応答は 再開される。　ＮＥＸＴＯＰ入力は　ＡＣＣＥＰＴ　５ＩＮＧＬＥ　ＯＰモード においてのみ意味金有する。念とえば、第２図に示されている装置においては、 ＣＰＵｔＯａと、５ＶＰ１０ｂと、１０ＣＰ１０ｄ　は常に活動するＡＣＣＥＰ Ｔ　５ＩＮＧＬＥＯＰを通常有し、メモリ制御器１０ｃは制限されない数のオペ レーションを可能にする。ＴＥＲＭビットは、ＯＰ　ＮＡＣＫ傷号が２　ＢＩＱ オペレーション転送の途中で状態を変えることができないように、ＢＬＯＣＫＡ ＬＬ　ＯＰ大入力実効的にオーバライドする。

第１６Ｇ図は、高レベルのＭビットと低レベルの０ＰＥＲビツトの組合わせに応 答してＦＵＮＣＴＩＯＮＡＬＵＮＩＴ　０ＶＥＲＲＩＤＥ信号を王として発生す るリセット・オーバライド回路３８０　の論理ブロック図でめる。ＦＵＮＣＴＩ ＯＮＡＬ　ＵＮＩＴ　０ＶＥＲＲＩＤＥ信号ＵＳＶＰからの保守指令に応答すべ きことを機能装置に句らせる。そうすると、機能単位はそれのＭ　ＢＩＴ　０Ｎ ＬＹフラグを高レベルにすることによってそれを行　−う。第１６Ｄ図を参照し て先に説明したように、機能装置のＢＲＯＫＥフラグがセットされたとしても、 Ｍビットがセットされている以後のオペレーションが受けられる。ＦＵＮＣＴＩ ＯＮＡＬ　ＵＮＩＴ　０ＶＥＲＲＩＤＥ信号は内部ＲＥＳＥＴ信号も発生する。

このＲＥＳＥＴ信号はＳＢＣチッグの他の部分へ与えられてポインタを零にし、 それ以上のＢＩＱの肯定応答を行えるようにする。これによジ、Ｍビットがセッ トされている以後のオペレーションを受けることができるようにする。

要約すると、本発明はプロトコルおよび具現制御ロジックとともに超高速のパス 構造ｔ−提供するものであることがわかる。この高速と、タグ構成およびＯＰ　 ＮＡＣＫ構成のような諸特徴との組合わせにより本発明ｔ−マルチプロセッサ・ コンピュータ・システムにおいて使用するのに非常に有利となる。

以上、本発明の好適な実施例を十分かつ完全に説明したが、本発明の要旨を逸脱 することなしに各種の変更、別の構成および同等な実施例を用いることができる 。たとえば、データ流の性質に応′じて、ポート内で受信器と送信器を分離する ことが可能である。実際に、いくつかの機能装置の送信器が結合される１組のパ ス線と、受信器が結合される他の１組のバス線との２組のパスｙｔｓｔこの装置 は含むことができる。更に、各情報フィールドが１本の専用信号錦坤今＆−？１ 幼の宿会鎗）倉すλえのふ１プ囮囲Ｉ今が、１つ以上のフィールドを同じ線上で 時分割多重化して使用することができる。したがって、るる特定のフィールドの ための通信媒体を線と時間スロットで構成できる。また、電流モード・パスにつ いて説明したが、プロトコルと制御ロジックはめる特定のパス媒体に限定される ものではなく、他の構造たとえば光ファイバ・パスを用いることもできる。同様 に、制御ロジックをＥＣＬで構成するものとして説明したが、ＭＯＳ　で構成す ることも可能でるる。

したがって、以上の説明は、添附されている請求の範囲により定められる本発明 の要旨を限定するものと解すべきではない。

浄！！′（内容に変更なし） んσ−６Ａ Ｆ／に　６８ 手続補正書（方幻 １．事件の表示 ２、発明の名称 高速データ・バス構造および装置　・ ３、補正をする者 事件との関係　特　許　出願人 名称（氏名）　エルクシイ ５−塑興シｆ＝二ヶの日付　昭和　５８年　７月１９　日−こ　・ 発明者・特許出願人の欄 （２）図面の浄書（内容に変更なし） （３）別紙の通り ８、添付書類の目録 け）住所変更証明書・同訳文　各１通 （２）理　由　書　１通 以上 国際調査報告 １ｍ−＋１ａＭｌ＾ｅｅｔｓ＝−ｕ−ｎ　ｓａ、　ＰＣＴ／１）Ｓ８２／Ｑ１４ ８１″＋ｍ１ｍ＋４１％１ｌｔＡｕ＠ｎｋ　ｐＣＴ、、、９８，７ｎ　１４８１ ＰＣＴ／ＵＳ３２１０１４ａｌ Ｔｈｅ　ｍｕｌｔ、１ｐｌｅ　１ｎｖｅｎＩ＋１ｏｎｓ　ａｒｅ　ａｓ　ｆ口ｌ ｌａｗｓ。

工、　、Ｃｌａｉｍｓ　Ｉ−ａ　ｄｒａｗｎ　ｔｏ　ａ　ｂｕｓ　ｊｒａｎｓｍ ｉｓｓｉｏｎ　ｓｙｓｔｅｍａｎｄ　ｂｕｓ　ｓ！＋ｒｕｃｔｕｒｅ、ｃｌａｓ ｓｉｆｉｅｄ　ｉｎ　３７５　ｏｒ　３３コ、１工、　Ｃｌａｉｍｓ　９二ＩＴ 　ａｎｄ　＋５−＋９　ｄｒａ＜ｌｒ＋　ｔｏ　ａ　ｄｉ！’Ｔｅｒｅｎｔｉａ ｌａｚｐｌｉｆｆｉｅｒ　ｃｌａｓｓｉｆ’ｉｅｄ　工＊　Ｃ１ａｓｓ　コ３０ ゜エエエ、　Ｃ１ａｉｌｌ＋５　１２−＋４　ｄｒａＷｎ　ｔｏ　ａ　ｇａ−ｉ ｎｇ　ｎｅｔ、ｗｏｒｋ　ｃｌａｓｓｉ−ｆｉａｂｌｅ　ｉｎ　ｃｌａｓｓ　３ ０７　ｏｒ　３２Ｂ。

ＩＶ、　Ｃ１ａＬｎｓ　２０−２２　ｄｒａｖｒ、ｔ、ｏ　ａ　ｍｅｓｓａｇｅ 　ｃｏｎｔｒｏｌ　ｃｌａｓｓ−ｉｆｆｉａｂｌｅ　ｉｎ　ｃｌａｓｓ　３６４ −９００゜Ｖ、　Ｃ１ａｉ１７１５　２３−３３　ｄｒａｗｎ　ｔｏ　ａ　１Ｏ ｃｋｏｕｈ　Ｏｒ　ｐｒｔｏｒ１℃ｙｓｙｓｊｅｒｎ　ｃｌａｓｓｉｒｉｅｄ　 ｉｎ　３４０−８２５．５０゜Ｖ工、　Ｃｌａｉｍｓ　３４−３５　ｄｒａｗｎ 　ｔｏ　ａｎ　ａｃｋｎｏｗｌｅｄｇｅｍｅｎｔｓｙｓｔｅｍ　ｃｌａＳｓｉｆ ｅｄ　工ｎ　３７１−３２゜’／Ｉ工、　Ｃ１ａｉａｓ　３６−４０　ｄｒａ： ｖｎ　ｔｏ　ａ　ｒｅｃｅｉｖｅｒ　ｃｏｎｊｒｏｌ　ｃｌａｓｓ上−ｆｉｅｄ 　ｉｒ＋　ｃｌａｓｓ　４５５゜Ｔｈｅ　ｉｒ、ｖｅｎ？＋ｉｏｒ、ｓ　ａｒｅ 　ｄｉｓ：ｉ：１ｃｅ、ｅａｃｈ　！ｒａｍ　ｔｈｅ　ｏ！ｈ＝ｒ１＊　ｕｈａ ｔ　＋＋ｈｅ　１ｎｖｅ＊ｕｉｏｒ、ｓ　ｏｒ　ｇｒｏｕｐｓ　Ｅニー’；エエ 　ｄｏ　コｏ’ｃ　ｒ＝ｑｕｉｒ＝　：ｈ：ｂｕｓ　Ｏｆ　ｇｒｏｕｐ　Ｉ；　 丁ｈｅ　ａｌ？？ｅｒ杯ＺｌａＬ　＝＝ｐＬｘｆ’ｈｅｒ’　ｏｒ　ｇｒｏｕｐ 　ＩＩ　ｊｏｅｓｎＱ′Ｃ，ｒｅｑｕｌｒｅ　”−ｈｅ　ｇａｅｅｓ、Ｃ０ｎｊ −ｒｏｌｓ　ａｒｉｄ　ｓｙｓｔｅｍｓ　ｏｒ　ｇｒｏｕｐｓ　ＨニーＶＩＩ、 ｕｈｅｉｎｖｅｒ＋ｔｉｏｎｓｏｒｇｒｏｕｐｓＩＶ−Ｖ工ｆｆｄｏｒｉｏｔｒ ｅｑｕｉｒｅｊｈｅｇａ！、ｅｓ　ｏｆ　ｇｒｏｕｐ　エエＩ；　Ｔｈ−！　ｈ ＝ｓｓａｇｅ　ｃｏｒ、ｕｒｏｌ　ｏｆ　ｇｒｏｕｐｓ　ニジ　ｄｏｅｓｎｏｔ 、ｒｅｑｕｉｒｅ　；ｈｅ　ｉ＊ｖｅｒ、：ｉｏｒ、ｓ　ｏｆ’　ｇｒｏ二〇ｓ 　Ｖ−ＶＩＩ；　ｕｈｅ　１ｏｃｋｏｕｔ　ｏｒｇｒｏｕｐ　Ｖ　ｄｏｅｓ　ｎ ０Ｆ−ｒｅｏｕｌｒｅ　ｔｈｅ　ａｃｋ＊ｏｈＬａｄｇｅｍ＝ｎし　ｏｒ　ｃｏ ｎｊｒｏｌｏｆ　ｇｒｏｕ’ｐｓ　Ｖ工Ｏｒ　ＶＩＩ、ａｎｄ　！、ｈｅ　Ｓｙ Ｓ’−ｅ［ＩＩｏｒ　５ｒｏｕｐ　’／工工ｏｅｓ　ｎＯ’−ｒｅＱｕｌｒ”ｅ 　′：、ｈｅ　ｒｅｃｅｘｖｅｒ　ｃｏｎｔ−ｒｏｌ　ｏｆ　ｇｒｏｑｐ　ＶＩ Ｉ。

Claims (1)

【特許請求の範囲】
1. １．複数（Ｎ個）の機能装置の個々の部材が相互に交信できるバス装置において 、 信号を伝えるために第１と第２の端部を有する伝送線を形成する少くとも一対の 隔てられている導体を含むバックプレーン手段と、 Ｍを少くともＮと同じ大きさの数として、前記伝送線４ＣＢって一様に隔てられ 、前記隔てられている導体とともに実効伝送線インピーダンスｚＩ）を構成する 複数（Ｍ個）のコネクタと、 与えられた機能単位にそｎぞれ組合わされ、それぞれコネクタへ結合されて前記 伝送線に所定の負荷をかけるようにされる複数（Ｎ個）のボート手段と、第１の 終端手段と、 第２の終端手段と、 第３の終端手段と、 を備え、 前記Ｎ個のポート手段は、前記コネクタのうち、前記第１の端部に近接する初め のＮ個のコネクタに結合された時に、前記第１の端部の近くに前記伝送線の混ん でいる部分を形成し、前記第２の端部に最も近い前記混んでいる部分の端部にお ける混んでいる部分に近いコネクタは境界コネクタと呼ばれ、前記所定の負荷か けは前記混んでいる部分が実効インピーダンス２゜Ｉｃ工り特徴づけられる：う なものであり、 前記第１の終端手段は前記第１の端部をＺｏ　、に対応する抵抗値で終端し、 前記第２の終端手段は前記第２の端部ｔ”　Ｚ　ｏに対応する抵抗値で終端し、 前記第３の終端手段は、ｚｏに並列にされた時の合成インピーダンスが２゜′に 等しいような抵抗値ｚｏ１１に対応する、前記境界コネクタにおいて前記伝送線 に結合させることを特徴とするバス装置。 ２、複数（Ｎ個）の機能装置の個々の部材が相互に交信できるバス装置において 、 信号を伝えるために第１と第２の端Ｗ５を有する伝送線を形成する少くとも一対 の隔てられている導体を含むバックプレーン手段と、 Ｍを少くともＮと同じ大きさの数として、前記伝送線に沿って一様に隔てられ、 前記隔てられている′導体とともに実効伝送線インピーダンスＺｏを構成する複 数（Ｎ個）のコネクタと、 与えらｎた機能装置にそれぞれ組合わされ、それぞれコネクタへ結合されて前記 伝送線に所定の負荷をかけるようにさする複数（Ｎ個）のボート手段と、終端手 段と、 全備え、 前記Ｎ個のポート手段は、複数（Ｎ個）の近くのコネクタに結合さｎた時に、前 記伝送線の混んでいる部分と、その混んでいる部分の近くの混んでいない部分に 最も近い前記混んでいる部分の端部における前記混んでいる部分に近いコネクタ は境界コネクタと呼ばれ、 前記所定の負荷かけは、前記混んでいる部分が実効インピーダンスｚｏ１により 特徴づけられ、前記終端手段は、ｚｏに並列に接続された時の合成インピーダン スがｚｏｌに等しいような抵抗値２゜１１に対応する、前記境界コネクタにおい て前記伝送線に結合されることを特徴とするバス装置。 ３、請求の範−〇第１項または第２項に記載の発明であって、前記各ボート手段 は、少くとも１つの前記導体へ一定電流を選択的に与えるための電流モード・ド ライバ手段を備え、この電流モード・ドライバ手段は、その電流モード・ドライ バ手段の附勢状態とは無関係に、前記伝送線へ高い出力インピーダンスを呈する ことを特徴とする発明。 ４、請求の範囲の第１項または第２項に記載の発明であって、前記隔てられてい る導体対は信号印刷線と電力ブレーンを含むことを特徴とする発明。 ＆請求の範囲の第４項に記載の発明であって、前記各ボート手段は正と負の入力 を有し、前記最初に述べた信号印刷線に加えて、第２の信号印刷線を更に備え、 各信号印刷線が前記複数のボート手段の引き続く１つのボート手段に交番する極 性で結合さｔて、前記第１と第２の信号印刷線に関して負荷がけを一様にするよ うに、前記第１と第２の信号印刷線は構成され、前記第２の信号印刷線は、前記 電力ブレーンとともに、第２の伝送線を形成することを特徴とする発明。 ６、信号線がプリント回路板バックプレーン上の導電性印刷線として形成され、 それらの印刷線は複数の機能装置の引き続く１つに結合さｎるバス装置において 、 前記各機能装置は正と負の入力端子を有する受信手段を含み、 第１と第２の各信号印刷線が前記受信手段の引き続く１つの受信手段の極性が交 番する入力へ結合され、かつ前記ボート手段の正と負の入力端子の間の系統的な 不平衡が前記信号印刷線の間で一様にさｎるように、第１と第２の信号印刷＃は 構成されることを特徴とする発明。 ７、　請求の範囲の第６項に記載の発明であって、与えられた機能装置のための 受信手段は、前記バスに沿う前記機能装置の位置に応答すあ選択的反転手段を含 み、その選択的反転手段は、１つおきの受信手段の入力端子に受けた信号をその 受信手段に反転させて、交番極性を補償することを特徴とする発明。 ８、　請求の範囲の第７項に記載の発明であって、前記各機能装置は前記第１と 第２の信号印刷線に結合される正と負の出力端子を有する送信手段を含み、与え られ九機能装置の送信手段は第２の選択反転手段を含み、この第２の選択反転手 段は前記バスに沿う前記機能装置の位置に応答し、前記第２の選択反転手段は、 １つおきの前記第２の送信手段の出方端子に訃ける信号をその第２の送信手段に 反転させて、交番極性を補償することを特徴とする発明。 ９、一対の入力線の間の比較的低いレベルの電圧差により形成さする入力電圧に 応答して、一対の出方線上の相Ｎ＠理レベルに＝り形成される出方信号を発生す る受信器であって、前記入力信号に対する前記出力信号の極性は選択的な反転信 号に応答して選択的に反転できるようになっている前記受信器において、 前記入力信号に応答して部分的に増幅された信号を発生する差動前置増幅手段と 、 前記部分的に鳩蕎された信号に応答して、十分に増幅された信号を前記出力線上 に生ずる第１の差動増幅手段と、前記部分的に増幅された信号に応答して、十分 に増ｌ１ｊｉされた信号を前記出力線上に増幅する第２の差動増幅手段と、 前記入力信号が、前記信号の選択的反転の結果生ずる付７’ｌｌ遅延をほとんど 受けることなしに前記受信手段を通って伝えられるように、前記条件付反転信号 に応答して前記第１と第２の差動増幅手段のうち０１つ、そしてただ１つのを選 択的に作動させることにより、前記出力信号の極性を制御する２手段とを備え、 前記第１と第２の差動増幅手段は逆極性で前記出力線に結合されることを特徴と する受信器っ１０、請求の範囲の第９項に記載の発明であって、前記差動前置増 幅手段は電流源、前記入力線対のうちのどちらが＝９高いｔ圧でちるかに応じて 、前記電流源の電流の流れる先を定めるための差動対とをｔｌえることを特徴と する発明。 １１、請求の範囲の第９項に記載の発明であって、明記第１と第２の各差動増幅 手段は差動対金偏え、’ｕｊ記選択的作励手段：ま電流源ど、前記条件付反転信 号に応答して、前記電＃源からの電流を前記差動対の一方でたけ１山方へ向ける たふ）の電′：Ｊｆ、操向回路網とを備えることを特徴とする発明。 １２３つの入力信号Ｚ、Ｓ＋、Ｓ−を有し、許容入力信号が存在しないこＺは活 動レベルにされ、Ｓ＋とＳ−を不活動レベルにされ、許容信号が存在するとＳ＋ とＳ−の一方または活動レベルにされるようにして、Ｓ＋とＳ−が相補レベルに され、選択的反転入力信号に応じて、Ｓ＋は前記第１のデータ入力信号を表すレ ベル、または前記第２のデータ人カイ百号を表すレベルである、許容入力信号と 、第１および第２のデータ入力信号と、選択的な反転入方信号とに応答するゲー ト回路において、 前記第１のデータ入力信号を受けるためのデータ入力端子と、前記Ｓ十出力線と 前記Ｓ−出力線に結合さｎる出力端子と１有する第１の差動対と、前記第２のデ ータ入力信号を受けるためのデータ入力信号と、前記Ｓ十出力線と前記Ｓ−出力 線に結合される出力端子とを有する第２の差動対と、第１の電流源と、 前記選択的反転入力信号にエフ制御され、前記Ｓ＋出力線と前記Ｓ−出力線の一 方が不活動レベルへ引き下げろ詐る二つに、前記第１と第２の差動対の一方また は他方全選択的に作動させる第１の電流操向回路網と、 第２の亀流弾と、 前記許養入力随＋−１Ｌにより制御される第２の電流操向回路網と、全備え、 許容信号が存在すると前記Ｚ出力線が不活動レベルに引き下けら才し１許容伯号 が存在すると前記Ｚ出力線が活動レベルに保持され、Ｓ子線とＳ−線のうちニジ 高い活動レベルにある方の線は不活動レベルに引き下けられ、 そｎにより、前記回路は最小の伝播遅延で多重レベルゲート制御を行うように動 作できることを特徴とするゲート回路。 １３、請求の範囲の第１２項に記載の発明であって、前記第１と第２の差動対の 前記データ入力端子は、前記回路がゲート制御される排他的オア機能を有するよ うに、互いに結合されることを特徴とする発明。 １４、請求の範囲の第１２項に記載の発明であって、前記活動レベルは前記不活 動レベルよりも正であることを特徴とする発明。 １５、比較的低いレベルの第１の入力信号を増幅し、第２の入力信号にエフ排他 的オア機能を行って、出力端子手段に出力信号を与える受信器において、前記入 力信号を受ける丸めの一対の入力端子を有する第１と第２の差動増幅手段と、 それらの第１と第２の差動増幅手段を前記出力端子手段へ逆極性で結合するため の手段と、前記第２の入力信号に応答して前記第１と第２の差動増幅手段のうち の１つ、そしてただ１つを選択的に作動させることに＝９、最小の伝播遅延で増 幅と、排他的オアゲート制御を行う手段と、を備えることを特徴とする受信器。 １６、請求の範囲の第１５項に記載の発明であって、前記出力端子手段は第１と 第２の出力線に相補論理レベルを与える手段を含むことを特徴とする発明。 １７、請求の範囲の第１６項に記載の発明であって、前記出力端子手段は、第１ と第２の出力線をそれぞれ駆動するための第１と第２のエミッタホ目ワを含むこ とを特徴とする発明。 １８、請求の範囲の第１５項に記載の発明であって、第１と第２の相補出力端子 を有する差動増幅手段を更に備え、各出方端子は前記第１と第２の差動増幅手段 の前記入力線の対応する部材へ結合されることを特徴とする発明。 １９、請求の範囲の第１５項に記載の発明であって、前記第１と第２の各差動増 幅手段はそれらの入力端子にそれぞれのニミッタホフヮを含むことを特徴とする 発明。 ２０　第１の機能装置が複数のメツセージを第２の機能装置へ送ることができ、 第２の機能装置は前記メツセージに対する応答を前記第１の機能装置へ送るため におそらく要求さｎる、データ通信装置において、 第１と第２の通信媒体と、 前記第１の機能装置に組合わさｎる第１と第２の送出レジスタと、 前記第１の送出レジスタに送出すべきメツセージの内容をロードするための手段 と、 数値タグを前記メツセージに割当て、前記タグを表す２進コード′５：前記第２ の送出レジスタにロードするための手段と、 前記第２の機能装置に組合わさｎる第１と第２の受信レジスタと、 前記第１の送出レジスタと前記第１の受信レジスタを前記第１のデータ通信媒体 に結合して前記メツセージの内容を送るための手段と、 前記第２の送出レジスタと前記第２の受信レジスタを前記第２の通信媒体に結合 して前記タグを送るための手段と、 前記第２の機能装置に組合わさｎる第３七第４の送出レジスタと、 前記第３の送出レジスタに前記ノッ℃−ジに対する応答の内容をロードするため の手段と、前記第４の送出レジスタに、前記第２の受信レジスタに受けらｎ九の と同じタグをＱ−ドする念めの手段と、 前記第１の機能装置に組合わされる第３と第４の受信レジスタと、 前記第３の送出レジスタと前記第３の受信レジスタを前記第１のデータ通信媒体 に結合して前記応答の内容を送るための手段と、 前記第４の送出レジスタと前記第４の受信レジスタを前記第２の通信媒体に結合 して前記タグを反射させるための手段と、 全備え、その結果、前記応答は、前記第１の機ｉ止単位により送られた他の介在 メソセージと、前記第１の機能装置へ入来する応答との存在とは無関係に、単一 に識別されることを特徴とするデータ通信装置。 ２１、機能装置が複数のメツセージを送ることができ、かつそれらのメツセージ に対する応答を受けることができるデータ通信装置において、 第１と第２の通信媒体と、 前記機能装置に組合わされる第１と第２の送出レジスタと、 前記第１の送信レジスタに送出すべきメツセージ数値タグを前記メツセージに割 当て、そのタグを表す２進コードを前記第２の送出レジスタに割当てるための手 段と、 前記機能装置に組合わされる第１と第２の受信レジスタと、 前記第１の送出レジスタを前記第１のデータ媒体に結合して、前記メツセージの 内容を送るための手段と、 前記第２の送出レジスタを前記第２の通信媒体に結合して前記タグを送るための 手段と、前記第１の受信レジスタを前記第１のデータ通信媒体に結合し、前記メ ツセージに対する応答の内容を受けるための手段と、 前記第２の受信レジスタを前記第２の通信媒体に結合し、前記タグの反射された ものを前記応答とともに受けるための手段と、 を備え、それにＬり、他の介在メツセージおよび応答とは無関係に、前記応答は 前記メツセージに工り単一に識別されることを特徴とするデータ通信装置。 ２２、請求の範囲の第２０項または２１項に記載の発明であって、前記メツセー ジの内容と前記タグは全体として同時に送られることを特徴とする発明。 ２３、送出ユニットが情報量子を受信ユニットへ送るように動作し、１つの情報 量または多くの情報量子よシ成る転送が引き続くバス・サイクルにわたって送ら れるようになっているデータ通信装置において、転送内の附随する情報量子の相 対位置全表す位置フィールドを各情報量子とともに送るための前記送出ユニット 内の手段と、 情報量子を受け、！ｌたは却下するように動作するための前記受信ユニット内の 選別手段と、前記位ｌｉｉフィールドに応答し、前記選別手段が同じ多重量子転 送の早く来た情報量子を却下したとすると、前記選別手段が同じ多重量子転送の 遅く米た情報量子を受けることを前記選別手段に強制するための手段と、 を備えることを時機とするデータ通信装置の改良。 ２４、請求の範囲の第２３項に記載の発明であって、前記強制手段は、前記選別 手段が多Ｎ量子転送の早く来た情報量子を受けたとすると、前記選別手段が同じ 多重量子転送の遅く米た情報童子を却下することを阻止するように更に動作する ことを特徴とする発明。 ２５、請求の範囲の第２３項に記載の発明であって、前記選別手段は前記受信ユ ニット内のバッファ・スペースの利用可能性に応答することを特徴とする発明。 ２６、請求の範囲の第２３項に記載の発明であって、転送はたかだか２つの情報 量子を備えることができ、前記相対位置フィールドは長さフラグと終止プログラ ム・フラグを含むことを特徴とする発明。 ２７、　請求の範囲の第２６項に記載の発明であって、受けた情報量子を格納す るためのレジスタ・スタックを形成する前記受信ユニット円の手段と、前記スタ ック内にた′Ｉｅ１つの空レジスタが存在する時を決定するための前記選別手段 内の手段と、情報量子が転送の最後の情報１子でないことを終止プログラム・フ ラグが示し、かつ前記スタック内にただ１つの空レジスタが存在することを前記 選別手段が決定した時に、その情報量子を却下するように動作する前記選別手段 および前記コｊｒδＵ″５＝段円の手段と、を更に備えることを特徴とする発明 。 ２８、請求の範囲の第２３項に記載の発明であって、転送は２つの１類のいすｎ かに属することかでさ、。 対応する転送の種類を表す分類フラグを各情報童子とともに送るための前記送出 手段内の手段と、前記種類フラグに応答する前記受信ユニット内の手段と、 ００ 前記種類のうちの第１の種類の情報量を示す信号を与えるための前記受信ユニッ ト内の手段と、前記選別手段を動作させて、前記第１のべりの情報量子を却下き せる前記信号に応答し、前記強制手段に従属する前記選別手段内の手段と、を更 に隔えることを特徴とする発明。 ２９、送出ユニットが情報量子を受信ユニットへ送るように動作し、１つの情報 量子または多くの情報童子より成る転送が引き続くバス・サイクルにわたって送 られ、−転送は２つの種類のいずれ→）Ｋ属する、データ通信装置に２いて、 転送内の附随する情報量子の相対的な位置′ｔ−表す位置フィールドを各情報量 子とともに送るための前記送出≠役向の手段と、 対応する転送の種類を茨す分類フラグを各情報量子ととｔｖｃ送るための前記送 出手段内の手段と、前記種類フラグに応答する前記受信ユニット内の手段と、 前記種類の９′１；Ｉ第１の種類の情報量子を却下ナベきことを示す活号に与ん る前記受信ユニット内の手段と、 転送を栴成している全ての情報量子を格納するノ（ツファ・スペースの利用可能 性を決定するための前記受イざユニットと３の手段と、 前記信号とバッファ・スペ−スの利用可能性とに１０１ 応答し、情報量子を選択的に受け、または却下する前記受信ユニット内の選別手 段と、 前記位置フィールドに応答し、前記選別手段が多重量子転送の早い情報量子を却 下した時に、前記選別手段が同じ多重量子転送の遅い情報量子を受けることを阻 止することを強制するための前記受信ユニット内の手段と、 を備えることを特徴とするデータ通信装置の改良。 ３０、送出ユニットが情報量子を受信ユニットへ送るように動作し、転送が２つ の種類のいずれかに属することができる、データ通信装置において、対応する転 送の種類を表す分類フラグを各情報量子とともに送るための前記送出ユニット内 の手段と、前記分類フラグに応答する前記受信ユニット内の手段と、 前記種類のうち第１の種類の情報量子を却下すべきことを示す信号を与えるため の前記受信ユニット内の手段と、 前記信号に応答し、それにより可能状態にされて前記第１の種類の情報量子を却 下する前記受信ユニット内の選別手段と、 全備えることｔ−特徴とするデータ通信装置の改良。 ３１、第１のユニットが他のユニットと交信し、オペレーションを送り、前記他 のユニットからの応答とオペレーションを受ける；うに動作し、オペレージ１０ ２　特表昭５ａ−５（ｏ７８８（６）ヨンまたは応答は１つまたは２つの情報量 子を含むことができる、データ通信装置において、附随する情報量子が転送の最 後の情報量子であるかどうかを表す終止プログラム・フラグを、その情報童子と ともに送るだめの前記他の各ユニット内の手段と、 附随する情報量子がオペレーションでちるか、応答であるかを表す分類フラグを 、その情報量子とともに送る九めの前記池の各ユニット内の手段と、前記分類フ ラグに応答して、受けた応答を続けながら、オペレーションを受信または却下す るように動作する前記第１のユニット内の選別手段と、前記終止プログラム・フ ラノンこ応答し、前記選別手段が２量子オペレーシヨンの第１の情報量子を却下 した時に、前記選別手段が同じ２１子オペレーシヨンの第２の情報量子を受ける ことを阻止し、かつ、前記選別手段が２量子オペレーシヨンの第１の情報量子を 受けた時に、前記選別手段が同じ２量子オペレーシヨンの第２の情報量子を却下 することを阻止するための前記第１のユニット内の強制手段と、全備えることを 特徴とするデータ通信装置の改良０３２、第１のユニットが他のユニットと交信 し、オペレーションを送り、かつ前記他のユニットからの応答トオペレーション を受けるように動作し、１つの情報量子または多くの情報量子より成るオペレー ジ０３ ヨンまたは応答が引き続くバス・サイクルにわたって送られる、データ通信装置 （おいて、転送内の附随情報量子の相対的な位置を表す位置フィールドを情報量 子とともに送るための前記他の各ユニット内の手段と、 附随情報量子がオペレーションであるか、応答であるかを表示分類フラグを情報 量子とともに送るための前記他の各ユニット内の手段と、 前記分類フラグに応答し、応答の受信を継続しながら、オペレーションを受信ま たは却下するように動作する前記第１のユニット内の選別手段と、前記位置フィ ールドに応答し、多重量子オペレーションの早い情報量子を前記選別手段が却下 し九時ニ、同じ多重量子オペレーションの後の情報１子を前記選別手段が受ける ことを阻止し、多重量子オペレーションの先の情報量子を前記選別手段が受けた 時に、同じ多重酋子オペレーションの後の情報量子を前記選別参設が却下するこ とを阻止するための前記第１のユニット内の手段と、 全備えることと特徴とするデータ通信装置の改良。 ３３、請求の範囲の第３２項に記載の発明でちって、転送は丸かだか２つの情報 量子を含むことができ、前記相対位置フィールドは長さフラグと終止プログラム ・フラグを含むことを特徴とする発明。 ３４、送出ユニットが情報量子を受信ユニットヘ送り０４ データ通信装置において、 前記情報量子の受信成功を表す肯定応答コードを前記送出ユニットへ送るための 前記受信ユニット内の肯定応答手段と、 情報量子を格納するための前記受信ユニット内のレジスタ手段と、 前記レジスタ手段内のスペースの利用可能性を基にして、情報量子を選択的に受 け、または却下するたメツ前記受信ユニット内の選別手段と、受け７’Ｃ（Ｗ報 童子を前記レジスタ手段に書込むための前記受信ユニット内の手段と、 附随情報量子が重心送信を形成するかどうかを示す重信フラグを各情報１子とと もに送るための前記送出ユニット内の手段と、 前記重信フラグに応答し、前記重信フラグが重信送信を示す時に、前記レジスタ 手段内のスペースが利用できるかどうかとは無関係に、附随情報量子が前記レジ スタ手段に書込まれることを阻止する前記選別手段内の手段と、 を備え、前記吋定応答手段（Ｉ：ｃＸ重信送信に応答して前記肯定応答コード全 送り、その時Ｖこ、前記送出平段は前記受信ユニットをポールして、前記受信ユ ニットの状態をほとんど変えることなしに、前記送出ユニットから前記受信ユニ ットへの送信の一貫性を検査することを特徴とするデータ通信製・樅の改良。 １０５ ３り、請求の範囲の第３４項に記載の発明であって、前記肯定応答コードは正常 コードと、前記レジスタ手段内でスペースが利用できをいことを示す使用中コー ドと、少くとも１つの誤りコードとを含み、前記肯定応答手段は、前記使用中コ ード、または前記ｉ＠クコードの１つで重信送信を肯定応募することを特徴とす る発明。 ３６、受信ユニットが少くとも１つの送出ユニットから情報量子を受ける、デー タ通信訣訟において、外部のオーバライド信号に応答し、それに応答して内部オ ーバライド信号を発生する前記受信手段内の手段と、入来情報量子に附随する保 守信号に応答し、前記内部オーバライド信号に応答して、前記受信ユニットを保 守専一モードｉｃ　ｆｆｉ　＜前記受信ユニット中の選別手段と、 を備え、前記保守専一モードにおいては、前記保守信号が附随する情報量子だけ を前記受信二ニットを受けることを特徴とするデータ通信装置の改良。 ３７、　請求の範囲の第３６項に記載の発明であって、前記外部オーバライド信 号は入来情報量子の一部であることを特徴とする発明、っ ３８、請求の範囲の第３６項（・て記載の発明であって、前記外部オーバライド 信号は、入来１７ｆ報量子を伴う分類フラグのある特別の設定に組合ゎされる保 守信号に↓り成ることを特徴とする発明。 ｎ表明５８−５０１７８８（６） ３９、請求の範囲の第３６項に記載の発明であって、前記受信ユニットは、前記 外部オーバライド信号が引き込められた後は、前記保守専一モードを保つことを 特徴とする発明。 ４０、請求の範囲の第３６項に記載の発明であって、前記受信ユニットは、前記 外部オーバライド信号に応答］７て前記受信ユニットの入力バッファをクリｈす るｔ−めの１°上セツト段に含むことを特徴とする発明○