JPS58501559A - マイクロ命令タスキングを採用するパイプラインされマイクロプログラムされたディジタルデ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロ命令タスキングを採用するパイプラインされマイクロプログラムされた ディジタルデータ処理装置導入 この３発明は、マイクロプログラムされた電子ディジタルコンピュータにおいて 、データ処理動作を実行するための改良された手段および方法に関する。特に、 この発明は、タスクがマイクロ命令レベルで与えられるような方法で実行を制御 しかつマイクロ命令の順序付けを行なうための改良された手段および方法に関す る。

発明の背景 コンピュータ設計およびコンピュータプログラミングにお−いてより大きな柔軟 性を許容していた特定の構造上の概念は、マイクロ命令の概念であった。初めに 、マイクロ命令は、マクロ命令フォーマット内に課用された制御ピットの単なる 組として考えられていた。そのような制御ピットは、たとえば、乗算命令あるい はシフト命令などの実行の間に修理測度を与えるために採用されていた。徐々に 、マイクロプログラミングの概念が拡張されるにつれ、マクロ命令は、２つのオ ペランドの加算のような実行されるべき特定のルーチンを特定した。マクロ命令 の実行は、その後、マイクロ命令の一連の実行を通して達成され、その実行のし た。複数のマクロ命令はマイクロ命令の有限の岨によって実施され得るけれども 、興なりたマクロ命令を実行するとき特定のシーケンスでアドレスされるために これらの同一のマイクロ命令は独立した記憶処理に記憶され得ることは明らかで あった。特定の動作を実行するためにマイクロ命令の様々なシーケンスが組織立 てられかつ任意のメモリ内に独立して記憶され待るということがさらに認識され ていた。このように、非常に多くのルーチンを実行するために非常に多くのマイ クロ命令のシーケンスを作ることができていた。

マイクロ命令あるいはマイクロプログラムの概念は、その後、プログラマからマ スクされているあるいは■されているサブ命令セットを与えるものになり、この ようにして、プログラマによって呼出されるべき個々の特別のステップの数を最 小化することにより特定のプログラムの１込を単純化した。ざらに、マイクロプ ログラミングの概念は、個々の機能がハードワイヤード回路において実施される ことを要求することなしにコンピュータユーザに対して非常に多種鎖のルーチン を与えることができる、より経済的なコンピュータシステムをコンピュータ設計 者が設計することを可能にする。

マイクロプログラミングは、このようにして、ディジタルコンピュータシステム の制御機能を、ワードベースで組織され、かつ固定したあるいはダイナミックに 変更可能な制御メモリに記憶される制御信号のシーケンスとして設計しかつ実施 するための技術として広く見られ得る。マイクロプログラムされたディジタルコ ンピュータの設計に対するいくつかの知られたアブローヂの詳細な例は、１９７ ５年５月２７日にファーガソン（Ｆ　ｅｒｇｕｓｏｎ　）他に発行されたアメ、 リカ合衆国特許番号第３．８８６．５２３号、１９７９年５月１５日ＧＣ＋−７ ７（Ｋｅｅｆｅｒ　）およびキム（Ｋ１■）に発行されたアメリカ合衆国特許番 号票４，１５５゜１２０号、１９８０年１月１日にフイーザ（Ｆ　ｅｅｓｅｒ　 ）およびゲルホルト（Ｇｅｒｈ、ｏｌｄ）に発行されたアメリカ合衆国特許番号 票４．１８１，９３５号、１９７７年７月２６日にキム（Ｋ　ｔ−）に発行され たアメリカ合衆国特許番号票４゜０３８．６４３号、ニス・ニス・ヒューソン（ Ｓ、Ｓ、　Ｈｕｓｓｏｎ　）による書籍「マイクロプログラミング：理論と実際 　（Ｍｉｃｒｏｐｒｏｏｒａｍｍｉｒ＋ｏ　：　Ｐｒ１ｎ０１ｐｌｅＢ　ａｎｄ 　ＰｒａＣｔｉ（ｉｅｌｓ）　Ｊ、プレンティス−ホール会社（Ｐｒｅｎｔｌｃ ｅ　−）−１ａｌｌ　、ｌ　ｎｃ。

）（１９７０）、アルグラソーラ＜　Ａ　ｒｇｒａｕｓａｌａ　）他による書籍 「マイクロプログラミングの基礎（Ｆｏｕｎｄａｔｉｏｎｓ　。

ｆ　Ｍ　ｉｃｒｏｐｒｏｇｒａｗａｌｎｏ　）　Ｊ　、アカデミツクプレス会社 （Ａｃａｄｅｓｌｃ　ｐ−ｒｅｓｓ、ｌ　ｎｃ、　）　（１９７６）　、論文ｒ マイクロプログラミングー内部コンピュータ制御の他の展望（Ｍｉｃｒｏｐｒｏ ｇｒａｓｓｌｎｇ　−Ａｎｏｔｈｅｒ　Ｌｏｏｋ　ａｔ　ｌ　ｎｔｅｒｎａｌ　 Ｃｏｍｐｕｔｅｒ　Ｃｏｎｔｒｏｌ）　Ｊ　、エム・ジエイ・フリン（Ｍ、Ｊ、 Ｆｌｙｎｎ）、アイ・イー・イー・イー−Ｐｒｏｃ　、　、　Ｖｏｌ、　６３゜ Ｎｏ、１１．１９７５年１１月、ｐｐ、１５５４−１５６７、および、論文「マ イクロプログラミング：最近の開発の教本および概ＩＩ　（Ｍｌｃｒｏｐｒｏｏ ｒａｓｓｉｎｇ　：　Ａ　Ｔｕｔｏｒｉａｌ　ａｎｄ３ｕｒｖｅｙ　ｏｆ　Ｒｅ ｃｅｎｔ　［）ｅｖｅｌｏｐｅ＋ｅｎｔｓ　）　Ｊ　、アイ豐イーーイー・イー ・コンピュータにおける伝達（Ｔ　ｒａｎｓａｃｔｌｏｎｓｏｎ　Ｃｏ５ｐｕｔ ｅｒｓ）　、　Ｖｏｌ、　Ｃ−２９，Ｎｏ　、　１　、１９８０年１月の中に見 出すことができる。

近年、マイクロプログラミングの概念は、たとえば、論文「パイプライン化され たプロセッサのマイクロプログラミング（Ｔｈｅ　Ｍ　ｉｃｒｏｐｒｏｇｒａｓ ｍｉｎｇ　ｏｆ　Ｐ　１ｐｅｌｌｎｅｄ　ｐ　ｒ。

ｃｅｓｓｏｒｓ　）　Ｊ　、ピーφエムーｍｌ−ジ（Ｐ、　Ｍ、　ＫＯ１９ｅ） 　。

コンピュータアーキテクチャにおける第４回恒例シンポジウム　（４ｔｈ　Ａｎ ｎｕａ＋　Ｓｙｍｐｏｓｉｕｍ　Ｏｎ　Ｃｏｍｐｕｔｅｒ　Ａｒｃｈｉｔｅｃｔ ｕｒｅ　）、　１９７７年３月、ｐｐ、６３−６９、および、論文「効串的なマ ルチタスキングに方向付けられたパイブライン　アーキテクチｖ　（Ａ　Ｐｉｐ ｅｌｉｎｅ　Ａｒｃｈｌｔｅｃｔｕｒｅ　０ｒｉｅｎｔｅｄＴ０１ＴａｒｄＢ　 Ｅｆｆｉｃｉｅｎｔ　Ｍｕｌｔｌｔａｓｋｉｎｇ　）　Ｊ　、Ｉエフ−ｏｆ二（ Ｆ、　Ｒｏｓａｎｌ　）　、　：ｘ−ｏミクロ（Ｅ　ｕｒｏｓｌｃｒｏ）、１９ ７６年１０月、ＶＯＩ、２．Ｎｏ　、４．ノースーホランド　バブリジング　カ ンパニー、アムステルダム（Ｎｏｒｔｈ−）１ｏ１１ａｎｄ　Ｐｕｂｌｉｓｈｉ ｎｇ　Ｃｏ　、　、　Ａｍｓｔｅｒｄａｍ）の中に記載されているようなパイプ ライン化されたアーキテクチャに関連した使用に拡張されている。

上記参考文献の内容および教示はここに組入れられているとみなされるべきであ る。

及！ この発明の重要な特徴は、マイクロプログラムされたコンピュータシステムにお いてマイクロ命令レベルでのパイプラインされたマルチ処理を提供することによ りマイクロプログ・ラミングの利点をざらに拡張することである。

この発明の他の特徴は、マイクロ命令レベルでのマルチ処理およびマルチプログ ラミングの両方の利点が取入れられるのを可能にするような方法でパイプライン 化およびマイクロ命令タスキングを採用するマイクロプログラムされたデータ処 理システムを提供することである。

この発明のざらに他の特徴は、マイクロ命令タスキングから抽出可能な能力およ び利点をさらに高めるようなマイクロ命令タスキングおよびパイプラインされた マルチ処理に関連したダイナミックな資源割当てを提供するマイクロプログラム されたデータ処理システムを提供することである。

発明の好ましい実施例においては、３つのダイナミックに選択可能なタスクマイ クロ命令の実行を同時に与える間に処理しかつ資源を１６までの活動化されたタ スクにダイナミックに割当てる能力を有する３ステージのパイプライン化された アーキテクチャがマイクロプログラムされたデータ処理装置に与えられており、 各タスクは１以上のタスクマイクロ命令の実行の結果として実行される。好まし い実施例においては、３ステージのパイプライン化されたアーキテクチャは、互 いに１２０’位相を興にして動作しかつ同一の物理的ハードウェアを共有してい る３つの独立した処理装置を事実上与えるように実施される。各処理装置は、タ スクマイクロ命令が属する特定のタスクを考ａすることなしに任意の所望の混合 した順位でタスクマイクロ命令を実行することが可能であり、それによって、各 処Ｍ装置にマルチプログラミングの能力が与えられる。好ましい実施例において は、このマルチプログラミングの能力を有する事実上３つの独立した処理装置が あるけれども、マルチプログラミングの付加された能力は有利に達成される。

タスクコン。トローラは、活動化されたタスクに対して要求されるようにダイナ ミックに資源を割当てるのと同じように、実行されるべきタスクを処理しダイナ ミックに選択するために働く。

この発明の他の目的、特徴、利点および使用はもちろんのことこの発明の特有の 性質は、添付図面を参照して行なう以下の詳細な説明から明らかとなろう。

図面の簡単な説明 第１図は、この発明が組入れられてもよい全体的なコンピュータシステムのブロ ック図である。

第２図は、第１図に示されたＭＬＰ処着装着装置ロック図である。

第３図は、第２図の処１！１ＮＩＩＩ　Ｐ　Ｅのブロック図である。

第４図は、好ましい実施例においてタスクが処理される基本方法を図式的に示す 。

第５図は、計算（Ａ＋Ｂ＞−、＜　１　十〇）を実行することにおいていかにし て好ましい実施例が資源を活動化されたタスクにダイナミックに割当てるかの一 例を示す。

１１１図は、好ましい実施例においていかにしてタスクマイクロプログラミング が与えられるかの一例を示す。

第７図は、好ましい実施例に与えられた３ステージのパイプラインアーキテクチ ャを用いていかにしてタスクが実行されるかを示す。

第８図は、３つの計算＜Ａ十Ｂ）＋　（Ｃ＋Ｄ）　−Ｈ；（Ａ＋Ｂ）−Ｅ−１： および（Ｃ＋Ｄ）−Ｅ−Ｊを同時に実行するためにいかにして好ましい実施例が タスキングマイクロプログラミングおよびマルチ処理を採用するかの一例を示す 。

第９図は、第３１！ｌのプログラムコントローラＰＥの好ましい実施例を示すブ ロック図である。

第１０図は、第３図のタスクコントローラＴＣの好ましい実施例を示すブロック 図である。

第１１図は、第３図のストアドロシックコントローラＳＬＣの好ましい実施例を 示すブロック図である。

第１２図は、第１１図の補助制御メモリＡＣＭの好ましい実施例を示すブロック 図である。

第１３図は、第１１図のシーケンス制御メモリＳＣＭの好ましい実施例を示すブ ロック図である。

第１４図は、第３図の主データバスＤＰの好ましい実施例を示すブロック図であ る。

第１５図は、第３図のアドレスおよび状態ユニットＡｓＵの好ましい実施例を示 すブロック図である。

第１．６図は、第１５図のＡＳＵ変更変更行列ＡＳＵ−ＣＱの動作を示すフロー チャートである。

第１７図は、第２図のメモリシステムＭ　Ｓの好ましい実施例を示すブロック図 である。

二１１鉦匙１ １１土１上ＬＬ 好ましい実施例においては、この発明は第１図に示したような１以上のＭＬＰシ ンプレックスシステムを備える全体的なシステムに組入れられてもよい。各シン プレックスシステムは、典型的に、ＭＬＰプロセッサ、メンテナンスプロセッサ および周辺ｌ１ｉｌ！Ｐが組合わされているＩ１０サブシステムを備える。これ らのシンプレックスシステムは、交換局ＥＸおよびグローバルメモリにより連結 されており、グローバルメモリはシステムソフトウェアがシンプレックスシステ ム聞の結合度を決定するのを可能にする。

第１図のＩ１０サブシステムは、ユーザ入力／出力装置およびプログラムの完全 なセットおよびデータセグメントに対する記憶装置を含む。グローバルメモリＧ Ｍは、プロセッサの連結を許容しかつプログラムおよび多重プロセッサにより分 担されるデータセグメントを含む、各ＭＬＰプロセッサは、それらのプログラム およびＭＬＰプロセッサ荊表昭５８−！’１０１５５９　（５）で処理されるデ ータセグメントを含むローカルメモリサブシステムを有する。

好ましい実施例において、ＭＬＰプロセッサは、高レベルの仮、恕命令セットを 実施する一積化されたハードウェアおよびファームウェアである。このセットの 命令は、低レベルのＭＬＰハードウェアで実行するファームウェア命令のセット により個々にプログラムされる。この発明の重要な特徴は、多重高レベル命令に 対応するファームウェア命令の実行の間で高度の並行処理を１成するためにＭＬ Ｐプロセッサ喰ハードウェア（マイクロ命令）レベルでのマルチプログラミング およびマルチ処理技術を用いることである。

この発明によれば、ＭＬＰプロセッサム、与えられた高レベルの仮想命令のシー ケンスを実行されるべきタスクの組と考える。これらのタスクの各々は低レベル プロセラゝすでの１以上のマイクロ命令を実行することにより実行され得るとい うことが理解されるであろう、これらのタスクのうちのいくつかは、先行するタ スクによって準備されたデータを使用する必要があろう。しかしながら、典型的 なデータ処理の応用に対しては、タスクの実質の数はそのような依存物を有して いない。このように、タスクのいくつかあるいはすべての実行はオーバラップさ れることができる。

このオーバラップに対する可能性は、この発明のＭＬＰプロセッサによって特定 の利点に使用され、そのＭＬＰプロセッサはハードウェア（マイクロ命令）レベ ルでのマルチプログラミングおよびマルチ処理の両者を提供する。

ＭＬＰプロセッサ　２　） ここで考慮されている好ましい実施例においては、ＭＬＰプロセッサはＩＦ！２ 図に示したようなハードウェアモジュールに分割される。処Ｉｌｌ！素ＰＥは、 プロセッサマイクロコードに対する記憶装置および基礎データバスの両者を含む 。メモリサブシステムＭＳは、プロセッサのローカルメモリおよびグローバルメ モリＧＭ（第１図）に対するプロセッサのインターフェイスの両者を含む。ＭＳ はまた、好ましくは、ローカルメモリの帯域および平均アクセスタイムを改善す るためのキャッシュモジュールを含む。上位依存ポートＨＤＰは、プロセッサの インターフェイスをｌ１０（第１図）に与える。ＨＤＰは、ＰＥからのマイクロ 命令によって開始されたタスクおよびＨＤＰからのリクエストにより制御される 。好ましい実施例においては、このＨＤＰタスクは、他のプロセッサタスクと同 時に実行されてもよい多重タスクのうちの１つである。ホストコンソールポート ＨＣＰは、プロセッサのメンテナンスおよび制御がそれを通して実行されるとこ ろのメンテナンスプロセッサＭＰ（第１図）のシステムポートな有するプロセッ サインターフェイスである。ＨＯＰは、初期設定おまび保守に対するプロセッサ 状態のすべての構成要素に対する読み書きアクセスを有する。

第３図に示すように、処理要素ＰＥの好ましい実施例は、５つの主な構成要素を 備える。

１、　プログラムコードワードを演算子およびパラメータに分解し、かつ各演算 子に応答して各タスクに対しての資源要求に沿って実行されるべき１以上のタス クを決定するプログラムコントローラＰＣ。

２、　タスクを扱いかつタスクが実行されるシーケンスを制御するタスクコント ローラＴＯ。

３、　タスクに対する初期データ項目を、これらのデータ項目で論理的および算 術的動作を行なうための操作設備とともに記憶する主データバスＤＰ。

４、　アドレスをそれらの操作に対する設備とともに記憶するための記憶装置を 含むアドレスおよび状態ユニットＡＳＬ１．ＡＳＵはまた、高レベルアーキテク チャのほとんどの状態を記憶する。

５、　タスクを実行するのに用いられたマイクロコードを記憶するストアドロシ ックコントローラＳＬＣ，ＴＯ。

ＤＰおよびＡＳＬＩに応答して、ＳＬＣは、ＰＥの種々の構成要素に対して、Ｔ Ｃによってそこに与えられたタスクを実行するために適当なシーケンスでマイク ロ命令を発゛する。

１つのタスクは、その実行にとって１以上のマイクロ命令を必要とするであろう 。

したがって、演算子レベルデータ、メモリアドレスおよび状態はＤＰおよびＡＳ Ｕに記憶され、かつ各タスク奪実行するのに必要とされるデータおよび動作をこ れらのユニットに対して選択させるマイクロ命令をＳＬＣは発するとに通じかつ マイクロ命令の順序付けに影響を与える選択された条件が与えられ、それによっ てＰＥにおける基本フィードバックループが完成される。

高度の実行を達成するために、好ましい実施例は以下のようなＰＥ動作の実行に おける同時発生のいくつかのレベルを採用する。

ｉ、ｐｃおよびＴＯ動作（取出、ＰＣによる演算子のタスクへの変換およびＴＯ によるタスクの処理および活動化）は、ＳＬＣ，ＤＰＩ３よびＡＳＵによるマイ クロ命令の実行と同時である。

２、ＳＬＣ，ＤＰおよびＡＳＵは互いに同時に動作し、したがって各クロックサ イクル中マイクロ命令は新しいマイクロ命令および状態がＳＬＣによって発生さ れている閣ＤＰおよびＡＳＵによりて実行される。

３、ＳＬＣ，ＤＰＪ５Ｊ：ｔＦＡｓＬｌは、多重ステージハイプラインアーキテ クチャで実施され、そのアーキテクチャは多重タスクがマルチプログラミングお よびマルチプロセッシング技術の両者を利用するような方法で同時に実行される のを許容する。よく知られているように、マルチプロによってインターリーブさ れ、それにより１つのプログラムが待機している（すなわち実行する準備ができ ていない）間の時間間隔は他のプログラムの部分を実行するのに使用されるとい う技術である。またよく知られているように、マルチ処理は、多重プロセッサが １ｇ、上のプログラムを実行するのに使用される技術である。

処Ｗ　ＰＥの基　動　（３ ＭＬＰプロセッサの特別の実施例を考える前に、初めにいくつかの基本的な動作 上の特徴を述べる。

之２３０１ユ１− 処理！！素ＰＥにおけるタスクの発生は、プログラムコントローラＰＣおよびタ スクコントローラＴＯによって行なわれる。ＰＣは、与えられた＾レベル命令か ら抽出された生のワードのシーケンスを試験し、実行されるべき高レベル演算子 のシーケンスを決定しかつこれらの各演算子に対して、実行されるべき１以上の タスクを決定する。各タスクは、それの資源要求とともに、ＴＣに進められる。

ＰＣはまた、各演算子が与えられるであろう任意のパラメータをデコードし、か つこれらを主データバスＤＰに転送する。

ＴＣは、タスクを活動的な混合に挿入するがあるいはちるかする。ＴＯがタスク を挿入することができない理由は以下のことを含む。

１、　混合が充分であり（すなわち、活動中タスクの数におけるハードウェアが 限界に達しており）、この場合ＰＣは最古活動中タスク（ＯＡＴ）の終了を持た なければならない。

２、　タスクの要求を満たすための充分な自由なレジスタが存在せず、この場合 ＰＣはレジスタを充分に自由にする他のタスクを持たなければならない。

３、（俵に述べる）タスクによって要求される１以上の変更待ち行列がロックさ れ、この場合ＰＣはそれらのロックが解除されるまで持たなければならない。

ＰＣはまた、外部阻止条件の検出に用いられかつメンテナンスプロセッサＭＰ（ 第１図）の援助で警報阻止条件の検出をも行なう。典型的には、ＰＣが混合に挿 入する特別なタスクによってこれらの条件は扱われるであろう。

ちタスクおよび　ち　の処理 プロセッサ動作の圀、すべての活動中タスクは４つの状態のうちの１つにある。

（１）実行中（タスクは現在実行されている）、（２）待機中（タスクは成る条 件が満たされるまでは実行に対する準備ができていない）、＜３）準備完了（タ スクは実行される準備ができている、すなわち、タスクは何の条件も持っていな い）あるいは（４）タスクの終了（ＥＯＴ）（ＩＩ了されるために持っているタ スク）。

タスクコントローラＴＣは、各タスクの状態のトラックをキープする。各タスク マイクロ命令の完了で、ＴＣは、タスクの実行中の状態が続けられるべきかある いはタスクが他の状態（たとえば待機中あるいは（ＥＯＴ）’）に立ち寄るかを 決定するのに用いる適当なタスク状態条件が与えられる。、第４図は、タスク状 態が好ましい実施例において処理される方法を図形的に示し、その実施例におい ては、たとえば、最大で１６の活動中タスクおよび任意の１時期に実行される最 大で３つのタスクがあるであろう。

準　“　タスクの選択 各クロックサイクルに、タスクコントローラＴＣは、準備完了タスクの中から実 行されるべき１つのタスクマイクロ命令を選択する。この選択されたタスクマイ クロ命令は、新たに活動化されたタスクの第１のマイクロ命令であり、あるいは 、先に待機状態に入れられた先に活動化されたタスクの第２．第３等のマイクロ 命令である（たとえば、次のタスクマイクロ命令に対して要求されるデータのす べ□・てが必ずしもそのときに利用可能とは限らないからである）。

ＴＯは、次のクロックサイクルで再び選択しないようにするため選択されたタス クに「実行中」のようなマークを付ける。これは、好ましい実施例においては、 各タスクマイクロ命令の実行は３つのクロックサイクルを必要とする３つのステ ージにおいて実行されやゆえになされる。

もし準備完了タスクがなければ（すなわち、すべての活動中タスクが特機中、実 行中あるいは（ＥＯＴ）であるとイクロ命令を選択する。空白タスクマイクロ命 令は決して「実行中」とはマークされないので、必要があれば、次のクロックサ イクルにおいて選択されるであろう。空白タスクマイ、クロ命令は、たとえば、 単に「空白」動作のループである。

もし１以上の準備完了タスクがあれば、ＴＣは、たとえば、その選択を単純な、 静的な、２レベル優先システムに従って行なう。高優先順位タスクおよび低優先 順位タスク間の区別は、命令フローのプログラマによって示されるであろう、Ｆ ｉ５！じ優先順位のタスク間では、ＴＯによる選択は任意である。

タスクの同　および　イナミツクなレジスタ割当て検討している好ましい実施例 に対しては、従来のスタック志向性の演算子セットが仮定されてもよい。データ 処理システムにおいていかにして１以上のスタックが採用されているかという基 本的な理解は、たとえば、イー・エイ・ホーク（Ｅ、　Ａ、　Ｈａｕｃｋ）およ びピー・エイ・テント（Ｂ。

Ａ、　Ｄｅｎｔ　）の論文［バロース　８６５００／７５００スタック機構（１ ３ｕｒｒｏｕｇｈｓ　Ｂ　６５００　／　７５００　Ｓ　ｔａｃｋ　Ｍｅｏｈａ ｎｌｓｓ）　Ｊ　、　Ａ　Ｆ　Ｔ　ＰＳ会報（ＡＦＩＰＳ　Ｃｏｎｆｅｒａｎｃ ｅ　Ｐｒｏｃｅｅｄｌｎｏｓ＞　、　１９６８　ＳＪ　ＣＣ，ｌ）　−２４５お よび「コンピュータ（Ｃｏｍｐｕｔｅｒ　）　Ｊ　、　１９７７年５月、９１． １４−５２にＩＢける一連の論文、特に「スタック：）　ンヒｘ　−９：導入（ Ｓｔａｃｋ　Ｃ，ｏａｐｕｔｅｒｓ：　Ａｎ　Ｔ＊ｔｒ＠ｄ。

Ｃ會Ｉｏｎ　）　Ｊ　、ディー・エム・パルマン（Ｄ、　Ｍ、　Ｂｕｌｌａｎ　 ）、ｐｐ、１ａ−２ａおよびＶスタックアーキデクチャの探求（Ｅｘｐｌｏｒｉ ｎｇ　ａ　５ｔａｃｋ　Ａｒｃｈｌｔｅｃｔｕｒｅ　）　Ｊ　、　７−ル・ピー ・クブレイク（Ｒ，Ｐ、　Ｂｌａｋｅ）　、　ｏｐ、　３０−３９と題された論 文をも参照することにより得ることができる。これらの論文の内容および教示は ここに組入れられていると考えられるべきである。

バロース６８００コンピュータシステムは、スタック志向性の演算子セットの使 用の一例である。そのようなシステムにおいては慣用的であるけれども、動作に 対して少なくとも１つのスタックがマイクロ命令間の連絡がスタック頂部を経由 して起こるような方法で与えられる。このｉｉ＊な通信機構をざらに＾めるため に、この発明は、付加的に重要ないくつかの「浮動」スタック頂部レジスタ対を 与える。動作はその後、演算子がその入力としてとるスタック項目およびタスク がその出力として作るスタック項目が、タスクを混合し始めるときタスクにダイ ナミックに割当てられるレジスタ対に記憶されるようにされる。各レジスタ対は 、組合わされた妥当性ビットを有しており、そのビットは対応するスタック項目 が「作られた」かどうかを示す。

もしタスクマイクロ命令が、それに対して未だに作られていないその入力スタッ ク項目の１つを「消費する」ことを要求するならば、タスクはハードウェアによ り持ち状態に入れられる。スタック項目が作られたときそれは準備完了状態に戻 、される。

タスクコントローラＴＯ獄、仮想「スタックＩＡｓイメージ」のトラックを保持 し、そしてそれはレジスタ対のリストで昂る。このリストは、スタック頂部形状 を示す。ＴＣはまた、「自由なｊ　（分割されていなし））レジスタ対のリスト を保持する。これらのリストは、タスクが開始されたときあるいは終了されたと きはいつでも最新のものにされる。

前記の一例として、計算（Ａ＋８）−（１＋Ｃ）が以下のように割当てられたタ スクＴＩ、Ｔ２．Ｔ３．Ｔ４．Ｔ５、ＴＣおよびＴＩを用いて実行されることを 仮定する。

タスク　−１１１− ＴＩ　ＶＡＬＣＡ Ｔ２　ＶＡＬＣＢ Ｔ３　ＡＤＤ　：　（Ａ＋８）−３１ Ｔ４　０ＮＥ Ｔ５　ＶＡＬＣＣ ＴＣＡＤＤ：（１＋Ｃ）−３２ Ｔ７　５ｔＪＢＴＲＡＣＴ：（８１−３２）この例に対しては、他のどんなタス クも活動的ではなく、スタック頂部リストは空であり、かつフリーレジスタリス トは現在割当てられていない８つのレジスタＲＯ，Ｒ１゜Ｒ２，Ｒ３，Ｒ４，Ｒ ５，Ｒ６およびＲ７を備えて０るということもまた仮定されている。この例に対 する処ｓｙｉ素ＰＥの初期状！ｌ！は次のとおりである。

タスク翻合：　活動中タスクはな６ｓ。

スタック　リスト：　レジスタは割当てられてし１な（１（空である） フリーレジスタリスト：ＲＯ，Ｒ１，Ｒ２，Ｒ３，Ｒ４゜Ｒ５，Ｒ６，Ｒ７ 今、タスクＴＩ　（ＶＡＬＣＡ）が開始された場合を仮定する。タスク丁１は、 どんなスタック頂部レジスタｈ＼らも入力を必要としないけれども、タスクＴ１ の出力Ａに対しては１つのスタック頂部レジスタを必要とする。したがって、タ スクコントローラＴＣは、レジスタＲＯを出力Ａに割当てる。したがって、処理 要素ＰＥの状態は次のようフリーレジスタリスト：Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ ５゜Ｒ６，Ｒ７ 同様に、次のタスクＴ２（ＶＡＬＣＢ）は、入力に対してはどんなスタック頂部 レジスタをも必要としないが、タスクＴ２の出力Ｂに対しては１つのスタック頂 部レジスタを必要とづ゛る。したがって、タスクコントローラＴＯは、出力Ｂに 対してレジスタＲ１を割当てる。したがって、処理要素ＰＥの状Ｗ！Ａは、次の ようになる。

ム左ムＬ鉱二　Ｔ１およびＴ２ ゛２リーレジスタリスト：Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６゜７ 次のタスクＴ３　（ＡＤＤ　：５１−Ａ十Ｂ）は、入力として、（レジスタＲＯ ）中のタスクＴ１の出力Ａｃｔｊよび（レジスタＢ１中の）タスクＴ２の出力Ｂ を要求する。タスクＴ３もまＩ−、タスクＴ３の出力５１−Ａ＋Ｂに対して１つ のスタック頂部レジスタを要求し、タスクＴ３に対してはタスクコントローラＴ ＯはレジスタＲ２を割当てる。今、ＰＥの状態は次のようになる。

之２」乙ｌ立」エ　Ｔ１．Ｔ２およびＴ３１ユノＪｂ二ＲＯ，Ｒ１；１１１口り 二Ｒ２スタック　リスト：Ｒ２ フリーレジスタリスト：Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｂ７次のタスクＴ４　（ＯＮ Ｅ）は、入力に対してはどんなスタック頂部レジスタも要求しないが、タスクＴ ４の「１」出力に対しては１つのスタック頂部レジスタを要求し、そしてタスク Ｔ４に対しではタスクコントローラＴＯはレジスタＲ３を割当てる。ＰＥの状態 は今や次のようになる。

特表昭５８−’Ｊ！５！ｉ！１（８） 之ノシ［≦−Ｔ１．Ｔ２．Ｔ３およびＴ４皿１）Ｊ＝二ＲＯ，Ｒ１；エユ１０Ｌ 二Ｒ２フリーレジスタリスト：Ｒ４，Ｒ５，Ｒ６，Ｂ７次のタスクＴ５　（ＶＡ ＬＣＣ）は、入力に対してはどんなスタック１ｌＩｌ！１１レジスタも要求しな いが、タスクＴ５の出力Ｃに対しては１つのスタック頂部レジスタを要求し、そ してタスクＴ５に対してはタスクコントローラＴＯはレジスタＲ４を割当てる。

このようにして、ＰＥの状態は次のようになる。

Ｌ２り１」ニー　Ｔ１．Ｔ２．Ｔ３．Ｔ４．？ｌよび５ Ｌ止とＬ二ＲＯ，Ｒ１二り匪り二Ｒ２ スタック　リスト：　Ｒ２，Ｒ３，Ｒ４フリーレジスタリスト：Ｒ５，Ｒ６，Ｂ ７次のタスクＴ６　（ＡＤＤ：８２−１＋Ｃ）４；ｔ、入力トシて、（レジスタ Ｒ３内の）タスクＴ４の出力「１」および（レジスタＲ４中の）タスクＴ５の出 力Ｃを要求する。タスクＴ６もまた、タスクＴ６の出力Ｓ２−　＜１＋Ｃ）に対 して１つのスタック頂部レジスタを要求し、そしてタスクＴ６に対してはタスク コントローラＴＯはレジスタＲ４を割当てる。、ＰＥの状態は次のようになる。

タスク混合：　Ｔ１．Ｔ２．Ｔ３．Ｔ４．Ｔ５およびＴ６ 二エとＬ二ＲＯ，Ｒ１；Ｔ３出カニＲ２■６人カニＲ３，Ｒ４：二ｉ乱り二Ｒ５ この例に対する最終のタスクＴ７　（ＳＵＢＴＲＡＣＴ　：５３−８ｌ−８２＞ は、入力として、（レジスタＲ３中の）タスクＴ３の出力Ｓｌ−（Ａ＋８）およ びレジスタＲ５中のタスクＴ６の出力Ｓ２−　＜１＋Ｃ）を要求する。タスク丁 ７もまた、この減算の結果を構成するタスクＴ７の入力８３−８１−８２に対し て１つのスタック頂部レジスタを要求し、そしてタスクＴ７に対してはタスクコ ントローラＴＣはレジスタＲ６を割当てる。したがってこの例に対するＰＥの最 終状態は次のようになる。

欠λ夕１ｊニー　Ｔ１．Ｔ２．Ｔ３．Ｔ４．Ｔ５゜Ｔ６およびＴ７ ■３人カニＲＯ，Ｒ１：工」Ｌ旦しハニーＲ２■６人カニＲ３，Ｒ４：工」Σ遣 りなニーＲ５上記例の理解の助けのために、参照は第５図に向けられ、それは典 型的な計算（Ａ＋８）−（１＋Ｃ）の実行に必要とする前述した活動を要約して いる。タスクＴ１．Ｔ２゜Ｔ４およびＴ５は、相互依存性がなく、したがってそ れらの実行はオーバラップされ得るということに注目すべきである。タスクＴ３ およびＴ６の実行もまたオーバラップされ得るし、一方、タスクＴ７の実行はタ スクＴ３およびＴ６によって入力がつくられるまでその入力を持たなければなら ない。

１区りｆｆｉ 各タスクが完了するに従い、タスクコントローラＴＣは、タスクをタスクの終了 ＥＯＴが達成されたとしてマークすることによりこの発生を記録する。

最古活動中タスク（ＯＡＴ＞が（ＥＯＴ）に達し、かつその変更持ち行列の記入 項目が完了したとき、それは「終了した」ことになる。タスクを終了するために 、Ｔｃはそれを活動中でないとしてマークしそして最古活動中タスクの指定（Ｏ ＡＴ）をそれに続くものに進める。この最古の活動中タスクの終了は、プログラ ムコントローラＰＣがもしタスクの全くの混合のために持ち状態であったならば 他のタスクを挿入するためにそれを自由にする。

「一時のもの」に対して割当てられたレジスタスペースは、タスクがｒＥＯＴＪ に達したときフリーリストに戻される。しかしながら、「入力」に対するレジス タスペースは、タスクが実際に終了するまではフリーリストに戻されない（この 制限は、過渡的なエラー状態の場合タスクを再スタートさせる能力を改善する。

）。「出力Ｊに対して割当てられたレジスタスペースは、フリーリストには直接 １的には戻されない。出力レジスタは、スタック頂部イメージに加えられ、かつ その後のタスクにより入力として用いられる。

ごとの　履タスク 典型的に、幽レベル命令のいくつかは低レベルプロセッサで実行されるために多 ■タスクに都合よく分割され得る。

このようにして、付加的な同時発生が与えられ、かつシステムの全体的な実行が それによって改善される。

への　の スタックの頂部への変更の他に、演算子がもたらすことのできる最高の他の効果 は、メインメ七りへのような状態へ変更である。これらの状態変更は、２つの変 更持ち行列すなわ、ちメモリ変更持ち行列およびアドレスおよび状態ユニット変 更持ち行列によって同期化される。これらの変更持ち行列は（これは後でより詳 細に説明するが）、タスクの他の順序付けられていない実行に３種類の順序を課 す。

第１に、２つのタスクＴ１ｔ３よびＴ３がありＴ１が論理的にＴ３に対して先立 っている場合を考える。もしＴ１が打切られるべきであるならば（たとえば、Ｔ １が加算演算子でありかつ指数オーバフロー状態を検出できるならば）、Ｔ３に よって企てられたどんな状態変更も生ずることが許容されるべきではない。

第２に、Ｔ１およびＴ３の両者はメモリ中の同一場所に書込むべきであるがいず れのタスクも打切られない場合“・を考える。この場合、最終結果は（Ｔ３の実 行の後）、Ｔ３によって書込まれた値はそのメモリ場所になければならないとい うものでなければならない。

第３に、タスクＴ１．Ｔ２．Ｔ３およびＴ４を（その論理順位で）考える。前の ように、Ｔ１およびＴ３の両者が同一の記憶場所に書込むことを仮定する。また 、Ｔ２およびＴ４の両者がその同一場所がら読出すことも仮定する。

そのような場合において、タスクの実行の実際の順位を考えることなしに、Ｔ２ はＴ１によって書込まれた値を得なければならないし、かつＴ４はＴ３によって 書込麟れた値を得なければならない。

上記の３つのケースのすべてにおいて、要求される同期化はｌ！受持ち行列の使 用により達成される。これらの変更持ち行列の各々は、典型的に、先入れ先出し に配置された少数の「記入項目」に対して記憶装置を与える。各記入項目は、単 一状態変更で情報を保持する。記入項目は、システムの状態に変更をもたらすた めタスクによって持ち行列に挿入される。記入項目は、変更が実際になされるに 従いハードウェアにより除去される。変更は、変更を発生したタスクが最古活動 中タスク（ＯＡＴ＞になったときにのみ実際に状態にされる。

状態への変更が論理的タスクシーケンスと同一の順序でなされることを補償する ために、記入項目は、一時に変更持ち行列１タスクにおかれ、そしてそれは各持 ち行列に「ロック」を与えることにより実施される。プロゲラムコ　−ントロー ラＰＣは、開始のときに各タスクに必要なロックを割当てる。ロックは、タスク によりそれがその記入項目のすべてを持ち行列に挿入したとき除去される。もち ろん、プログラムコントローラＰＣは、先のタスクが他のタスクにロックを割当 てる前にロックを解除するまで持たなければならない。

変更持ち行列への各記入項目は、典型的には、（１）状態のある部分に対する新 しい値、（２）状態のその部分のアドレスおよび（３）これらの構成！！素の各 々に対する妥当性ピットを含む。持ち行列中の記入項目は、それらの妥当性ピッ トにより示されているので、不完全であろう。記入項目身持ち行列に挿入するタ スクは、いずれかの順序で、アドレスおよび値を別々に供給する。

タスクが状態の部分を読出そうとするとき、適当な変更持ち行列は次のような方 法でハードウェアによりチェックされる。

１、　もし変更持ち行列が先行するタスクによりロックされるとき、読出タスク はそれがロック解除されるまで持ち状態に入れられる。もしそれが読出タスクあ るいは引き続くタスクによりロックされるならば、続出タスクは次のステップを 続けるであろう。

２、　もし変更持ち行列が不当アドレスを有する先行のタスクに属する何らかの 記入項目を含んでいるならば、−出タスクはそれらが妥当にされるまで持ち状態 に入れられる。読出タスクあるいはモの引き続くタスクに属する記入項目は無視 される。

３、　もし変更持ち行列が、読出タスクが読出そうとするアドレスに匹敵する妥 当アドレスを有する先行するタスクに属する何らかの記入項目を有しているなら ば、この条件に適合する最新に入力された記入項目はさらにチェックされる。も しこの記入項目が妥当な値の構成要素を有しているならば、この値は所望の値と して読出タスクに戻される。もしこの記入項目が不当な値の構成要素を有してい るならば、読出タスクはそれが妥当にされるまで持ち状態に入れられる。

４、ｆ　もし前記条件のいずれもが保持されなければ、タスクは状態を直接に跣 出す。

タスクの中断および「バックアップ 通常の環境の下においては、プログラムコントローラＰＣおよびタスクコントロ ーラＴＣは、資源が許容する限りタスク７混合」ｋあるタスクを保持しようとす るであろう。

エラー条件は桑型的にはダイナミックベースではたまにしか起こらないので、Ｐ ＣおよびゴーＣは１ラ一条件が起こらないということを仮定し、かつタスクを初 期化するのを続ける。それゆえ、もし１理的に先行しているタスクがその引き続 くタスクのＦｉ！蛤の後にエラー条件を検出するならばタスクは中断されること が必競であるということは起こ□り得る。

状態への変更は、変更待ち行列により、最古活動中タスク＜０ＡＴ）により開始 された変更のみが実際王宮に状態にされているように制御されるので、不所望の タスクを中断することは相対的に容易である。必要とするすべてのことは、それ らを混合から除去することであり、変更持ち行列（もしあれば）からそれらの記 入項目を減じ、かつエラーが検出された点までレジスタ割当てを「バックアップ する」ことである。

之ノー乙幻遣」Ｌ 先に指摘したように、ここに述べられている発明の好ましい実施例の重要な特徴 は、多重ステージのパイプラインされたアーキテクチャの採用にあり、それによ りマイクロ命令レベルでのマルチプログラミングおよび多重処理の両者を利用す ることができるような方法で多重処理が同時に実行され得る。この発明によるこ れらの特徴を達成するための好ましい方法を次に述べる。

この発明の好ましい実施例において、第３図の処理要素ＰＥの実施は、たとえば 、最大で１６のタスクが同時に活動的になるようなものに選ばれている。タスク コントローラＴＣが資源を各活動化されたタスクに対して割当てる好ましい実施 例は、第５図に要約された負型的な計算（Ａ　＋８）−（１＋Ｃ）に関連して既 に説明されている。また第４図に関連して、各活動化されたタスクが存在するこ 左のできる４つの可能な状態−準備完了、持ち中、実行中およびタスクの終了（ Ｅ　０１”）−のうちの１つに関していかにして活動化されたタスクが処１１さ れるかは既に述べた。

さて、処理要素ＰＥの好ましい実施例がいかにして、マイクロ命令レベルでのマ ルチプログラミングおよび多重処理の両者の利点を達成するような方法で多重の 活動化されたタスクの同時実行を与えるかを述べる。これに関する第１のステッ プは、各タスクの実行をストアドロシックコントローラＳＬＣからアクセスされ た特定の１ｇ、上のタスクマイクロ命令の連続的な実行のｌｌｉ！ｉｌとして提 供することである。たとえば、タスクＴ、は、ＴｌｌｌｌＴｌ１２および’Ｔｅ ｌ＠と名付けられた３つのタスクマイクロ命令を実行することにより達成される 。タスク処理にグする先の説明から明らかであろうけれども（たとえば第４閃参 照）、タスクマイクロ命令は各々が対応している特定のタスクを考慮することな しに任意の順序で実行される。したがって、単一のプロセッサはマイクロ命令レ ベルでのマルチプログラミングを提供することができ、タスクコントローラＴＣ るいは次のタスクマイクロ命令を許容する条件を１つのタスクが持っている間に 、プロセッサは前進しかつ準備できている他のタスクマイクロ命令を実行するこ とができる。

たとえば、３つのタスクＴ１．ＴｌおよびＴ、が活動中である場合を仮定する。

ここで、Ｔ１は、Ｔ’＋Ｉｌ＋およびＴｌ１ｔｆ！Ｉで待機を要求する２マイク ロ命令タスクＴＩＩＩ＊Ｔ、−２である。Ｔｌは、Ｔｚ−１およびＴｌ１ｔｆ！ Ｉで特機を要求する３マイクロ命令タスクＴｚ　ｌ　＋　ｌＴ２’ｌ　２　１Ｔ ｚｌ＊である。そして、Ｔ８は、準備完了状態にされる前にタスクＴ、の完了を 要求する１マイクロ命令タスクＴ、−である。したがって、単一のプロセッサけ 、たとえば、第６図に示したようなＴｌ　Ｉ　Ｉ　ＩＴ２１１　１Ｔ＋　Ｉ　ｚ 　＋Ｔｅｌ＋　、Ｔｚｌｚ　Ｊａｍｓのシーケンスでこれらのタスクマイクロ命 令の実行を提供することにより、マルチプログラミングの方法で実行を提供する ことができる。好ましくはくそして第４図に「実行中コの円で示したように）、 特定のタスクマイクロ命令が実行されているとき、このタスクを継続し、かつ他 のタスクもまた準備完了マイクロ命令を有しているとしても、もし準備完了なら ば、次のマイクロ命令を実行することを許容することは正常に好ましい。

いかにして好ましい実施例がマルチプログラミングを利用するような方法で単一 のプロセッサを用いてタスクマイクロ命令の実行を提供するかを述べたので、次 に、この発明に従つ工特に有利な方法でいかにしてマルチ処理が付加的に与えら れるかを述べる。基本的には、この付加的なマルチ処理能力は、好ましい実施例 において、１２０°位相を興にして動作しておりかつ同一の物理的ハードウェア を共有している３つの独立したプロセッサを事実上与えるために実施される３ス テージバイブラインアーキテクチ妙の採用により達成される。この３プロセツサ の実施例を利用するために、好ましい実施例は、興なったタスクからのタスクマ イクロ命令が混合した方法で実行されるのを許容することにより（前述したよう な）マルチプログラミングを提供するだけ°でなぐ、好ましい実施例は、準備完 了タスクマイクロ命令が３つのプロセッサのうちの任意の１つにより実行のため に選択されることを許容することによりマルチ処理をもまた有利に提供する。

好ましい実施例は、この結合されたタスクマイクロ命令のマルチプログラミング およびマルチ処理を以下に述べる性質（１）および（２）を有する実施を提供す ることにより達成する。

（１，）　第３図のＳＬＣ，ＤＰおよびＡＳＬＩの実施例に対して準備がなされ 、その結果各タスクマイクロ命令の実行は３つの連続的なりロック期間を要求す る３つのステージにおいて実行される。典型的な３ステ一ジ動作は次のようなも のである。タスクマイクロ命令の第１のクロック期間（第１のステージ）におい て、読出動作は、マイクロ命令の実行Φ期間中用いられる適当なオペランドデー タを記憶＠置から読出しおよび次のマイクロ命令アドレスを決定するのに用いる 条件選択データの読出をも含む選択されたマイクロ命令の実行の準備のために行 なわれる。さらに、この第１のクロック期間中、マイクロ命令の適当なフィール ドが第２のクロック期間中データバス機能を制御する１のに用いるコントロール 信号を抽出するのに用いられる。タスクマイクロ命令の第２のクロック期間（第 ２のステージ）中、選択されたマイクロ命令が実行される期間に計算動作が行な われかつ選択された条件が次のマイクロ命令データを作るためにテストされる。

タスクマイクロ命令の第３のりＯツク期間（第３のステージ）中、マイクロ命令 実行の次のマイクロ命令データがタスクコントローラにより次のりロック期間中 に実行されるべきマイクロ命令を選択するのに使用される。

（２）　前記（１）１に述べた特徴に加えて、好ましい実施例は、第１のタスク マイクロ命令に対する読出動作、第２のタスクマイクロ命令に対する計算動作お よび第３のタスクマイクロ命令に対する書込動作の各クロック期間中同時実行を も与え、それによって、第７図においてタスクマイクロ命令Ｔｘ　ｌ　Ｉ　ＩＴ Ｙ　ｌ　＋およびＴ２１１に対して示したような互いに１２０’位相を興にして 動作する３つの興なったプロセッサにより同時に実行される３つの異なったタス クマイクロ命令の効果を達成することができる。

（上記（１）において述べたような）３つの連続的なりロック期間における各タ スクマイクロ命令に対してそれぞれ生じている３ステージの読出、計算および書 込動作は、それぞれ、第７図において文字Ｒ，ＣおよびＷで示されている。

単一のプロセッサに対して第６図において示されたマルチプログラミング能力は 、好ましい実施例において、タスクマイクロ命令が両能力を利用する特別に急速 な方法で実行されることを許容するために、第７図に示した３プロセツサマルチ 処理能力と関連して利用される。たとえば、第８図は、たとえばタスクコントロ ーラＴＯによって以下のように割当てられた１０のタスクＴＡがらＴＪを用いる ３つの計算（Ａ＋Ｂ）＋　（Ｃ＋Ｄ）−Ｈ；　（Ａ＋８）−Ｅ−■および（Ｃ＋ Ｄ）−Ｅ−Ｊの実行を示す。

ｉ２１　簾Ｘ１− ＴＡ＝　ＴＡｍｌｗ　ＴＡｍ２ＶＡＬＣＡＴＢ＝ＴＢｍＩＷＴＢｍ２ＶＡＬＣＢ Ｔｃ＝ＴｃｍＩＷＴｃｍ２ＶＡＬＣＣ ＴＤ＝ＴＤｍ１ＷＴＤｍ２ｖＡＬＣＤ ’ｒＥ＝　ＴＥｍｌｗ　ＴＥｒｎ２ＶＡＬＣＥＴＦ＝　ＴＦｍ　ＡＤＤ　（Ａ　 ＋　Ｂ）　＝　ＦＴＧ−ＴＧｍＡＤＤ（ｃ＋Ｄ）＝Ｇ ＴＨ＝　ＴＨｍ　５ＵＢＴＲＡＣＴ　Ｆ　−Ｇ　＝　ＨＴ工＝　Ｔ工ｍ　５ＵＢ ＴＲＡＣＴ　Ｆ　−Ｅ−工ＴＪ＝　ＴＪｍ　５ＵＢＴＲＡＣＴ　Ｇ　−Ｅ　＝　 Ｊ第８図に示した例に対しては［オペランドフェッチ」タスクＴＡ　Ｔ！の各々 はその−に少なくとも３クロック−ち期Ｉｔ（上記においてｒＷＪで示されてい る）を有する２つのタスクマイクロ命令を必要とするということを仮定している 。ｒＡＤＤＪ　１３よび「ＳυＢＴＲＡＣＴＪタスクＴｒＴｙの各々は１クロツ ク期閣（上記および第８図において下つき文字を有していない「■」で示されて いる）のにおいて、ｒＮｏ−Ｏｇ）Ｊマイクロ命令はいかなる準−完了タスクマ イクロ命令もないときに与えられるということも注意されたい。

旺ＪＬ！ｊＪＬＩＬ この発明の好ましい実施例の構成および配獣は、特定の好ましい実施例に関して より詳細に検討する。

７０　ラムコントローラＰＣ：（３ｔ５よび　９　）ＷＩ３“図に関して先に述 べたように、プログラムコントローラＰＣはメモリシステムＭＳ＜第２図）がら プログラムコードワードをアクセスし、それらを演算子に分解し、かつ各タスク に対する資源要求に従って実行されるべき１以上のタスクを決定するために各演 算子をデコードする。ストアドロシックコントローラＳＬＣに対する単一のマイ クロ命令入力アドレスを含むこのデコードされた情報は、タスクが各演算子を実 行するために割当てられかつ開始される−ためにタスクコントローラＴＣに送ら れる。同時に、演算子パラメータは、もしあれば、主データバスＤＰに直接に送 られる。タスクコントローラＴＯはタスクの実際の実行を処理しかつ多重タスク を統合するので、ＰＣはコードの流れにおいてスキャンするのに自由であり、し たがってプロセッサ動作においてその動作の影響を最小にする。

好ましい実施例においては、プログラムコントローラＰＣは以下の主要な機能を 与える。

１、　プログラム詔バッファリング ２、　プログラム索引＊引付け ３、　プログラム索引付けに対するバックアップの保持４、　演算子デコーディ ングおよびパラメータハンドリング（演算子デコーダＯＤ）。

５．　プログラムコントローラおよびタスクコントローフＨＯＬＤ／Ｇｏ制御。

６．５擬似命令コードの発生 ７、外部の中断を扱いかつエラー条件を警報するためのルーチンの開始 ＰＣの好ましい実施例において前述した機能が与えられる方法は、第９図に対す る特別な参照とともにここに記載する。

プロ　ラム　のバッファリング プログラムコントローラＰＣは、プログラム語のハンドリングのために２つのプ ログラムバッファレジスタＰおよびＱｔ−提供する。互いに関連しているものは 「フラグに占有されたレジスタＪ　ＰＲＯＦおよびＱＲＯＦである。ＰおよびＱ レジスタは索引付けられかつ適当な演算子およびパラメータ音節は選択され得る 。「次の」プログラム顛は、Ｐからデコードするのと同時にＱに先取りされる。

プロ　ラム　の索１　け ＰＣは、プログラム語索引レジスタＰＷＩおよびプログラム音節索引レジスタＰ ＳＩを有し、それらはともにプログラムカウンタとして機能する。たとえば、Ｐ ＳＩは、音節セレクタＳＳを用い、演算子デコーダＯＤによるデコーディングの ためＰ中のプログラム語から６つの命令コード音節のうちの１つを選択する。語 の境界が交差するとき、Ｑにおける「次の」プログラム語はＰに転送され、ＰＷ Ｉはインクリメントされかっ［フェッチ］要求はアドレスおよび状態ユニットＡ ＳＵ　（第３図）に送られる。ＰＳＩの出力はまた、メモリアドレスを計褌する ためおよびメモリ読出を開始するためＡＳｔＪに対して与えられる。Ｑに新しい プログラム語がロードされるとき、ＱＲＯＦはメモリによりセットされる。ＰＷ ＩおよびＰＳＩは、主データバスＤＰ（第３図）からの異なった値で〈プログラ ム分岐等のために）ロードされ得る。

プログラム索　のバックアップファイル（＝ＰＩＢＦ）この発明に従って与えら れたマルチタスキング能力のため、１以上の演算子に相当するタスクの実行はそ れらが初期化された後しばしば中断ｉれなければならない。このようにして、Ｐ Ｃは、プログラムの流れにおいてバックアップの能力を与えられ、換言すれば、 ＰＷＩ／ＰＳＩをも゛・との値に戻し、かつもしＰＷＩがもはや最新のプログラ ム語を指し示さないならば取出しを開始する。これを果たすために、ＰＣは、す べてのタスクに対してＰＷＩおよびＰＳＩの値を記録するプログラム索引バック アップファイルＰＩＢＦ（第９図）を提供する。ＴＯからバックアップ情報を受 取ると、ＰＣは、バックアップをもたらせているタスクに対応する音節を指し示 しているＰＷＩおよびＰＳＩの値を得るためにＰＩＢＦｔ−読出しながらｌ−１ ０ＬＤ状態に入る。それからＰＷＩおよびＰＳＩレジスタは、これらの値をロー ドする。実行中のタスクは、その開始のときに存在しているＰＷＩおよびＰＳｌ の値を得るためにＰＩＢＦを読取る能力を有する。

ぐ　のデコーディン　およびパラメータの選択ＰＳＩによって索引付けられた命 令コード音節は、次のような演算子の特性を典型的にもたらす演算子デコーダ０ −Ｄ（第９因）によりデコードされる。

１、　次の命令コード音節を指し示すためにＰＳＩがそれによってインクリメン トされなければならない数。

２、　演算子パラメータとして用いられるべき続いて起こる音節の数。

旧、　演算子が、特別の取扱いを要求する成る特別の演算子のうちの１つである かどうか。

４、ＰＣが演算子に対するタスクを開始した後にＨＯＬＤすべきかどうか。

５、　演算子が再スタートモードに入れるかどうかくそれによりその目的に対し て擬似命令コードを与える）。

６、　タスク準備情報および資源要求 パラメータ パラメータは、第９図の音節選択ａＳＳの出力から選択される。パラメータハン ドラＰＨによる適当な様式化の債、パラメータは主データバスＤＰ（第３図）へ 転送される。

スタートモード プログラムコントローラＰＣにおける「再スタート」フラグは、ストアドロシッ クコン１０−ラ５ＬＣ（１３図）からセットされ得る。それは正当な演算子の次 の発生までセットされたままであり、その発生の場合それはリセットされかつそ の演算子は「再スタートモード」　（それは一時的にＨＯＬＤ状態に入ることに よりかつ擬似命令コードをもとの命令コードに取替えることにより達成される） に初期化される。

Σλｙ＊　１Ｌ１ 以下の情報は、演算子に対するタスクを開始するために典型的に与えられ、かつ 、演算子デコーダ○Ｄの出力が与えられるタスク準憾レジスタ（第９図＞ＴＳＲ を経内してタースフコントローラＴＯ＜第３図）へ送られる。

１、　タスクコントローラＴＯにより制御されたスタックから消費されるべき入 力の数。

２、　割当てられるべき一時的なレジスタおよび出力の数。

３、　初￥ＩＩＷＡ　Ｉ　Ｔ条件−実行に対して準備がなされる前に最上のスタ ックレジスタが妥当になるのをタスクが持たなければならないかどうか。

４、　交互のＷＡＩＴ条件−「２つのレジスタのうちの最も早いもの」　（２つ の最上のスタックレジスタ）が妥当になるのをスタックが持たなければならない かどうが。

５、　実行に対して選択されることにおいてタスクは優先順位が与えられなけれ ばならないかどうか。

６、　スタックの入力のみがスタック頂部にあるようにするためスタックが調節 されなければならないかどうか。

７、　スタックが「状態」を変更するかどうか。

８０．多重タスク演算子を表わしているセットにタスクが属するかどうか。

９、　タスクが擬似演算子を表わすかどうか。

１０、　８ＬＣ（第３図）に対する初期タスクマイクロ命令アドレスＩ　ＴＣＡ 。

１１、ＡＳＵ変更変更行列ＡＣＱロック要求。

１２、　メモリ変更持ち行列ＭＣＱロック要求。

ＨＯＬＤ／Ｇｏ制御 、先に述べたように、７０グラムコントローラＰＣおよびタスクコントローラＴ Ｃ（第３図）は、実行されるべきタスクの連続的な流れを発生させるためにタン デムに働く。

また先に述べたように、ＰＣはタスクの特性を決定しか゛つこの情報をタスク準 備レジスタＴＳＲ（Ｍ９ａ！ｉＩ＞の中にロードする。実際のタスク数の割当て およびタスクの開始を含んで、さらに進んだ責務がその後ＴＣにより引き受けら れる。

いくつかの条件は、ＴＳＲ中の条件を用いるタスクの即座の開始を妨げることが できる。したがって、ＰＣは、それ自身およびＴＯをＨＯＬＤ状態におく能力を 有する。これらの条件は次のとおりである。

１、　プログラム語の取出しに対する待機２、　３ＬＣまたは演算子デコーダＯ Ｄがらの）（ＯＬＤ信号 ３、ＰＣは外部の中断またはアラームエラーを検出しかつそ・れを扱うために擬 似命令コードを挿入しなければならない。

ＴＣ中で発生する他の条件もまた、タスクの即座の開始を妨げる。これらの条− 外は次のとおりである。

４、　（ＴＳＲにより特＠句けられたような〉次のタスクに対して要求される一 時的なレジスタおよび出力の数は、利用可能なレジスタの数よりも大きい。（Ｈ ＯＬＤ条件は目下の活動中タスクがそのレジスタのいくっがを解放するまで持＠ するであろう。） ５、　タスクにより使用された入力を考慮に入れた後、次のタスクがスタック上 に置くであろう出力の数は、スタックリストの頂部における占有されてない部分 の数より１も大きい、（ＰＣが「ブツシュタスク」を挿入するＩＭＩＨＯＬＤす る。） ６、　次のタスクにより要求される入力の数は、スタックリストの頂部【こおけ る記入項目の数よりも大きい。（ＰＣが「ポツプタスク」を挿入するＩＥｉｌＨ ＯＬＤする。）７、　次のタスクはその入力がスタック頂部にあることのみを要 求する。（ＰＣが「ブツシュ」または「ポンプタスク」を挿入するｍＨＯＬＤす る。） ８、　７Ｃは同時に発生しているタスクに対してはその限界に達している。（タ スクが終了するまでＨＯＬＤする。

） ９、ＡＣＱロック要求が起こりかつＡＳＵ変更変更行列が口、ツクされる。

１０、ＭＣＱロック要求が起こりかつメモリ変更持ち行列がロックされる。

コードの　生 擬似命令は、擬似命令コード発生器ＰＯＧ　（第９図）により、あるいは独立し てＳＬＣマイクロ命令により、フードの流れに挿入される。ＰＣは、擬似命令を スタックブツシュ／ポツプのような制御機能を行なうため擬似命令を使用しかつ ハンドリングを中断する。擬似命令はまた、演算子従属が中断することを扱った り多重タスク演算子の第１のタスク以外のタスクを発生したりするような機能に 対して使用されてもよい。

擬似命令コードは、実行されるべき特別な機能に基づいたＰＯＧによって内部的 に発生されるかあるいは適当なＳＬＣマイクロ命令の受取りでＤＰから得られる かのいずれかである。擬似命令が挿入されるべきとき、ＨＯＬＤ状態は最初に呼 出される。このことは、目下ＴＳＲ中にあるセットアツプ情報を用いてタスクが 開始されるのを妨げる。

ＰＳｌによって索引付けられた命令コード音節の（演算子デコーディングに対す る）選択は、擬似音節の選択により無視される。新しい準備情報がＴＳＲにロー ドされると、ＨＯＬＤは除去されタスクは開始される。ｌＩ似全命令ＰＳＩをイ ンクリメントしないので、ＴＳＲは再び、擬似命令によって先取りされた演算子 に対する準備情報がロードされる。もしざらに進んだＨＯＬＤ条件が存在しなけ れば、そのときタスクの開始は通常の方法に進む。

演算子の成るシーケンスに対しては、擬似命令の挿入は許容されない。たとえば 、ＰＣがＳＬＣによりあるいは演算子デコーダＯＤのＨＯＬＤ出力によりＨＯＬ Ｄ状態におかれているとき擬似命令の挿入は許容されない。このことは、（１＞ 、ｐｗＩ／ＰＳ　Ｉが分岐演算子のために変更されている間あるいは〈２）多重 タスク演算子の独立したタスクの間のような状況において挿入を阻止することに より擬似命令と関連付けられたＰＷＩ／ＰＳＩの値の正確さを補償する。（無条 件の分岐を生じさせる演算子は、多重タスクセットの第１のタスクが行なうよう に、ＴＳＲを経内して開始時にＨＯＬＤ状態を呼出す。条件付けられた分岐演算 子は、ＳＬＣマイクロ命令を用いて）ＩＯＬＤ状態を呼出すであろう。） タスクコントローラ（ＴＣ）（３Ｉ３よび　１ｏ　）タスクコントローラＴＣは 、プログラムコントローラＰＣによって供給された擬似演算子またはタスクデー タに応答してタスクを割当てる。それはプロセッサの資源の利用を演算子実行の 同時発生の高レベルを達成するような方法で処理し、一方、要求されたシーケン シャルな順序を維持する、タスクコントローラＴＯは、その独立した動作に対し て資源が利用できるときどのタスクも不所望に遅延されないようにするために、 完了の種々の段階にある多くのタスクの実行を調整する。

タスクコントローラＴＣの主な機能を以下に述べる。

１、　レジスタ割当て ２、　スタック頂部制御 ３、　タスク初期化 ４、　タスク終了 ５、　７ＤＰタスク開始および終了 ６、　連続するタスクの中断（バックアップ）７、タスク持ち条件および準備完 了タスクの選択８、　マイクロ命令アドレスの選択 ＴＯの好ましい実施例において前記機能が与えられる方法は、第１０図に対する 特別の参照とともに次に述べφ。

扛２ム乞り運り 先に一般的に述べたようにへ処理要素ＰＥの主データバス（第３図）は、タスク の要求に従ってタスクに割当てられるであろうワーキングレジスタの対を含み、 そして、入出力の数およびタスクにより要求される一時的なレジスタは、タスク セットアツプレジスタＴＳＲ（第９図）を経由してプログラムコントローラＰＣ により特定される。タスクコントローラＴＣは、レジスタの使用状況（利用可能 なフリーレジスタに対する割当てられたレジスタ）をダイナミンクに追跡するレ ジスタ割当てファイルＲＡＬＦ（第１０図）におけるレジスタ割当てリストを維 持する。特に、ＴＣは、第１に、次のタスクの要求に適応できる利用可能なフリ ーレジスタが充分にあるかを決定する。もしそうであれば、ＴＣはその後以下の 機能を行なう。

１、　スタック頂部から適当な数の入力を選択する間に出力および一時のものに 対して要求される数のレジスタを割当て、その後特別の割当てがＤＰ（第１４図 ）のレジスタマツプＲＭＡＰに書込まれる。

２、（「バックアップ」の目的で）レジスタ割当てリストをレジスタ割当てファ イルＲＡＬＦに書込むことによけ、タスクの開始に先立って存在しているような レジスタ使用状況を記録する。および ３、　今の状況を次のタスクに与えるためレジスタ割当てリストを最新のものに する。

一方、もし充分な自由なレジスタがなければ、ＴＣは充分なレジスタが利用可能 になるまでＨＯＬＤ状態におかれ、一方ＰＣもまたＨＯＬＤするように合図され る。

ＴＣによりタスクに割当てられたレジ玉夕は、〈レジスタ割当てリストを最新の ものにすることにより）２つの異なった時間で割当て解除される。一時的なレジ スタはタスクがｒＥＯＴＪ条件に達するとき解除され、かつ入力はタスクが終了 するとき解除される。しかしながら、出力レジスタは、その入力のように（それ らをスタック頂部に加算することにより）次のタスクに送られ、かつＤＰのＲＭ ＡＰ（第１４図）を経由してそのタスクに再割当てされる。

スタック　の制 スタック頂部ＴＯ３は、目下実行されているプロセスのメモリ内スタックの論理 的拡張である主データバスＤＰ（第１４図）のＲＡＬＦにおけるレジスタのダイ ナミックに割当てられたグループにより形成される。スタック頂部にあるものと して名付けられたレジスタは、レジスタ割当て機構により先に割当てられていた ものであろう。

スタック頂部ＴＯ８は、典型的には７つのレジスタを含んでいてもよい。ＴＣは 、タスク準備レジスタＴＳＲ（第１０図）を経由してＰＣにより特定される入力 および出力の数に基づいて新しいタスクが開始される各々のときにＴＣ８を最新 のものにする。タスクの入力はＴＣ８から得られ、かつその出力はＴＣ８におか れる（「ブツシュ」および「ポツプ」タスクは、スタック頂部中の最底部記入事 項をアクセスするということで他のタスクとは似ていない。）ＴＣは、ＴＯＳリ ストおよびＴＣ３数を維持することによりスタック頂部の状況をダイナミックに 追跡するスタック頂部コント・ロールＴＯ３ＣＣｌｌｌ０図）を含む。ＴＯＳリ ストは、ＴＣ８中に目下入っているレジスタのリストであり、一方ＴＯ８数はＴ Ｃ８中に目下入っているレジスタの数を示す。ＴＯは、次のタスクに対するすべ ての入力がＴＣ３中にあるかどうかを決定するためにＴＯＳリストおよびＴＣ８ 数を用いる。もしそうであるならば、これらの入力レジスタは、割当てのために ＤＰ中にあるＲＭＡＰ（第１（４図）に与えられる。もしすべての入力がＴＣ８ 中に必ずしもなければ、ＴＯはＨＯＬＤ状態におかれ、かつＰＣ，は「ポツプタ スク」は対応するタスクが開始され得る前に挿入されなければならないというこ とが合図される。

もし入力を消費する以上の出力をタスクがスタック上に残すならば、ＴＯはスタ ック頂部の限界が越えられたかどうかを決定する。もしそうであれば、ＴＯはＨ ＯＬＤ状慧におかれ、かつＰＣは「ブツシュタスク」が挿入されなければならな いというように合図される。

バックアップの目的のために、ＴＯはまた、タスクの初期化に先立って存在して いるようなＴＣ８の状態の記録を、ＴＯＳリストおよびＴＣ８数をＴＯ８Ｃ（第 １０図）に含まれているＴＯＳファイルに書込むことにより維持するように機能 し、一方また最新の状態を次のタスクに与えるためにＴＯＳリストおよびＴＣ８ 数を最新のものにする。

ブツシュまたはポツプタスクが挿入されると、ＰＣおよびＴＣ＆；ｔＨＯＬＤ状 態から解放される。ＨＯＬＤはＰＳＩ（第９図）がインクリメントされることを 妨げるけれども、演算子に対するタスクを開始するために第２の企てがなされる 。それは再び前述した条件に従属し、かつ付加的なブツシュまたはポツプタスク は挿入され得る。（各プッシュタスクはスタック頂部から１つのレジスタを除去 し、かつ各ポツプタスクは１つのレジスタを加えるということに注意すべきであ る。） ムＬムへｌ丸 演算子の特性がＰＣ（第９図）のタスクセットアツプレジスター「ＳＲにより特 定されると、「次の」タスクは、それは先に言及した）ブれども、真に可能な次 のタスクのみである。可能な次のタスクが実際の次のタスクになり、そしてそれ がその後「開始されるタスク」と呼ばれるのは、必要な資源カー利用可能であり 、かつ、いかなるＨＯＬＤ条件も存在しないということが決定されたときのみで ある。ＨＯ，ｔＤがＩＩぜられか一つタスクが擬似命令を実行するために挿入さ れるような場合、しばしば可能な次のタスクが次のタスクでも何でもないことが わかる。

タスクが開始されるとき、それにはタスク数が割当てゝられる。同時発生のタス クの数における制限は、たとえば、１６である。タスク数は「ラウントロピンｊ ベースで「通常のタスク」に典型的に割当てられる。そのようなタスクすべては （ＨＤＰおよび空白を除いて）、先行順序に従属する。この順序は、「最古活動 中タスクＪ　ＯＡＴの記録をまた維持することにより挿入される。

任意の２つのタスク間の後のもの／先のもの聞の圏係は、たとえば、以下のよう にＯＡＴとともにそれらのタスク数へおよびＢを比較することにより決定され得 る。

以下のような条件の場合にのみＡはＢの厳密な先のものである。

［Ａ＜Ｂ　ＡＮＤ（ＯＡＴ＜＝Ａ　ＯＲＯＡＴ＞Ｂ）］または ｒＡ＜Ｂ　ＡＮＤ（ＯＡＴ＜＝Ａ　ＡＮＤ　ＯＡＴ＞８）］第１０図のタスクコ ントローラＴＯはまた、先のクロックで開始されたタスクの数を含む開始タスク レジスタＩＴＲを含む。ＩＴＲは、開始されたばかりのタスクに対重る初期のタ スクマイクロ命令アドレスに書込むために、次期アドレスレジスタファイルＮＡ ＲＦをアドレスするために動作する。ＴＴＲはまたレジスタ割当てを記録するた めにＤＰ（第１４図）中のレジスタマツプＲＭＡＰをアドレスし、かつまた開始 されたばかりのタスクと組合わされるべきである（コードの流れから抽出された ）パラメータを記録するためにＤＰ中の特別な目的のレジスタファイル５ＩＰＲ Ｆをアドレスする。

第１０図のタスクコントローラＴＯは、付加的に、そのタスクのトラックが開始 されているのを保ち、かつ完了の成る段階にある妥当タスクファイルＶＡＬＴを 維持する。

タスクの制限に達したとき、ＨＯＬＤ条件は、タスクが終了するまでタスクのさ らに次の開始を阻止しつつ、ＴＣ中に存在しかつＰＣに合図されるであろう。

開始時においては、ＴＣは、たとえばタスクが中断されているとき適切になるＰ Ｃから得られた各タスクの一定の特別な特性をもまた記録してもよい。そのよう な特性は、たとえば、タスクが「状層」情報を変更するか否かを、およびタスク が多重タスク演算子を表わしているセットの一因であるかどうかを示してもよい 。

タスクの終了 タスクは、妥当タスクファイルＶＡＬＴ　（第１０図）においてそれを「妥当で ない」とマークすることにより終了する。タスクが終了され得る前に、それは次 の条件を満足しなければならない。

１、　タスクは、タスクの終わり（ＥＯＴ）に達していて、かつＳＬＣマイクロ 命令によりその条件が合図されていなければならない。

２、　実行されているプログラムセグメントのシーケンシャルな順位を保証する ために、タスクは最古活動中タスク（ＯＡＴ）でなければならない。

３、　タスクは、書込が開始されていないＭＳ（第２図および第１７図）および ＡＳＵ　（第３図および第１５図）の変更持ち行列中にいかなる旧人事項も持っ ていてはならない。

前記３つの条件が満足されるとき、タスクは「妥当でない」とマークされ、入力 レジスタはフリーレジスタの集団に戻り、ループタイマはリセットされ、かつ（ ＯＡＴ）のすぐ債のものは新しい（ＯＡＴ）になる。

ＨＤＰタスクの　および ＨＤＰ　（第２図）からのＨＤＰタスクがＰＣにより混合に挿入されるとき、そ れは常に予め定められたタスク数が割当てられることを除いては、それはＴＣに より通常の方法で開始される。もしＨＤＰタスクが既に妥当であれば、どんな活 動も起こらないであろう。ＨＤＰタスクは、それがＴＣにより終了されるまで妥 当なままであろう。終了は、＜０ＡＴ）に関する通常のタスクおよび変更持ち行 列に関する限りでは同じ条件には従属しない。（ＥＯＴ）に達することは要求さ れていることのすべてである。

のタスクの中断（「バックアップ　） 特定のタスクの実行における成る点で、俵のタスクの結果を不正確にあるいは不 所望にする（たとえば、演算子従属が中断したりあるいは仮定した分岐経路がと られなかったりする）状況が起こるであろう。これが起こるとき、タスクはＴＯ において与えられたＤＳロックを要求するととにより債のタスクを中断するその 意志を連絡するであろう。

もしＤＳロックが既にロックされていれば、タスクはロックが自由になるまで「 静止させられる」であろう。ロックを有するタスク（ＤＳロックの所有者）は、 ＤＳの後のものに命令することによりＴＯが次の活動を行なうようにさせるであ ろう。

１、ＨＯＬＤ状畷に進みかつまたＰＣにＨＯＬＤするよう合図する。すべてのタ スクを静止させる（ＨＤＰタスクが除かれているー）。

２、（妥当タスクファイルＶＡＬＴ（第１０図）においてそれらを「妥当でない 」とマークすることにより）ＯＳロック保持者のすべての後のものを中断し、か つ他のコントローラに同様にするように合図する。

３、　すべての中断したタスクの（ＥＯＴ）フラグをリセットする。

４、ＤＳＯツク保持者が開始される直前のレジスタ使用状況を示すために、レジ スタ割当てリストＲＡＬＬ＜第１０図）をバックアップする。

５、ＤＳロック保持者が初期化される直前のスタック頂部状況を示すために、Ｔ Ｏ８Ｌ　（第１０図）により維持されているＴＣ８数およびＴＯＳリストをバッ クアップする。

６、ＰＩＢＦ（第９図）からロードすることによりＰＷＩおよびＰＳＩをバック アップするようＰＣに合図する。

７、「次のタスク」がＤＳロック保持者のすぐ優のものを開始するようにさせる （つまり、次のアドレスレジスタファイルＮＡＲＦ（第７図）を適当な後のタス ク数にセットする）。

８、ＤＳロックを解放しタスクを活動させる。

ＯＳロックおよびＤＳの後のもの（かつ他のＳＬＣマイクロ命令のすべても同様 に）から生ずる活動は、もし現サイクルの打切りが示されたならば禁止される。

タスクはまた、エラーの結果としてのＴＣにより中断されるであろう。

この状況において、ＴＯはＤＳロックを衝突を避けるために使用するであろう。

もしＤＳＳランク既にロックされていれば、ＴＣはロックがｗｉ−除されるまで 持つであろう。

タスク持ち条件および準　完了タスクの選択一度タスクが開始されると、もしい かなる初期の持ち条件も特定されていなければ無条件に、あるいはもしＵ初期持 ち条件」あるいは「交替の持ち条件Ｊがタスクセットアツプレジスタｉ”ＳＲ（ 第９図）を経由して呼出されれば条件付きで実行に対する準備がなされる。初期 の持ち条件は、スタックの最頂部にあるタスクの入力レジスタの妥当性である。

交替の持ち条件は、「２つのうちの最も早いもの」の入力レジスタ（スタックに おける２つの最頂部のもの）が妥当になるのを持っているものである。もし初期 のまたは交替の持ち条件により特定されたレジスタが開始時に妥当であれば、あ るいはもしいかなる初期の持ち条件も特定されていなければ、タスクは準備完了 しておりかつ実行のために選択されるであろう。各レジスタの「妥当性」は、Ｔ Ｃ中に位置されているスタック墳目利用可能フラグにより示される。タスクが実 行のために選択された後、任意のときにそれはマイクロ命令が実行されるときに 存在するハードウェア条件によって暗黙のうちにまたはマイクロ命令によって明 示的に持ち状態（「静止させる」）におかれる。

典型的な明示的な持ち条件は次のとおりである。

１、　メモリの完了−各タスクは、メモリ動作が成功的に完了されるときセット されるそれ自身のＭＡＣ（メモリ動作完了フラグ）を有する。

２、　自分自身イコール０ＡＴ−タスクが最古活動中タスクＯＡＴになるまで待 機 ３、ＨＤＰの完了−ＨＤＰ　（第２図）が進行における独立した動作を完了する まで待機（この持ち条件＃ＨＤＰタスクのみに適用される。） 典型的な暗黙の持ち条件は次のとおりである。

１、ＡＣＱの変更−ＡＳｔＪ変更持ち行列ＡＳｔＪ−ＣＱ（第１５図）が状態を 変更するまで待機、（この持ち条件は、もしタスクがＡＳＵ−ＣＱ中のスロット を入手しようとしかつスロットが利用できなければダイナミックに呼出される。

） ２、　利用可能なＭＣＱスロット−スロットがメモリ変更持ち行列ＭＣＱ　（第 １７図）中で利用可能になるまで特機 ３、ＤＳロックの解除−（ＴＯによって与えられた）ＤＳロックが解除されるま で待機 豊ＪＬ！１Ｊ１３＝色１− もしタスクが静止させられていなければ、それは準備完了に留まりかつ実行のた めに選択されてもよい。もし優先権がタスクセットアツプレジスタＴＳＲ（第９ 図）を経由して特定されたならば、タスクは他の準備完了タスクよりも優先権を 得るであろう。等しい優先順位のすべての準備完了タスクのセットから、１つの タスクマイクロ命令は、プロッサが停止していない各クロック期間中の実行のた めに選択される。タスクマイクロ命令の実行は多謝クロックサイクル（第７図参 ＠）を要求するけれども、ＴＯは選択されたタスクをそれが次のクロックサイク ルで再び選択されるのを防止するため「実行中」とマークする。いかなる準備完 了タスクもなく、かつプロセッサが停止していないときはいつでも、空白タスク マイクロ命令は選択されかつそれはＮｏ−Ｑｐに等価である。

マイクロ命　アドレスの選択 タスクマイクロ命令が選択されるとき、マイクロ命令アドレスは次期アドレスレ ジスタファイルＮＡＲＦ（第１０図）のうちから読取られかつストアドロシック コントローラ５ＬＣ（第３図）へ送られる。タスクの第１のマイクロ命令に対し て、このアドレスは開始時に記録された初期めタスクマイクロ命令アドレスであ ろう。各タスクマイクロ命令の書込クロック期間中（第９図参照）、次の選択さ れたアドレスはＳＬＣにより決定されかつＮＡＲＦ（第１０図）中の先のアドレ スと置換えるためにＴ’Ｃに戻される。

ＮＡＲＦは、この発明に従ったマルチプログラミングの実施に使用されている、 タスクごとに１つ、マイクロ命令アドレスレジスタのファイルとして最もうまく 考えられる。

実行中のタスクに対して次の選択されたマイクロ命令アドレスｔＮＡＲＦ中に記 録することに加えて、ＴＣはまたそれをアドレスリサイクルレジスタＡＲＲ＜第 １０図）中におく。このレジスタは、最適化の目的のため使用され、かつ、それ が持ち条件に出会わない限りは、次のタスクマイクロ命令に続くために最鳥の優 先順位を実行中のタスクに与えるために、準備完了タスクセレクタＲＴＳ　（第 １０図）により実行された準備完了タスク選択動作を無視することを許容する。

各クロックサイクルの間で持ち条件を試談した後、ＴＣは次のマイクロ命令アド レスを現在のタスク（もし準備完了していれば）のためにＡＲＰから、あるいは 興な７たタスクの準備完了マイクロ命令のためにＮＡＲＦからのいずれかから選 択する。

現在どのタスクも実行されておらずかつどの他のタスクマイクロ命令も準備完了 状態になければ、前述したように、空白タスクが選択される。空白タスクは、シ ステムの初期化のときに与えられるマイクロ命令アドレスがロードきれる、ＮＡ ＲＦ中のスロットをアドレスする。このアドレスは、ＰＣにより処理されている コードの流れに関連してＮｏ　−Ｏｐ　Ｉｉ能を実行するマイクロ命令に対応す る。しかしながら、もし要求されれば、空白タスクはいくつかのシステム制御ま たはモニタリング機能を実行するのに使用され得る。

ストアトロシックコントローラ５ＬＣ（３および　１上童」ソと１１Ｊロー ストアトロシックコントローラＳＬＣは、タスクマイクロ命令を含む処理要素Ｐ Ｅ　（１１１３図）のその部分であり、そして各タスクの実行に要求されるプロ センナの他の部分の実行の制御にこれらのマイクロ命令を使用する。ＳＬＣは、 典型的には、マイクロ命令メモリＭＭ（第１１図）。

Ｍ　ＩＶＩからのマイクロ命令続出を受取るためのマーｆクロ命令しジスタＭＲ ，シーケンス制御メモリＳＣＭ（第１１図および＠１３図）、補助１’Ｊ御メモ リ八〇Ｍ、次期アドレスセレクタＮＡＳおよびサブルーチン制御回路ＳＣＣを備 える。

マイクロ命令メモリＭ　Ｍは、たとえば、記憶されたマイクロ命令を含むランダ ムアクセスメモリであってもよい。

シーケンスコン１−ロールメモリ５Ｃｉｖｌは、ＭＭの論理的拡張であり、かつ ＭＭ中に記憶されているマイクロ命令にそれぞれが対応している分岐情報を含む 。（たとえば、前述したアメリカ合衆国特許番号票４，１５５．１２０号を参照 されたい。）補助制御メモリＡＣＭは、ｌ１ＩＩ型的には、主データバスＤＰ（ 第１４図）のための回転値およびマスクを含む。これらの値は、ＭＭからのアド レスにより静的にめるいはＯＰから特られたアドレスによりダイナミックに選択 される。

次期アドレスセレクタＮＡＳは、プロセッサの残りの状態を示している選択され た条件をサンプリングすることに応答して、次のマイクロ命令アドレスを決定す るために動作する。条件付および無条件のダイナミックなおよび静的な分岐の両 者は典型的に実行される。

サブルーチン制御回路ＳＣＣは、マイクロ命令サブルーチンの効率的な共用を許 容する。それは典型的にはマイクロ命令アドレスのスタックを備えていてもよい 。サブルーチン鴎、現在のマイクロ命令アドレスおよびオフセットをサブルーチ ンスタックへ押出すことにより、かつサブルーチンの第１の命令に分岐すること により「開始」される。

サブルーチンは、サブルーチンスタックの頂部のマイクロ命令アドレスに分岐す ることにより、かつスタックからそのアドレスをポツプすることにより「励起」 される。

ＳＬＣの様々の構成要素につきさらに詳細に検討する。

マイクロ命令メモリ（１１図） 各クロックサイクルの終了部分の間に実行される書込動作中、マイクロ命令メモ リＭＭは（ＴＣにより与えられたマイクロ命令アドレスに応答して）、選択され たタスクマイクロ命令を次のクロックサイクルにおいて使用するだめマイクロ命 令レジスタＭＲに読出す。マイクロ命令は、典型的には、タスク実行の間に制御 信号をプロセッサの様々な部分に与える一連の制御フィールドを備える。

助　メモリＡＣＭ　第１１図および　１２　）第１２図に示すように、補助制御 メモリＡＣＭは典型的には、種々の一１ｌｌｌ装置および関連したレジスタを備 える。

各クロックサイクルの読出動作部分の閣、これらの制御装置はクロックサイクル の次に続く計算動作部分の間に主データバスＤＰ（第３図および第１４図）の様 々の機能な制御ｌｌｌ′！するのに用いるパターンを〈ＭＲおよび他のレジスタ から）受取る。これらのＩｉ　’Ｋ　Ｋ−は、続出動作の間にマイクロ命名レジ スタＭＲ（［１１Ｆｌ）　（静的な）からのフィールドを多ｌ化づることにより 、かつまた主データバスＤＰ（第１４図）内に含まれている特別目的レジスタ５ ＰＲ（ダイナミックな）からのフィールドによりアドレスされる。

ＧおよびＨ回転およびマスク　瞥Ｅ　Ｃト：Ｓ（第１２　）ＡＣ３のＧおよびト １回転記憶装置ＧＨ３は、ＤＰ（第１４図）に対して回転値およびマスクパター ンを供給し、かつＭＲ＜第１１図）からのフィールド（静的な）またＵｔ　Ｄｌ つのＳ　Ｆ”　Ｒからのフィールド（ダイナミックな）のいずれかによりアドレ スされる。

Ｎバスマスク　ｉ　ＮＭＳ（１２ ＮバスマスクＩ２憶ＩＩＩＮＭｓは、ａｐｔ第１４図）中のデータレジスタファ イルＤＲＦにマスキングするのを制御擾−るためのパターンを含む。Ｎバスマス ク記憶装＠　Ｎ　Ｍ　Ｓは、ＭＲ＜静的な）フィールドによりくＮマスクアドレ スレジスタＮＭＡＲを経由して）またはＤＰのＳＰＲ（ダイナミックな）からの フィールドにより直接的にアドレスされる。

５ＰＲＥ−’　Ｊ　憶　ＭＯＳ（第１２　）ＳＰＲｅ−ｔ’制御記憶装ｆｆｉＭ ｃｓＬｔ、ＭＲ中（７）フィールドによりアドレスされ、かつＤＰ（第１４図） 中のＳＰＲモード動作を制御するためのパターン、およびくごに与えられるべき データの選択をも含む、 シーケンスか　メモリＳＣＭ　第１１　およびｉｌｌ！１３゜シーケンス制御メ モリＳＣＭは、マイクロ命令メモリＭＭ（第１１図）中のどのマイクロ命令が次 に実行されるかを決定するのに使用するための順序付は情報を含む。そのような 手段に関してのより詳細な情報は、前述したアメリカ合衆国特許Ｗ号第４．１５ ５．１２０号に開示されている。ＳＣＭは、マイクロ命令レジスタＭＲ＜第１１ 図）に属するマイクロ命令中に含まれているアドレスフィールドによりアドレス される。ＳＣＭからのアドレス情報は、シーケンス制御レジスタＳＣＲ中に書込 まれる。ＳＣＭからのこの情報は、典型的には、第１３図に示したようにそれぞ れのレジスタＡＬＴＡ、ＢＡＩおよびＣ８に書込まれる交替アドレスフィールド ＡＬＴＡ、分岐アドレス索引フィールドＢ／ｌおよび条件選択フィールドＣ８を 備える。

ア゛レスセレクタＮＡＳ（１１ 次期アドレスセレクタＮＡＳは、次のマイクロ命令アドレスを決定するのに使用 される。各クロックサイクルの計算動作中、ＮＡＳは、処理要素の他の部分から ＮＡＳに与えられた多くの可能な分岐条件から４つの可能な分岐条件を選択する のにＣ８（第１３図゛）中の条件選択フィールドを使用する。これらの４つの選 択された分岐条件の実際の値は、ＢＡＩ（第１３図）中の分岐アドレス索引フィ ールドから１６のサブフィールドのうちの１つを選択するのに使用される４ビツ ト値を形成するために連結される。各サブフィールドは、分岐アドレス索引およ び環サイクル打切り指示を含む。選択されたサブフィールドの分岐アドレス索引 は、代わりに、８つの次期マイクロ命令アドレスのうちの１つを選択するために 使用され、そしてそのうちの４つはＡＬＴＡ（第１３図）により与えられる。Ｎ ＡＳは、選択された次期マイクロ命令アドレスをＴＣ（第１ｏ図）中の次期アド レスレジスタファイルＮＡＲＦに与える。その後、現クロックサイクル中の次に 続く書込動作の間、クロックサイクルの計算部分の闇に決定されたこの選択され た次期アドレスは、次のサイクルで使用されるべき選択されたマイクロ命令をＭ Ｒに読出すためにマイクロ命令メモリＭＭ（第１１図）をアドレスするために使 用される。

サイクルの　切り ストアドロシックコントローラＳＬＣ（第１０図）は、もしハードウェアの条件 が期待していたものでない場合には、マイクロ命令の実行を阻止する特徴を含む 。たとえば、２つの単一精度オペランドを加算しようとするとき、もし１つが２ 重積度であることがわかれば、ｓＬｃは現サイクルの打切りを示し、かつ予定さ れていたシーケンスで統けるよりもむしろＡＬＴＡ（第１３図）により与えられ た代わりのアドレスのうちの１つを選択する。この動作は、静により決定される 。他の条件はまた、たとえば加算マイクロ命令の実行が起こりかつオペランドを 含んでいると期待されているレジスタのうちの１つが妥当でないとき、マイクロ 素置を打切らせることができる。この場合、現アドレスは次期ＭＭアドレスとし て使用され得るし、したがってマイクロ命令が再び実行されることを許容する。

これはダイナミックな現サイクルの打切りとして注目されている。

もし静的なおよびダイナミックな現サイクルの打切りが同時に生ずれば、静的な 打切りが勝る。

サブルーチンＪ御回　（１１） ＳＬＣのサブルーチン制御回路ＳＣＣは、共通のマイクロ−命令シーケンス（サ ブルーチン）の共用を与える。多重レベルサブルーチン構造は、典型的に記入項 目の１５のレベルだけ調節するスタックを利用することにより認められる。スタ ックは、サブルーチンリターンアドレスを記憶′するのに用いられる。典型的に １６のスタックが与えられ、それは各タスクに対しては１つである。

主−一タパスＤＰ（３および　１４ 主データバスＤＰの目的は、勘合にあるすべてのタスクに対する原始的なデータ 項目を記憶すること、および各クロックサイクルの計算動作部分の間に適切なマ イクロ命令フィールドに応答してこれらのデータ項目に論理的および算術的動作 を行なうことである。ＤＰは典型的には、データ（スタック頂部データを含む） を記憶するためのデータレジスタファイルＤＲＦ、入力／出力データを記憶する ためのユーティリティレジスタファイルＵＲＦ、タスクコントローラＴＯ（第１ ０図）によりなされたレジスタ割当てに従つぐてＤＲＦに対するタスク関連アド レスを絶対的なアドレスに変換するためのレジスタマツパ−ＲＭ　Ａ　Ｐ　、与 えられたデータに算術的および論理的動作を行なうための算術論理ユニットＡＬ Ｕおよび補助的な計数およびデータ操作機能に対する特別目的レジスタＳＰＲを 備える。

クロックサイクルの間のＤＰの典型的な動作は以下のとおりである。クロックサ イクルの初期読出動作部分の間、（ＭＲ（第１１図）中の適当なマイクロ命令フ ィールドにより選択された）ＤＲＦ中の２つのワードは、アクセスされ、適当に 整列されかつマスクされ、かつそのＩｌ［ＡＬＵに与えられる。サイクルの次に 続く計算動作部分の閣、ＡＬＵはＳＬＣのＡＣＭ（第１１図および第１２図）か らの′およびＳＰＲからの制御信号により決定されたような与えられたワードに 算術的および／または論理的動作を実行する。

クロックサイクルの書込動作部分の終了の閤、ＡＬＵにより与えられた結果はＮ −３ｕｓを経由してＤＲＦ中に書込まれ、および／またはＭＳ、ＨＤＰまたはＨ ＣＰ　（第２図）のような他のユニットに与えられる。

−一タレジスタファイルＤＲＦ１４） ＤＲＦは典型的にはアドレス入力、２つの読出ポート（Ｇ−ＢｕｓおよびＨ−Ｂ ＬＩＳ）　、　Ｎ−ＢＬＩＳ入力データに対する１つの書込ボートおよびメモリ データに対する入力を有するランダムアクセスメモリであってもよく、そしてそ の各々はＳＬＣからのマイクロ命令を介して独立にアドレスされる。。データの ワード中の部分的なフィールドの操作を容易にするため、回転およびマスク機能 がＤＲＦの出力のＨ−ＢｕｓおよびＧ−ＢＬＩＳに対して与えられ、かつＤＲＦ の書込ボートに対して書込制御マスキングが与えられる。さらに、ＤＲＦの書込 ボートは典型的には、ＡＬＵの結果のワードの選択されたビットのみが書込まれ 、ＤＲＦ中のアドレスされたワードの他のすべてのビットが変更されないままに あることを許容する組合わされた書込制御マスク機能、を含む。

レジスタマツパ−ＲＭＡＰ（１４＞ レジスタマツパ−ＲＭＡＰは、マイクロ命令により使用された論理的レジスタア ドレスをタスクに割当てられでいる物理的レジスタアドレスに変換するのに使用 される。゛初期化されているタスクに対するレジスタ割当ては、タスクコントロ ーラＴＯ（第１０図）により作られ、かつＲＭＡＰ中のタスク数の組合わされた 位置に書込まれる。

タスクがタスクコントローラＴＣにより選択されるとき、そのタスク数はＤＲＦ 中のその物理的レジスタのアドレスを得るためにＲＭＡＰ中に索引付けするのに 使用される。

ユーティリティレジスタファイルＵＲＦ（１４）ユーティリティレジスタファイ ルＵＲＦは、ＨＤＰ　（第２図）からのデータおよび他の非タスク依存データを 保持づるのに使用される。典型的に、３つの書込ボートがＵＲＦに与えられ、１ つはＮ−３ｕｓデータに対してであり、１つはＨζＤＰデータに対してであり、 かつ１つはＨＣＰデータに対してである。ＳＬＧは、Ｎ−ＢＬＩＢを経由して、 読出みよび書込の両方に用いられるＵＲＦアドレスを供給する。

算−環ユニットＡＬＵ（１４＞ 輝術論理ユニットＡＬＵは、クロックサイクルの計算動作部分の間にそのＱ−３ ｕｓおよびＨ−Ｂｕｓ入力上に現われるデータに算術的および／または論理的動 作を実行し、かつその結果をＮ−Ｂｕｓに与える。

特別　的レジスタ５ＰＲ（１４） ＤＰ中の特別目的レジスタＳＰＲは、（他の目的に混ざって）ダイナミックフィ ールドが依存しているところのデータ項目の記憶に用いられる。ＳＬＣの制−の 下で、ＳＰＲの選択された部分は、回転および／またはマスキング（書込制御マ スキングを含む）をＤＲＦの３つのボートに対して独立に制御するのに使用され 得る。

データ項目は、ＡＬＵからＳＰＲヘロードされ、かつＳＰＲ中のデータはＡＬＵ 入力の１つとして使用される。ざらに、ＳＰＲは、ＤＰの他の動作と同時にそれ に与えられ得る様々な計数動作およびシフト動作を提供する。このことはループ カウンタのような一時的なデータ値がループ本体と同時に実行された（０に対す るデクリメントおよびテストのような）ループ制御機能とともにＳＰＲ中に記憶 されるのを可能にする。各クロックサイクルの間にＳＰＲの内容に与えられた動 作は、適用可能なマイクロ命令により決定される。ＳＰＲはまた様々な他の凍能 に用いられてもよい。たとえば、それは高レベル分岐動作が生ずるとき新しいマ イクロ命令アドレスをＢＣ（第９図）に与えるであろうし、かつまたそれは低レ ベルダイナミック分岐に使用され得る５ＬＣ（第１１図）に値を与えるであろう 。

特別目的レジスタＳＰＲは、典型的には、３つの独立したレジスタファイルを備 えていてもよく、それはクロックサイクルの間に生じている３つの読出、計算お よび書込動作（それぞれステージ１．２および３）の各々に使用するためのもの である。ステージｌ５ＰＲレジスタフアイルは、たとえば、各レジスタがタスク 数の見出しを付けられている１６のレジスタ位置を含んでもよい。プログラムコ ントローラＰＣ（第９図）は、ＯＰをデコードするときは、プログラム詔からの パラメータをもデコードするであろう。

これらのパラメータは、タスクが開始されるときＴＣ（餉１０図）によりステー ジ１８ＰＲレジスタフアイル中に書込まれる。データもまた、他のステージのＳ ＰＲファイルからステージｌ５ＰＲレジスタフアイル中に書込まれるであろう。

準備完了タスクがタスクコントローラＴＣ（第１０図）から選択されるとき、そ のタスク数はそのパラメータあるいはデータ（もしあれば）を峡出すためにステ ージｌ５ＰＲレジスタフアイル中に索引付けするのに用いられる。ステージ１（ 読出動作）の間、ＳＰＲデータは、レジスタアドレス超電のためにアドレスＪ５ よび状ｌｌ：Ｌｌ：上ＡＳＵ（第３図およびＩ！１５図）に送られ、かつＡＣＭ のＧ／Ｈ回転およ・びマスク記憶＠Ｗに対するダイナミックなアドレス指定およ びダイナミックな分岐のためにＳＬＣ（第１１図）に送られる。ステージ２（１ ！ｉ算動作）の間、ＳＰＲデータは、入力としてＤＰ（第１４図）のＡＬＵおよ び５ＬＣ（第１１図）にダイナミックなＮマスクアドレス指定のために与えられ る。

ステージ３ＳＰＲは、内部の回転、計数およシフト能力を有する。これらはＳＰ Ｒ中に保持されているデータの処理に用いられる。この処理はＳＬＣにより制御 される。ステージ３ＳＰＲデータは、擬似命令としての使用のため、およびＰＷ ＩおよびＰＳＩのセツティングのため書込動作（ステージ３）の開にＰＣ（第９ 図）に送られ、かつまたステージｌ５ＰＲにも送られる。ステージ３ＳＰＲから また利用可能なものは、ＳＰＲステージ３動作が完了された後に発生され、かつ 次のサイクルでの分岐条件として用いるためにＳＬＧに送られる成る遅い条件で ある。

ア゛レスおよび　ユニットＡＳＵ＜　１５　）アドレスおよび状態ユニットＡＳ Ｕの第１の目的は、アドレスをチェックおよび計算すること、およびこれらのア ドレスを高レベルアーキテクチトの他の状態値とともにΔＳＵレジスタファイル ＡＳＵ−ＲＦ中に記憶することである。ＡＳＬＪ−ＲＦ中への記憶は、適切な更 新および順序付けを確３かなうのにするために、ＡＳＵ変更変更行列ＡＳＵ−Ｃ Ｑを通して制ｔＩｌされる。ＡＳｔＪはまた、アドレス計算の実行のたメ（７） 　Ａ　Ｓ　Ｕ　ｆｓＨ論ＴｌｌニットＡｓＵ−ＡＬＵ。

アドレス計算の制限チェックを行なうための制限チェッカしＣおよびデカップリ ング機能を実行づる丸めのアドレスカップルＡＤを含む。ＡＳＵにより実行され るアドレス計算の典型的なタイプは次のとあ°りである。

１、　１アドレスカツプル」からのアドレス目算。

２、「ベース士オフセット」の形のアドレス計算。ここで、ベースアドレスはＡ Ｓｕに記憶されている状態の一部分であり、オフセントは小さなリテラル値また はＤ　Ｆ’（第１４図）により与えられた値のいずれかである。

３、「ベース＋４フセツト」の形でのアドレス計算。

ここでベースアドレスおよびオフセット・はＤ　Ｐにより与えられる。

４、ＰＣ（′Ｉｇ９図）に対する１−ベース＋４フセツト」の形のアドレス計算 。ここでベースアドレスはＡＳＵに記憶された状態の一部分でありオフセットは ＰＣにより与えられる。

７゛レスデカツプラＡＤ（１５） アドレスカップルＡＤは、主データバスＤＰ（第１４図）からのＳＰＲデータを 、索引値をＡＳＵ算術論理ユニットＡＳＵ−ＡＬＵに与えるために、アドレスカ ップルに計算を行なうために用いる。

、Ａ　Ｓ　ＵレジスタファノルＡＳＵ−ＲＦおよびＡ　Ｓ　Ｕ変更持ち行列ＡＳ Ｕ−ＣＱ　＜第１５図）ＡＳＵレジスタファイルＡＳＵ−ＲＦは、様々の状！ｌ Ｆおよび／またはレジスタを保持するのに用いられる。△５Ｕ−ＲＦに対するす べての変更は、ＡＳＵ変更変更行列ＡｓＬＪ　−ＣＱを通して待機させられる。

タスクが△５Ｕ−ＲＦ中のデータをアクセスし・たいと欲するどΔ７なときでも ＡｓＵ　−ＣＱの状態はチェックされる。タスクがＡＳＵ−ＲＦを読取るとき、 ＡＳＵ−ＣＱの内容は、先のタスクにより密造まれたであろうそのアト１ブスリ 対するいくつかの新しい記入項目を見出すためにチェックされる。タスクがＡｓ ｔＪ−Ｆ！　Ｆの内容を更新することを欲するときは、書込は′□第１にΔ５Ｉ Ｊ−ＣＱを通して特機させられる。−込位胃を示すために用いられたアドレスは 、読出に用いられるアドレスと同一である。この実施例においては、１つの位置 からの続出およびＡＳＵ−ＲＦ中の他の位置への書込は同一クロックサイクル内 ではなされない、ＳＬＣ（１１１図）からのアドレス選択フィールドは、アドレ スデカップルの帖栗が使用されているかどうかおよびＡ’５ＵｆｆｉＰＣの取出 のために使用され得るかどうかを示し、かつまたＡＳＵ−ＲへＳＵ変更持ち行列 ＡＳＵ−ＣＱは、典型的には、「ロック」および、たとえば２つのスロットを備 えてもよい。

各スロットは鶴型的には、タスク数に対するフィールド。

ＡＳＩＪ、−ＲＦ中の場所のアドレス、ベース値、制限値を含む。ロックは、ロ ックの祖を有するタスク数を示す。ロックが組でなければ、この値は典型的にＯ である。

ハエＳＬ去」ζ２！−持ち　ＪＡＳＩＪ−ＣＱ（第１５図工典型的な　、　作（ １６図図 二しタスクが読出を行なうならば、ＡＳＬＩ−ＣＱ内の条件（Ｃ，Ｏｆ’ｑＤＩ ＴＩＯＮＳ）は、各条件とともに記録された動作（ＡＣＴＴＯＮ）を生じさせる 以下に述べる論理的噸序でチェックされる。第１６図に示したようなへＳＵ−〇 〇に対する典型的な続出フローをもまた参照されたい。

条件：先のタスクはロックを有する。

動作：　ｒＡｓｔＪへの変更１で待機している静止させら１れたタスクの読出。

ＳＬＣは現サイクルの打切り（ＰＣＡ）を発生するであろう。

条件：先のタスクはスロットのアドレスフィールド中に不当なアドレスを有する 。

動作：　ｒＡｓＵへの変更」で待機している静止させられたタスクの読出 ＳＬＣは現サイクルの打切り（ＰＣＡ）を発生するであろう。

条件：先のタスクは琥在のタスクにより読出されるのと同一のタスクを有するが 、データは不当である。

ＳＬＣは現サイクルの打切り（ＰＣＡ＞を発生するであろう。

条件：先のタスクは同じアドレスおよび妥当なデータを有する。

動作：ＡＳＵ変更変更行列からの内容読出条件：すべでの先のタスクは異なった アドレスを有している。

動作：　ＡＳＬＪレジスタファイルからの内容の読出第１６図および上記リスト に関連して、両スロットが要求されたアドレスに対する妥当なデータを含むとき 、最新のコピーは読出タスクが与えられるということに注目されたい。また、タ スクが静止させられていた後で活動的になるとき、第１６図のフローが再びチェ ックされるということも注意されたい。

ＡＳＵ　ち　ＡＳＵ−Ｃ１５− 型　なアンロー゛ 一度タスクが最古活動中タスク（ＯＡＴ）に達して、かつスロットの内容が妥当 （アドレスおよびデータ）とマークされると、スロットはＡＳｔＪ−ＲＦ中に書 込まれる。スロットの内容がＡＳＵ−ＲＦ中に首尾よく書込まれると、スロット は利用可能にされる一つまり、タスク数は０にセットされ、かつアドレスおよび データのための妥当ピットはリセットされる。タスクコントローラＴＯ（第１σ 図）は、条１件ｒＡｓＵ−ＣＱ中にない０ＡＴＪをモニタする。

これはタスクの終了のためにＴＣにより使用される条件のうちの１つである。

ＡＳＬＩ　持ち　ＡＳＬＩ−ＣＱ（１５−１１腹１１Ｌ１Ｌ もしタスクが新しい−をＡＳＵ−ＲＦに書込むべきならば、ＰＣ＜第９図）によ るそのタスクの開始のとき、ＡＳＵロックはそのタスク数でセットされる。タス クはＡＳＬＪ羨更持ち行列スロットを得るためにロック（ｌｏｃｋ）を有してい なければならない。もしロックが既に先のタスクによりセットされていれば、そ の＊ｐｃはロックがロック解除されるまで停止させられる。その慢ロックは、こ の次１期タスクおよび開始されたＰＣに対してセットされる。タスクがスロット を要求するとき、ＡＳＬＪはスロットが利用可能であることを確める。もしスロ ットが利用可能でなければ、そのタスクはｒＡＳｕへの変更Ｊで待機している静 止状態におかれる。スロットが得られたとき、タスク数はスロットに書込まれる 。任意のときにおいて、アドレスおよびデータ構成要素は独立にあるいはともに 供給される。値の構成要素はＡＳＬｊ−ＡＬＬＪおよびＬＣから得られる。Ａ− ジ３）の書込動作の園に実行される。もし現サイクルの打切り（ＰＣＡ）条件が 起これば、−込は禁止される。

ｒＡｓＵへの変更」は、スロットのアンローディング、ＡＳＵ−ＩＣＱ中のデー タおよびアドレスを妥当にし、かつＡＳＵ−ＣＱのロックを解除することにより 引起こされる。

ＡＳｕｌｌ　ＭユニットＡＳＵ−ＡＬＬＪ（１５ＡＳＵ−ＡＬＵは、そこに与え られた２つのオペランドに単純な算術的および論理的動作を実行する。これらの ２つのオペランドは、「ベース」および「索引」と名付けられており、通常（し かし常にではなく）はメモリアドレスである。ベース入力は、ＡＳＵ−ＲＦから 、またはＡＳＬＩ−ＣＱから、またはＤＰ（第１４図）のＤＲＦがら生ずること ができる。索引入力は、ＡＤから、またはＤＰのＤＲＦから、またはＰＣ（第９ 図）から生ずることができる。

ＡＳＵ−８ＬＵの出力は、制限チェッカＬＣ，メモリシステムＭＳ（第２図）　 （メモリアドレスとして）、およびＤＰ（ＳＰＲまたはＤＲＦに書込まれるため に）に与えられる。ＡＳＵ−ＡＬＵ（Ｆ）出力もマタ、ＡＳＵ−ＲＦ中ノワード のベース部分にＡＳＬＪ−ＣＱを経由して書込まれる。

チェッカＬＣ１５ 制限チェッカＬＣは、アドレスの比較を実行し、この比較に基礎をおいて分岐条 件を５ＬＣ（第１１図）に与え、かつその比較に基礎をおいてメモリ要求を自由 にキャンセうちの１つはＡＳＵ−ＡＬＬＪからである。他の入力は、ＡＳＵ−Ａ ＬＵへのベース入力を与えるワードの制限部分から生ずる。

メモリシステムＭＳ（２および　１７ 第１７図に関して、（第２図にブロックの形で示された）メモリシステムＭＳは 、典型的には次のものを含んでいてもよい。複数のメモリモジュールＭＭ、ＭＭ およびＧＭへインターフェイスするための拡張モジュールとして働くメモリ交換 ＭＥＸ、および処理要素ＰＥ（第３図）からＭＭおよびグローバルメモリＧＭ（ 第１図）へインターフェイスとして働くメモリ制御ＭＯ（キャッシュメモリＣＨ Ｍおよびメモリ変更持ち行列ＭＣＱを含む）。

キャッシュメモリＣＨＭは、典型的には、ＭＭ中に最近にアクセスされたワード のブロックの余分のコピーを含む非常に高速度のメモリである。メモリ読出要求 は、もし−当なブロックが現在そこにあるならば、ＣＨＭからワードを読出すこ とにより満足され、このようにしてＭＭアクセスに対して要求される非常に大き い時間を避ける。しかしながら、もし適当なブロックが０８Ｍ中に存在していな ければ、それはＭＭから取出され、そして０８Ｍ中の成る他のブロックで置換え られる。メモリ書込動作は、もし適当なブロックが存在していれば、常にＭＭに かつＣＨＭにも常に書込まれる。このようにして、０８Ｍデータは常にＭきはＭ Ｍの更新は必要でない。

メモリ変更持ち行列ＭＣＱは、ＡＳＵ−ＣＱ　（第１５図）に対して先に述べた のと基本的に同様な方法でＭＭへの持ち行列変更に使用される。メモリ変更持ち 行列ＭＣＱは、クセスするのに使用される。

タスクは（ＨＤＰり゛スフ以外は）、完全な記入項目をメモリ変更持ち行列ＭＣ Ｑ中に入れることによりメモリ書込動作に対する要求を行なう。ＡＳＵ−ＣＱに 関して先に述べたよ゛うＫ、要求中のタスクは、ＭＣＱへあ記入項目を得るため に変更持ち行列ロックを所有することが必要とされ、そしてこのロックはタスク の開始前にプログラムコントローラＰＣ（第９図）により要求中タスクのために 得られる。

ＭＣＱへの記入項目に対する情報は、記入項目がＭＣＱ中におかれるのと同じと きに、または後の時間に与えられる。

入力が完了すると、ＭＳは、タスクがＭＣＱの頂部に達しかつ最古活動中タスク （ＯＡＴ＞になったとき要求中タスクに対する動作を初期化するであろう。

タスクハ、ＡＳＵＩＩＩＩ論１％１ニットＡｓｕ−ＡＬＵ　（１１１１５図）の 出力から得られたメモリアドレスを、ＤＰ（第１４図）のレジスタマツパ−ＲＭ ＡＰから得られた変換されたアドレスとともに与えることにより、読出メモリ要 求を行なう。タスクはその後、アドレスデータがメモリから続けてもよい。もし そうでなければ、タスクは持ち状態におかれる。各要求中のタスクはまた、メモ リ動作完了（ＭＡＣ）条件を包含する。この条件は、各メモリ要求の最初のとき にそのタスクによりクリアされ、−かつ要求が満足されたときメモリサブシステ ムによりセットされる。これは、タスクコントローラＴＣ（第１０図）に対し、 もしそれがこの条件のために持ち状態にあればタスクを準備完了状態に戻すよう 合図する。

ここ、に与えられた発明の説明は、この発明の基本原理、および述べられた特徴 および利点を利用するためにそれが容易に実施され得る方法、を明確に表わすた めに主として特定の図解的な実施例に向けられているけれども、構造。

配置、構成要素、動作および使用における多くの変更態様がこの発明の熟視され た範囲内でこの発明の精神から離れることなく可能であることが理解されるべき である。添付の請求の範囲はしたがって、この発明の真の精神および範囲内にあ るすべてのそのような可能な変更態様をカバーしかつ包含するように意図されて いる。

工 Ｔｙ　／７１　ｙ　７２／７）ｙ　Ｔｙ　／７７２　”３　／７１７　Ｔ２ｒｎ ２７２ｒｎ３第６１粗 愼７１沼 集８　困 ハ 司 第１Ｑ図 丁とからめ レレ又９電’＋／？３− 偽１４図 ０２込らの　５ＬＣｒ＞らの 国７際調査報告

Claims (1)

【特許請求の範囲】
1. １．　選択的にアドレス可能なマイクロ命令を記憶するマイクロ命令記憶手段と 、 与えられた命令に応答して、前記命令を行なうために実行されるべき前記マイク ロ命令のうちの特定のものを識別する命令デコーディング手段と、 複数の連続的な時間開隔、各ステージに対して１つの時間開隔、にわたプて生じ ている複数の少なくとも３つのステージ中の前記マイクロ命令記憶手段から受取 った各マイクロ命令を実行するマイクロ命令実行手段とを備え、前記マイクロ命 令実行手段は、前記複数のステージの各々の動作が異なったマイクロ命令に関し て実行可能であるようなパイプラインされた方法で、前記複数のステージの各々 に対して要求される動作の各時１５１Ｉｌ隅の間に同時の実行を提供するために 構成されかつ配電されており、前記マイクロ命令記憶手段から読出されたマイク ロ命令および前記マイクロ命令実行手段により実行されたマイクロ命令実行の結 果に応答して、次のマイクロ命令アドレスデータを与えるマイクロ命令順序付は 手段をさらに備え、前記命令デコーディング手段は、前記マイクロ命令順序付は 手段により与えられた前記法のマイクロ命令アドレスデータに応答して、各時間 開隔の間に次のマイクロ命令を前記マイクロ命令実行手段に与えるために前記マ イクロ命パイプラインされマイクロプログラムされたデータ処理システムにおけ る組合せ。 ２、　前記マイクロ命令実行手段により与えられ、る前記複数の少なくとも３つ のステージは、各時間開隔の藺に書込動作は第１のマイクロ命令に関して実行可 能であり、計算動作は第２のマイクロ命令に関して実行可能であり、かつ読出動 作は第３のマイクロ命令に関して実行可能であるような方法で同時に動作する読 出動作デージ。計算動作ステージおよび書込動作ステージを含む、請求の範囲第 １項記載のバイ７ラインされマイクロプログラムされたデータ処理システムにお ける組合せ。 ３、　前記命令デコーディング手段はまた、前記マイクロ命令実行手段と同時に １作し、どのマイクロ命令が実行に対して準備ができているかを決定する手段を 含み、かつ前記マイクロ命令アドレス手段は準備完了マイクロ命令めうちの１つ から次のマイクロ命令を選択することが可能である、請求の範囲第１項または第 ２項記載のパイプラインされマイクロプログラムされたデータ処理システムにお ける組合せ。 ４、　前記命令デコーディング手段は、各命令を実行するために１以上のタスク を発生する手段を備え、各タスクは１以上のタスクマイクロ命令の実行により順 番に実行可能であり、 接続され、どのタスクが実行に対して準備完了であるがどうかを決定し、かつ準 備完了タスクマイクロ命令に対応するアドレスで前記マイクロ命令記憶手段を順 番にアドレスするためのタスク制御手段をさらに備え、前記マイクロ命令実行手 段により、各々が属する特定のタスクにかかわらず混合した順序で準備完了タス クマイクロ命令の実行を許容するように、アドレスの順序が選ばれていて、それ によって、マイクロ命令レベルでのタスクマルチプログラミングを特徴とする請 求の範囲第１項または第２項記載のパイプラインされマイクロプログラムされた データ処理システムにおける組合せ。 ５、　前記システムはマイクロ命令の実行に使用する資源を含み、前記タスク発 生手段は各命令に対して発生された１以上のタスクの各々に対して資源要求を決 定するための手段を含み、かつ前記タスク制御手段は前記資源を前艷タスクにダ イナミックに割当てるためにこれらのタスク資源要求に応答する、請求の範囲第 ４璃記載のパイプラインされマイクロプログラムされたデータ処理システムにお ける組合せ。 ６、　前記タスク制御手段は、活動中タスクの混合を特徴とする請求の範囲第５ 項記載のパイプラインされマイクロ７、　前記資源は予め定゛められた複数の浮 動スタック頂部レジスタを有するスタックを含み、前記マイクロ命令実行手段は 前記スタック頂部レジスタを経由してマイクロ命令間の＾絡を与え、かつ前記タ スク制御手段はタスクが前記混合におかれるときタスクに対する入出力要求を前 記スタック頂部レジスタの特定のものにダイナミックに割当てるために作動する 、請求の範囲第６墳記載のパイプラインされマイクロプログラムされたデータ処 理システムにおける組合せ。 ８、　前記タスクの実行の結果として要求される前記シス　゛テムの状態におけ る変更が、前記タスク発生手段により与えられるシーケンス指示に応答して決定 される予め決定されたシーケンスで起こるようにされることを保証するために同 期化手段が付加的に備えられている、請求の範囲第７項記載のパイプラインされ マイクロプログラムされたデ・−夕処理システムにおける組合せ。 ９、　前記同期化手段は先入れ先出し変更持ち行列を備え、その中に、状態の変 更に影豐を及ぼすタスクの結果が一度に１つのタスクの割合でおかれ、かつその 後適当なシーケンスで除去される、請求の範囲第８項記載のパイプラインされマ イクロプログラムされたデータ処理システムにおける組合せ。 １０、　命令に対応するマイクロ命令を実行することにより命令を実行するため の改善された方法であって、実行されるべき命令を取出すステップ゛と、各命令 を実行するために、実行されるべき１以上のマイクロ命令をアクセスするステッ プと、 閣間隔、にわたって生じている複数の少なくとも３つのステージにおいて前記マ イクロ命令の各々を実行するステップと、 各時間間隔の閣、各ステージに対して要求される動作を、前記複数のステージの 各々の動作が異なったマイクロ命令に関連して実行されるようなパイプラインさ れた方法で同時に実行するステップと、 マイクロ命令の実行の結果に関連して、アクセスされたマイクロ命令中に含まれ ている次のマイクロ命令アドレスに応答してマイクロ命令の順序付けを決定する ステップとを備える、パイプラインされマイクロプログラムされた１データ処理 システムにおける改善された方法。 １１、　前記複数の少なくとも３つのステージは、読出動作ステージ、計算動作 ステージおよび書込動作ステージを含み、かつ各時間開隔の間に同時に実行する ステップは、第１のマイクロ命令に関して書込動作を実行すること、第２のマイ クロ命令に関して計算動作を実行することおよび第３のマイクロ命令に関して読 出動作をすることを備える、請求の範囲第１０項記載のパイプラインされマイク ロプログラムされたデータ処理システムにおける改善された方法。 １２、　どのマイクロ命令が実行に対しそ準備できているかを決定し、かつ準備 完了マイクロ命令のうちの１つから実行されるべき次のマイクロ命令を選択する ステップを含む、請求の範囲第１０項記載のパイプラインされマイクロプログラ ムされたデータ処理システムにおける改善された方法。 １３、　取出のステップが、 各命令に対応する実行されるべき１以上のタスクを発生するステップと、 １ｇ、上のタスクマイクロ命令を実行することにより前記タスクの各々を実行す るステップと、 どのタスクマイクロ命令が実行に対して準備ができているかを決定するステップ と、 各々が属する特定のタスクにかかわらず混合された順序で準備完了タスクマイク ロ命令を実行するステップとを備える、請求の範囲第１０項または、第１１項記 載のパイプラインされマイクロプログラムされたデータ処理システムにおける改 善された方法。 １４、　各命令に対して発生された１以上のタスクの各々に対する資源要求を決 定するステップと、それの実行に先立って、前記タスクの各々に要求された資源 をダイナミックに割当てるステップとをさらに備える、請求の範囲第１３項記載 のパイプラインされマイクロ７０グラムされたデータ処理システムにおける改善 された方法。 １５、　状ｓ表更が予め定められたシーケンスで起こるようにさせることにより 、前記タスクの実行の結果として要求される前記システムの状態における変更を 同期化するステップを付加的に含む、パイプラインされマイクロプログラムされ たデータ処理システムにおける改営された方法。