JPS5847385A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、たとえば時間軸補正装置のようにいわゆるフ
レームメモリを備えた映像信号処理装置に関し、特に、
該装置の主機能の他に、たとえば奇数、偶数フィールド
の順序の乱れた入力映像信号を正規のフィールド連続性
をもった映像信号に変換する機能をも備えた映像信号処
理装置に関する。

一般に時間軸補正装置は、２フイ一ルド分（ｌフレーム
分）の映像信号を記憶するメモリ手段、いわゆるフレー
ムメモリを有しており、たとえばビデオテープレコーダ
等からの同期信号変動や位相ずれ、時間ずれ等を含んだ
映像信号を、基準同期信号に同期した映像信号に変換し
て出力するものである。このような時間軸補正装置に、
上記時間軸変動を含むのみならず、フィールドの奇偶の
順序やＮＴＳＣカラーテレビジョン信号における４フイ
一ルド周期の連続性等が保たれていない映像信号が入力
されることがあ葛。このような映像信号は、たとえば、
自動トラッキング制御機能付のビデオテープレコーダに
おいて、異速度再生、いワユるスロー、ステル、クイッ
クモーション再生等のように、記録時と異なるテープ走
行速度にて再生を行なった場合の再生映像信号である。

そして、上記時間軸補正のみならず上記フィールドめ連
続性の補正をも同時に行ない得るような時間軸補正装置
等の映像信号処理装置は未だ知られていない。

ここで、上記自動トラッキング機能付のビデオテープレ
コーダについて簡単に説明する。たとえば２ヘツドヘリ
カルスキヤン型のビデオテープレコーダにより、第１図
に示すように、磁気テープ１の長手方向（テープ走行方
向）に対して斜めに、ｌフィールドの映像信号について
１本の記録トラックＴが順次記録形成されるが、再生時
のテープ走行速゛度が記録時と異なる場合に、ヘッド軌
跡Ｕが上記記録トラックＴから外れ、いわゆるガートバ
ンドノイズ等が発生するため、第２図に示すように、回
転磁気ヘッドのヘッドチップ２をバイモルフ板３等の電
気−機械変換素子を介して回転体４に取付け、ヘッドチ
ップ２をトラック巾方向である矢印入方向に変位制御す
ることによって、上記ヘッド軌跡Ｕを記録トラックＴ上
に位置させている。このような自動トラッキング制御に
より、上記ガートバンドノイズ等の発生は防止されるが
、上記テープ速度の違いにより、たとえばスロー再生や
スチル再生時には、同じ記録トラックＴをヘッドが２回
以上繰り返してトラッキングすることが生じ、また、ク
イックモーション再生時には、複数トラックおきに１ト
ラツクをトラッキングすることになる。

これに対して、磁気テープ１上には、映像信号の連続性
、すなわち、白黒テレビジョン信号の場合には、奇数、
偶数フィールドの２フイ一ルド周期の連続性を有し、ま
た、ＮＴＳＣカラーテレビジ”ヨン信号の場合には、上
記奇偶フィールドの連続性にカラーサブキャリア信号の
１フレーム（２フイールド）毎の反転も考慮して、第３
図に示すような第１フイールドＦ１から第４フイールド
Ｆ４までの４フイ一ルド周期の連続性を有する記録トラ
ックＴが順次記録形“成されている。このため、上記自
動トラッキング制御によりノイズレスのスロー、スチル
、クイックモーション再生が行なわれても、現実にトラ
ッキングされる記録トラックの順序がくずれるため、上
記フィールド間の連続性の保たれない再生映像信号が得
られることになる。

さらに、たとえばスチル再生の場合には、同一の記録ト
ラックＴ上を繰り返しトラッキングして得られる同一フ
ィールド、たとえばＦｌ　の映像信号しか再生されない
。したがって、画面上で互いにインターレースされる各
フィールドに同じ映像信号が用いられ、ライン密度が半
減することになり、画質が劣化する。

本発明はこのような従来の実情に鑑みてなされたもので
あり、上記自動トラッキング制御機能付のビデオテープ
レコーダからの再生映像信号のように、少なくともフィ
ールドの奇偶の順次の乱れた映像信号が入力された場合
でも、正規のフィールド順序の映像信号を出力し、また
、上記ライン密度低下等にも対処して画質劣化を防止で
き、しかも構成簡単な、時間軸補正装置（タイムベース
コレクタ）等の映像信号処理装置の提供を目的とするも
のでにる。

すなわち、本発明に係る映像信号処理装置の特徴は、少
なくとも入力映像信号の２フイ一ルド分を記憶する主メ
モリと、この主メモリと一体的にあるいは別個に設けら
れ少なくとも上記記憶された入力映像信号のフィールド
の奇偶判別データを記憶する副メモリと、基準同期信号
に応じて上記主メモリの映像信号を順次読み出す際の基
準となるクロック信号を出力する読み出しクロック発生
回路と、この読み出しクロック発生回路からのクロック
信号に応じて・上記主メモリの読み出しを制御するとと
もに、第１の読み出しと該第１の読み出しよりｉ水平期
間だけ進んだ第２の読み出しとを選択する制御回路と、
上記主メモリから読み出された映像信号と該信号の時間
軸を１水平期間分だけずらせた信号との相加平均を演算
する演算回路と、上記読み出された映像信号と上記相加
平均信号とを切換え選択する切換スイッチと、上記読み
出される映像信号のフィールドに対応して上記副メモリ
から読み出される奇偶判別データと上記読み出しクロッ
ク発生回路から得られる奇偶基準データとを比較する比
較器とを備え、この比較器出力により、これらの奇偶判
別データと奇偶基準データとの一致、不一致に応じて上
記切換スイッチを切換えるとともに、奇偶判別データが
奇で奇偶基準データが偶のときのみ上記制御回路の上記
第２の読み出しを選択するようにしたことである。

以下、本発明に係る好ましい実施例について図面を参照
しながら説明する。

第４図は本発明の一実施例を示しており、この第４図に
おいて、メインメモリ（主記憶装置）１０は、カラー映
像信号のそれぞれｌフィールド分を記憶する第１１第２
のＲＡＭ（ランダムアクセスメモリ）１１．１２を有す
る、いわゆるフレームメモリである。そして、入力−子
１３４こ供給されたアナログのカラー映像信号は、Ａ−
Ｄ変換器（アナログ−デジタル変換器）１４にてデジタ
ルの映像信号に変換され、シフトレジスタ１５およびラ
ッチ回路１６を介して、メインメモ１ノ１０の第１１第
２のＲＡＭ１１．１２に、ｌフィールド毎に交互に書き
込まれる。また、読み出し側で？ま、これらのＲＡＭ１
１．１２の内容が原則として１狐次交互に読み出され、
ラッチ回路１７およびシフトレジスタ１８を介し、さら
に、後述するライン間の映像の連続性やカラーサブキャ
リアの連続性等を補償する回路部を介し、Ｄ−Ａ変換器
（デジタル−アナログ変換器）１９にてアナログのカラ
ー映像信号に変換されて、出力端子２０に送られる。こ
こで、シフトレジスタ１８とＤ−Ａ変換器１９との間に
配設される回路部は、初段に輝度信号（Ｙ信号）とクロ
マ信号（Ｃ信号）とを分離するＹ−Ｃ分離回路２１を有
し、輝度信号系には、１Ｈ（ｌ水平期間）遅延回路２２
、加算器２３、および４減衰器２４より成る演算回路２
５と、切換スイッチ２６とが設けられ、クロマ信号系に
は、インバータ２７、切換スイツナ２８が設けられ、さ
らに、これらの各信号系からめ出力を加算合成してＤ−
Ａ変換器１９に送る加算器２９が設けられている。また
、メインメモリ１０は、映像信号データのみならず、後
述するフィールドの奇偶判別データやカラーサブキャリ
アの位相判別データも記憶し得るものである。

次に、同期、制御系の構成としては、制御回路３０、書
き込みクロック発生回路３１、読み出しクロック発生回
路３２が設けられている。そして、入力端子１３に供給
されたカラー映像信号から同期分離回路３３を介して同
期信号が取り出され、この同期信号は、書き込みクロッ
ク発生回路３１に送られるとともに、カラーサブキャリ
アの位相判別回路３４、およびフィールドの奇偶判別回
路３５にそれぞれ送られる。これらの判別回路３４゜３
５からの判別データは、書き込み側のラッチ回路１６１
こ送られ、上記入力映像信号データとともにメインメモ
リ１０に書き込まれる。書き込みクロック発生回路３１
からは、各種の・クロック（一般に、周波数が整数倍関
係にあって同期のとられたクロック）が制御回路３０に
送られるとともに、カラーサブキャリア周波数ｆｓｃの
たとえば４倍の周波数４ｆＳＣのクロック信号が、いわ
ゆるサンプリングクロックとしてＡ−Ｄ変換器１４に送
られる。制御回路３０には、前述のように、たとえば自
動トラッキング制御された再生信号の入力モード（これ
をＤＴモードという。）と、それ以外のノーマルモード
とを切換える切換スイッチ３６からのモード切換信号が
供給されている。そして制御回路３０は、ラッチ回路１
６．１７やシフトレジスタ１５．１８にそれぞれの動作
タイミングを制御するための制御信号を送るとともに、
メインメモリ１０には、書き込み、読み出し切換信号お
よ′び各ＲＡＭ１１．１２のアドレス信号を送る。

このアドレス信号は、上記ＤＴモード時に、必要に応じ
てｌ）（分進んだ映像信号を読み出すためのアドバンス
／ノーマル切換回路（Ａ／Ｎ切換回路）３７を介して出
力される。次に、読み出しクロツり発生回路３２の同期
入力端子４０には、たとえば放送局内部の基準同期信号
等のように、出力端子２０以降の系で基準とされる同期
信号が供給されている。この読み出しクロック発生回路
３２からは、各種クロック信号が制御回路３０に、周波
数４／ｓｃのクロック信号がＤ−Ａ変換器１９にそれぞ
れ送られ、また、フィールドの奇偶基準データがフィー
ルドの奇偶比較器３８に、カラーサブキャリアの位相基
準データが位相比較器３９にそれぞれ送られる。そして
、フィールドの奇偶比Ｍ器３８は、メインメモリ１０か
らラッチ回路１７を介して読み出されたフィールドの奇
偶判別データと上記奇偶基準データとを比較し、その比
較出力は、切換スイッチ２６に切換制御信号として、ま
た制御回路３０に、それぞれ送っている。位相比較器３
９は、同様にラッチ回路１７からのカラーサブキャリア
の位相判別データと上記位相基準データとを比較し、そ
の比較出力を切換制御信号として・切換スイッチ２８に
送っている。

以上のような構成を有する映像信号処理装置の動作を説
明する。

まず、ノーマルモード時、すなわち、入力端子１３に供
給されるカラー映像信号のフィールドの奇偶が連続して
いる場合には、メインメモリ１０のたとえば第１のＲＡ
ＭＩ　１に奇数フィールドの映像信号が、また第２のＲ
ＡＭ１２に偶数フィールドがそれぞれ交互に書き込まれ
、同期入力端子４０に供給される基準同期信号に基いた
読み出しタイミングで各ＲＡＭ１１．１２が交互に読み
出され、フィールドの奇偶が連続し、かつ上記基準同期
信号に対して同期のとられたカラー映像信号が出力端子
２０から得られる。このとき、各切換スイッチ２６．２
８は、それぞれ切換端子ａ側に切換接続されて保持され
ている。

次に、前記ＤＴモモ一時、すなわち、スロー再生やクイ
ックモーション再生等が行なわれたビデオテープレコー
ダからの再生信号のように、フィールドの奇偶が不連続
なカラー映像信号が入力端子１３に供給される場合には
、まず切換スイッチ３６をＤＴモード側に切換えて、制
御回路３０をＤＴモード」こ設定する。

ここで、説明をより具体化するために、ビデオテープレ
コーダにてスチル再生を行なった場合の例について説明
する。このとき、入力端子１３には、同一フィールドの
映像信号が繰り返し供給されるわけであるが、たとえば
第３図の第１のフィールドＦｌ　２７）映像信号が繰り
返し供給される場合には、このＦＩの信号に基づいて、
他のフィールドＦ２、あるいはＦ４と同様な同期関係お
よびカラーサブキャリア位相の映像信号を作り出すこと
が必要であり、さらに、後述するように、フィールドの
奇偶変換時に、画面上でインターレースされる各ライン
間の連続性を向上させる補正と、その補正によって生ず
る画像の上下動の防止が必要である。

まず、垂直、水平同期関係については１．読み出しクロ
ック発生回路３２からのクロック信号に応じて、制御回
路３０によりメインメモリ１０を読み出す際に、正常な
同期関係の出力が得られる。

次に、カラーサブキャリア位相については、読み出しク
ロック発生回路３２からの位相基準データとラッチ回路
１７からの位相判別データとを位相比較回路３９で比較
し、一致のときは切換スイッチ２８を端子ａ側に切換え
、不一致のときは切換スイッチ２８を端子す側に切換え
てクロマ信号を反転することにより、上記位相基準デー
タに等しいカラーサブキャリア位相のクロマ信号が加算
器２９に送られる。たとえば、前述のように、メインメ
モリ１０にフィールドＦｌの信号のみが繰り返し書き込
まれる場合には、切換スイッチ２８は、位相比較器３９
の出力に応じて端子ａ側、又は端子す側に、それぞれ切
換えられ、常に正しい位相のクロマ信号が得られる。

次に、輝度信号については、フィールド奇偶変換の際に
第５図に示すような補正が必要となる。

すなわち、警５図はＣＲ，Ｔ画面上に表示されるライン
の一部を示し、実線がメインメモリ１０に記憶されてい
るたとえばフィールドＦ、　　（奇数フィールド）の映
像信号により表示されるラインを、また破線が次のフィ
ールドＦ２（偶数フィールド）で表示されるラインをそ
れぞれ示している。いま、フィールドＦｌの各ラインｌ
ｏ１．　ｌａｘ　ｓ　ｌｏ３ｍ　−上のドラｌ−ａ　、
　ｂ　、　ｃ　、　川等により直線ｋを表示させる場合
に、このフィールドの映像信号をそのまま用いて（ただ
し垂直同期に対する水平同期の補正を行なって）次のフ
ィールドＦ２を表示したとき、いわゆるラインインター
レースによりフィールドＦ、の各ラインｌｏ１．　ｌａ
ｘ　、　ｌｏｓ　、　−のそれぞれ中間位置にフィール
ドＦ２の各ラインｌＥ□。

ｌＥ２　＃　ｌＥ３　＃・・・が表示されるのに対し、
上記トッドａ、ｂ、ｃ、・・・等は、それぞれ水平方向
の同じ位置のドツトａ、ｂ、ｃ、・・・等として表示さ
れる。

このため、上記直線には細かに折れ曲がった線となって
表示され、実質的にライン密度が半減し、画質が劣化す
る。そこで、フィールドＦ１　における隣り合うライン
ｌｃｎ　＋　１０２　＊　１０３　１・・・毎に輝度信
号の相加平均をとって次のフィールドＦ２の各ラインｌ
ｒ、＋　、　／Ｅ２　、　ｂｓ　＊・・・の輝度信号を
得ることによ°って、たとえばドツトａとｂとの相加平
均によりドツトＸの表示がなされ、インターレースされ
る各ライン上では順次ドツトａ＋　”　＋　ｂｓ　Ｙ＋
ｃ、ｚ、・・・のように表示される。したがって、イン
ターレースされる各ラインについての表示画像の連続性
が高まり、ライン密度減少が防止でき、画質の向上を図
ることができる。ここで、偶数フィールドの第１のライ
ン１ｇｘの信号を出力するときには、奇数フィールドの
第１のライン１ｌｏ１と１９４７分（ＩＨ分）進んだ第
２のラーインｌｏｇの信号が必要である。したがって、
メインメモリ１０からの映像信号の読み出しを、ｌＨ分
進ませて行なうことが必要である。これに対して、偶数
フィールド信号のみがメインメモリ１０に書き込まれて
、この偶数フィールド信号から奇数フィールド信号を得
る場合には、たとえば第５図の奇数フィールドの第２の
ライン１０２は、偶数フィールドの第２のラインｌＥ２
および１９４７分（ＩＨ分）遅れた第１のラインＡ’Ｅ
Ｉにより得られるから、上記ＩＨ進んだ読み出し動作は
不要である。

このような補正を行なわせるために、第４図のＬＨ遅延
回路２２、加算器２３、およびｌ／２減衰器２４より成
る演算回路２５が設けられている。

すなわち、Ｙ／Ｃ分離回路２１からの輝度信号（Ｙ信号
）は、そのまま加算器２３に送られるとともに、ｌＨ遅
延回路２２を介して加算器２３に送られ、これらの信号
が加算された後、減衰器２４で１／２に減衰されて、切
換スイッチ２６の端子すに送られる。そして、フィール
ド比較器３８により、出力すべき映像信号のフィールド
の奇偶を示す奇偶基準データと、ラッチ回路１７からの
実際に読み出された奇偶判別データとが比較され、一致
のときには切換スイッチ２６を端子ａ側に切換え、不一
致のときには端子ｂ１１ｕｄこ切換えて、上記奇偶変換
時のインターレースライン間の連続性向上のための補正
が行なわれた信号を加算器２９に送る。なお、読み出さ
れた奇偶データが奇数で、出力すべき基準データが偶数
のときのみ、制御回路３０のＡ／Ｎ切換回路３７にアド
バンス指令信号を送り、メインメモリ１０からのデータ
読み出しをｌ・Ｈ分だけ進ませ（アドバンスさせ）でい
る。

以上のような本発明に係る実施例によれば、自動トラッ
キング制御機能付のビデオテープレコーダにおける異速
度再生時（スロー、スチル、クイックモーション再生時
等）の映像信号のように、フィールドの奇偶の順序の乱
れた映像信号に対して、たとえば同期信号変動や位相ず
れ等を補正するための時間軸補正を行なう際に、簡単な
回路の付加により、上記フィールドの奇偶の連続性の補
正、およびインターレース画像のライン間の連続性向上
による画質劣化の防止が同時に行なえる。

したがって、従来の時間軸補正装置等の映像信号処理装
置においては、単に時間軸補正等の主機。

能を有するのみであるため、上記自動トラッキング制御
機能付のビデオテープレコーダを接続する際に、上“記
フィールド連続性の補正処理等を行なわせるための別個
の装置が必要であったのに対し、本発明の構成を用いる
ことにより、簡単かつ安価に、正規のフィールド順序の
映像信号を出力するような時間軸補正装置等の映像信号
処理装置を提供できる。

なお、本発明は、上記実施例のみに限定されるものでは
なく、たとえば、入力映像信号のフィールドの奇偶判別
データをメインメモリ１０内に書き込んでいるが、この
メインメモリ１０とは別個のサブメモリに上記奇偶判別
データやカラーサブキャリアの位相判別データを書き込
むように構成してもよい。また、Ｙ−Ｃ分離回路２１か
ら加算器２９までの回路部を、Ｄ−Ａ変換器１９よりも
前段に配設しているが、メインメモリ１０から読み出さ
れたデジタル映像信号をＤ−Ａ変換した後のアナログ映
像信号をＹ−Ｃ分離して、ｌＨ遅延した信号との相加平
均演算等を行なわせてもよい。

さらに、輝度信号成分のみならず、クロマ信号成分に９
いても、ｌＨ遅延信号との相加平均演算を行なわせるよ
うに構成してもよい。

【図面の簡単な説明】

第１図は磁気テ：プ上の記録トラックパターンの一例を
示す図、第２図は自動トラッキング制御を行なわせるた
めの磁気ヘッド構造の一例を示す図、第゛３図はＮＴＳ
Ｃ方式のカラー映像信号の４フイ一ルド分のそれぞれ垂
直ブランキラグ期間近傍を示す波形図、第４図は本発明
の一実施例を示すブロック回路図、第５図はインターレ
ースされるラインによるドツト表示の一例を示す平面図
である。 １０　・・・・・・・・・・・・・・・メインメモリ１
１．１２・・・・・・ＲＡＭ（ライダムアクセスメモリ
）１３・・・・・・・・・・・・・・・映像信号入力端
子１４・・・・・・・・・・・・・・・Ａ−Ｄ変換器１
６．１７・・・・・・ラツーチ回路 １９・・・・・・・・・・・・・・・Ｄ−Ａ変換器２０
　・・・・・・・・・・・・・・・映像信号出力端子２
１　・・・・・・・・・・・・・・・Ｙ−Ｃｑ離回路２
２　・・・・・・・・・・・・・・・ＩＨ（１水平期間
）遅延回路２３．２９・・・・・・加算器 ２４　・・・・・・・・・・・・・・・減衰器２５　・
・・・・・・・・・・・・・・演算回路２６．２８・・
・・・・切換スイッチ ２７　・・・・・・・・・・・・・・・インバータ３０
　・・・・・・・・・・・・・・・制御回路３１　・・
・・・・・・・・・・・・・書き込みクロ・ンク発生回
路３２　・・・・・・・・・・・・・・・読み出しクロ
ック発生回路３３　・・・・・・・・・・・・・・・同
期分離回路３４　・・・・・・・・・・・・・・・カラ
ーサブキャリアの位相判別回路３５　・・・・・・・・
・・・・・・・フィールドの奇偶判別回路３７・・・・
・・・・・・・・・・・アドバンス−ノーマル切換回路
３８・・・・・・・・・・・・・・・フィールドの奇偶
比較器３９・・・・・・・・・・・・・・・カラーサブ
キャリアの位相比較器４０・・・・・・・・・・・・・
・・基準同期信号入力端子特許出願人　ソニー株式会社 代理人　弁理士　小　池　　　晃 同　　　１）　村　　榮　　− 手続補正書（自発） 昭和５７年７月　８０ 特許庁長官　若　杉　和　夫　　殿 １、事件の表示 昭和５６年　特許願第１４５４４２号 ３、補正をする者 事件との関係　　　　特許出願人 住　所　東京部品用区北品用６丁目７番３５号氏名（２
１８）ソニー株式会社 （名称）−代表者　岩　間　和　夫 ４、代理人 〒１０５ ５、補正命令の日付 自　　　　発 ６、補正の対象 明細書の「発明の詳細な説明」の欄。 ７、補正の内容 （７−１） 明細書第３頁第１４行の「２ヘツドヘリカルスキヤン型
」との記載を、「ヘリカルスキャン型］と訂正する。 （７−２） 同書第１８頁第１θ行から第１９行までに記載−された
「したがって、・・・・・・提供できる。」との文章を
削除する。 以−Ｌ

Claims (1)

【特許請求の範囲】
1. 入力映像信号の少なくとも２フイ一ルド分を記憶するメ
   モリ手段と、基準同期信号に応じて各種基準クロック信
   号を出力する読み出しクロック発生回路と、この読み出
   しクロック発生回路からのクロック信号に応じて上記メ
   モリ手段から映像信号を読み出し制御し、第１の読み出
   しと、該第１の読み出しより１水平期間進んだ第２の読
   み出しとを選択する制御回路と、上記メモリ手段から読
   み出された映像信号と該信号を１水平期間分だけ時間を
   ずらせた信号との相加平均をとる演算回路と、上記読み
   出された映像信号と上記相加平均信号とを選択的に切換
   えて出力する切換スイッチと、上記メモリ手段から読み
   出される映像信号のフィールドの奇偶を判別した奇偶判
   別データと上記基準同期信号に基づいて得られる奇偶基
   準データとを比較する比較器とを備え、該比較器出力に
   より上記切換スイッチの切換と、上記第１の読み出しと
   上記第２の読み出しの選択を行なうようにしたことを特
   徴とする映像信号処理装置。