JPS5846769A - フアクシミリ装置の伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は−７−２・クシミリ装置の画像情報の伝送１１
式に関するものであり、特に余白ラインには全白ライン
に近い状態（黒情報が少ない）などの情報１□１の少な
い場合に、この伝送速度を上は得るように成したもので
ある。

一般にファクシミリ装置においてはこの送も」局は伝送
すべき画１象を読取り、こ゛の画情報を符す化して送信
し、他方受信局においてはこの符号化情報より画情報に
復号して記録する。この場合、ＣＩＴＴ勧告Ｇｌ規格に
よれば伝送時間は記録手段の記録速度によって１ライン
の伝送時間が異なることから、１ライン当り２０ｍ５，
１０ｍ５，５ｍｓと伝送時間が夫々定められている。　
　−従って、送信手順においては、受信局側の記録手段
の特性によって上記のいずれかの速度を選択し、その速
度に従って画情報を送信するものである。

例えば、伝送速度として１０ｍ５．を選択して全余白ラ
インを送信する場合に、上記ＣＩＴＴ勧告（Ｇｉｌｌ規
格）によれば、そのデータ符号とライン終端符号（ＥＯ
Ｌ）を合せて２９ビツト必要となる。そのため、一般に
使用されている９６００ＢＰＳモデムを用いて伝送する
とするならば、このモデムはｌ０ｍ５に対して９６ビツ
ト伝送することから、前記２９ビツト送った後の６７ビ
ツト分についてはフィル（“０”の可変長信号列）を挿
入する必゛要がある。従って、この挿入されたフィルの
分（前記の例の６７ビツト分）だけ無駄な時間を費すこ
とになる。

換言すると、従来では画像情報の状態に関係なく、予め
決定（選択）した伝送速度に従って伝送するだけであり
、上述の如く余白ライン又はそれに近い状態などの情報
量の少ない時でも、わざわざフィル（＋１０１１の可変
長信号列）を挿入して決められた速度で画一的に送るも
のであった。

本発明は上記のような点に鑑み、予め決定（選択）した
伝送速度を、画像情報の状態に応じて各ライン毎で可変
できるようになし、もって全白ライン又はそれに近い伏
型等の情報量の少ない時には伝送速度を高速に切換えて
伝送速度の向上を計ったものであ１゜ 例えば記録に感熱記録を用いるとするならば、技術的な
制約により１ラーインの最小伝送時間とじて１０ｍ５必
要とする。このため、決められた１ライン最小伝送時間
２０ｍ５，１０ｍ５，５ｍｓ　の中から、１０ｍ５を選
択し、て該速度で画像情報を伝送すると共にこの画像情
報の状態が余白ラインであった場合には前記１０ｍ５よ
り５ｍ５ｌＣ切換える。この時、９６００ＢＰＳモデム
であれば５ｍｓで４８ビツト伝送することから、全白ラ
インのビット数である２９ビツトを送った後は１９ビツ
トのフィル（“０”の可変長信号列）を挿入するだけで
よい。従って全白ラインの画像情報を５ｍｓで送ること
ができ、従来の１０ｍ５より倍の速度にできることにな
る。

なお、受信局は余白ラインであればｌライ２分だけの紙
送りを行うが、Ｓｍｓ以内に１ラインの紙送りを完了さ
せ得志。

以下、本発明について図面と共に詳細に説明する。

第１−は本発明ファクシミリ装置の送信側の構成を示す
プロ・スフ図であり、第２図は同装置の受信側の構成を
示すブロック図である。

これら第１図及び第２図において、ｌはＣＣＤイメージ
センサ、２は読取処理回路、８はラインメモリ、４は符
号化回路、５は伝送制御回路、６はモデム及びＮＣＵ部
、７は１ライン全白検出回路、８は送信パルスモータ、
９は全体をコントロールするコントロール回路、１ｏは
復号化回路、１１は記録処理回路、１２は記録回路、１
３は受信パルスモータである。

前記送信側（第１図）の動作は、コントロール回路９か
らの指示により、先ず送信パルスモータ８を駆動して原
稿を送ると共に原稿の画情報をＣＣＤイメージセンサ１
から読取処理回路２を介してラインメモリ３に取り込む
。この時、余白検出回路７に読み取った画情報が全白か
否かの情報が残る。

次にコントロール回路９は、ラインメモリ３を読み出し
、それを符号化回路４に供給して画情報を符号化する。

１ラインの符号化が終わると、コントロール回路９は前
記の余白検出回路７を参照してｌラインの最小伝送時間
を決定し、符号データとＥＯＬ符号の間のフィル符号の
数をコントロールする。

即ち、ｌラインの伝送フォ、−マットは第４図に示す様
になっており、今、上述した例の如く１ラインの最小伝
送時間■とじて１０ｍ５を選択し、該速度で画像情報を
伝送するとするならば、前記の最小伝送時間Ｔ−１０ｍ
ｓ　内はＥＯＬ符号４１．データ符号４２そして画像情
報の状態（情報量の少ない時）によってフィル符号４３
が挿入される。

従って、前記コントロール回路９は１５インノ画情報が
余白でなければ、最小伝送時間はそのまま１０ｍ５とし
た上で、符号データとＥＯＬ符号の合計ビットが１０ｍ
５を越えれば、そのまま伝送させるが、前記合計ビット
が１０ｍ５を越えなければ、１０ｍ５になる迄フィル符
号（“０”）を追加する。

又、１ラインの画情報が全白であれば、１ライン最小伝
送時間を５ｍｓに切換え、そして符号データとＥＯＬ符
号の合計ビットが５ｍｓを越える迄フィル符号を追加す
る。この制御構成については第３図に、より具体的に示
している。

前記の如く制御された符号化情報はコントロール回路９
内の符号バッファに一旦スドアされ、その後伝送制御回
路５を介してモデム及びＮＣＵ部６から回線に送出され
ス、 この１う１イン毎の動作を繰返し行ない原稿がなくなる
と最終ラインの符号データの後にＲＴＣ符号（ＥＯＬ符
号を６連続させた符号）を付加して送出するものである
。

上記送信側に対し、第２図の受信側においては、ＮＣＵ
及びモデム６から伝送制御回路５を介してコントロール
回路９内の符号バッファに符号データがストアされる。

又コントロール回路９は復号化回路ＩＯとラインメモリ
３を用いて、符号データを画情報に復号変換する。

との時余白検出回路７に１ライン１画情報が全白か否か
の情報をセットする様になっている。１ライン復号終了
は符号データの次のＥＯＬ符号を検出した時点であり、
その時、全白検出回路７を参照する。

その結果全白でなけ”れば、コントロール回路９により
、ラインメモリ３を動作させて、記録処理回路１１に画
情報を渡す。それと同時に受信パルスモータ１３を駆動
して記録紙送りをする。

記録処理回路１１は渡された画情報をストアし、前ライ
ンの画情報を記録回路１２に送り記録する。

この時、記録終了迄１０ｍ５を要する。

また、全白であれば、コントロール回路９により受信パ
ルスモータ−３を駆動してｌラインの紙送りを行わせる
。この紙送りはＳｍｓ以内で行われる。

次に上述したコントロール回路９による１ラインの画情
報に基づく最小伝送時間１０ｍ５又は５ｍｓの切換え制
御構成についそ第３図と共に説明する。

フリップフロップ（Ｆ／Ｆ）８］、８２は１ラインの全
白を検知する第１図及び第２図における全白検出回路７
を構成するものであり、このＦ／Ｆ８１のセット入力に
はオアゲート８０を介して第１図の読取処理回路２から
の画情報と第２図の復号北回Ｓ′ 路１０からの画情報が入力される。

そのため、１ラインの画情報に黒情報（“１”）があれ
ば、オアゲート３０を介してセット入力が印加されて該
Ｆ／Ｆ　３１はセット状態となる。また、Ｆ／Ｆ　８１
のリセット端子にはＥＯＬコード信号あるいは受信され
た際に該コントロール回路９より発生されるＥＯＬ制御
信号が供給されてリセットされる。

他方Ｆ／１−８２は前記Ｆ／Ｆ８］の出力がＤ入力に供
給されまたクロック端子Ｃには１ラインのビット数（例
えば１７２８ビツト）の′容量を有するカウンタ８３の
キャリー出力が供給されている。

従って、前記Ｆ／Ｆ８２はＦ／Ｆ　３　ｍがセットして
いる場合つまりｌライン中に黒情報がある場合に、この
カウンタ３３のキャリー出力（ｌラインの最後のビット
をカウントした後）によってセット状態となる。

換言すると、前記Ｆ／Ｆ　８２がセット状態にあるとラ
イン中に黒情報があることを示しまたＦ／Ｆ３２がリセ
ット状態にあるとラインが全白ライン上記したカウンタ
３３は基準クロックが供給され、ラインの各ビットに対
応して順次基準クロッ信号によってリセットされる。

８４は５ｍｓのタイマー回路であり、２５は１０ｍ５の
タイマー回路である。これらのタイマー回路３４．３５
はＥＯＬ制御信号（送信の際のＥＯＬコード送信の初め
）によって起動され、それらの回路８４．３５の設定時
間だけ“１”出力する。

このタイマー回路８４の出力は送信モード信号ＳＥＤが
抽入力として供給されているアンドゲート３６へ導出さ
れ、またタイマー回路３５の出力は送信モード信号ＳＥ
Ｄが抽入力として供給されでいるアンドゲート３７へ導
出されている。

前Ｅタイマー回路３４に関連したアンドゲート８６の入
力にはＦ／Ｆ　Ｂ　２のリセット出力がさらに印加され
ており、従って該アンドゲート８６は全白検出回路の余
白ライン検出時に有効となる。

また、上記タイマー回路３５に関連したアンドゲート８
７の入力にはＦ／Ｆ　８２のセット出力がさらに印加さ
れており、従って該アンドゲート３６は全白検出回路に
よってライン中に黒情報があることを検出している時に
有効となる。

３９はフィル信号発生回路であり、上記カウンタ８Ｂの
キャリー信号によって起動される−と共に前記アンドゲ
ート８６，８７からの出力がオアゲ−ト３８を介してこ
の制御信号として入力されている。

即ち、フィル信号発生回路３９にはタイマー回路３４．
３５で規定される１０ｍ５又、は５ｒｐｓの開駆動され
ることになるが、１ラインのＥＯＬ符号及び符号データ
の合計ビットの数と、前記タイマー回路３４或は３５で
規定される１ラインのビット総数を比較し、その差値骨
のビットに回路３９からのフィル信号が挿入されるよう
に制御される。

従ってフィル信号発生回路３９の出力はコントロール回
路９内の符号バッファへ送られる構成となっている。

所で前記タイマー回路３４或は３５で規定される１ライ
ンのビット総数は、モデム回路６のモデムスピードによ
り異なるが、上記例の９６００ＢＰＳモデムでは５ｍｓ
で４８ビツト、ＩＱｍｓで９６ビツトとなる。同様に４
８００ＢＰＳモデムでは５ｍｓで２４ビツト、１０ｍ５
で４８ビツトとなる。

又、アンドゲート４０には受信モード信号ＲＣＶとＦ／
Ｆ８２のリセット出力が導入されており、受＼ 信の際に全白ラインを検出していると該ゲート４０が開
き、該ゲート出力にて受信パルスモータ１３を駆動して
１ラインの紙送りを行わせる。

従って第３図の構成において、Ｆ／Ｆ　Ｂ　２’がセッ
ト状態にあって１ラインの画情報が全白でない場合には
アンドゲート３７が選択されて１ラインの最小伝送時間
としてｌ０ｍ５を規定するタイマー回路３５からの出力
がフィル信号発生回路３９へ制御信号として入力される
。

この場合、コントロール回路９は最小伝送時間を１０ｍ
５とし、−符号データとＥＯＬ符号ビットの合計ビット
と１０ｍ５のビット総数（９６ビツト）を比較し、前記
合計ビットが９６ビツトを越える場合にはフィル符号を
挿入させずにそのまま９６ビツトの情報を符号バッファ
′から伝送制御回路５へ転送させる。

また、前記比較で合計ビットが９６ビツトを越えない場
合には（９６ビツト一合計ビット）の差値ビット分だけ
フィル信号発生回路３９からのフィル信号を挿入し、そ
してこのフィル挿入後、符号バッファから伝送制御回路
５へ転送される。

他方、Ｆ／Ｆ３２がリセット状態にあってｌラインの画
情報が全白ラインである場合にはアンドゲート３６が選
択されて１ラインの最小伝送時間として５ｍｓを規定す
るタイマー回路３４からの出力がフィル信号発生回路３
９へ制御信号として入力される。

従って、コントロール回路９は最小伝送時間を５ｍｓに
切換え、符号データとＥＯＬ符号ビットの合計と５ｍｓ
のビット総数（４８ビツト）を比較し、この（４８ビッ
ト−合計ビット）の差値ビット分だけフィル信号発生回
路８９からのフィル信号を挿入し、そしてこのフィル挿
入後、符号バッファから伝送制御回路５へ転送される。

なお、上記の実施例では全白ラインの時だけ伝送時間を
変えるようにしたが、これに限ることなく全白ラインに
近い状態（黒情報が少ない）の場合にも適用できること
は勿論である。この場合は情報のビッート数を計数し、
このビット数に応じて最小伝送時間を切換えるようにす
ればよい。

この様に本発明にあっては１ライン毎に画像情報の状態
に応じてｌラインの最小伝送時間を選択させ、特に全白
ライン又は全白ラインに近いような状態では前記最小伝
送時間を高速に切換えることで伝送速度をより高速にす
ることができる。

【図面の簡単な説明】

第１図は本発明ファクシミリ装置に係る送信側の構成を
示すブロック図、第２図は同装置に係る受信側の構成を
示すブロック図、第３図は同装置の要部構成を示すブロ
ック図、第４図はｌラインの伝送フォーマットを示す図
である。 １：ＣＣＤイメージセンサ、２：読取処理回路、３ニラ
インメモリ、４：符号化回路、５：伝送制御回路、６：
モデム及びＮＣＵ、７：全白検出回路、８：送信パルス
モータ、９：コントロール回路、１０：復号化回路、ｌ
ｌ：記録処理回路、１２：記録回路、１３：受信パルス
モータ、３■及び３２：フリップフロップ、３３：カウ
ンタ、３４及び３５：タイマー回路、３９：フィル信号
発生回路。

Claims (1)

【特許請求の範囲】
1. １、　１ラインの最小伝送時間を制御する手段として、
   複数の異なる最小伝送時間を選択できる構成となすと共
   に読取られた画像情報の１ライン毎の情報量の状態を判
   断する判断手段を備え、該判断手段の゛判断結果に基づ
   き前記最小伝送時間を選択し、１ラインの情報量の少な
   い時に高速の最小伝送時間を選択させることを特徴とす
   るファクシミリ装置の伝送方式。