JPS5846629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5846629A JPS5846629A JP14389981A JP14389981A JPS5846629A JP S5846629 A JPS5846629 A JP S5846629A JP 14389981 A JP14389981 A JP 14389981A JP 14389981 A JP14389981 A JP 14389981A JP S5846629 A JPS5846629 A JP S5846629A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- diffusion
- layer
- boron
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプレーナ型サイリスタ等の半導体装置の製造方
法に係り、特に突抜は拡散と他のｐｎ接合の効率的な製
造方法に関する。
法に係り、特に突抜は拡散と他のｐｎ接合の効率的な製
造方法に関する。
半導体基体への突抜は拡散層の形成法として、半導体基
体、例えばシリコン基体表面上に所定のパターンのアル
ミニウムを付着して加熱することにより、そこからアル
ミニウムを選択的に拡散する方法が知られている。アル
ミニウムはシリコン基体中での拡散係数が他のドーパン
トのそれに比較して充分大きいため突抜は拡散層等の形
成には非常に有効なドーパントである。しかし、同じ半
導体基体中に他のｐｎ接合を形成するためのボロンやリ
ンの拡散中にアルミニウムの拡散が進行し、アルミニウ
ム拡散層の横方内拡がりが大きくなりパターンサイズの
適正化を妨げている。またこの方法はアルミニウムの厚
さや拡散雰囲気により拡散状態が変動しゃすく、更に拡
散後にシリコン表面にアルミニウム・シリコン合金の酸
化物が残在しシリコン基体との間の格子定数や熱膨張係
数の差異によりシリコン基体に大きな欠陥を発生させて
いる。
体、例えばシリコン基体表面上に所定のパターンのアル
ミニウムを付着して加熱することにより、そこからアル
ミニウムを選択的に拡散する方法が知られている。アル
ミニウムはシリコン基体中での拡散係数が他のドーパン
トのそれに比較して充分大きいため突抜は拡散層等の形
成には非常に有効なドーパントである。しかし、同じ半
導体基体中に他のｐｎ接合を形成するためのボロンやリ
ンの拡散中にアルミニウムの拡散が進行し、アルミニウ
ム拡散層の横方内拡がりが大きくなりパターンサイズの
適正化を妨げている。またこの方法はアルミニウムの厚
さや拡散雰囲気により拡散状態が変動しゃすく、更に拡
散後にシリコン表面にアルミニウム・シリコン合金の酸
化物が残在しシリコン基体との間の格子定数や熱膨張係
数の差異によりシリコン基体に大きな欠陥を発生させて
いる。
本発明の目的は欠陥の発生がなく、またノくターン寸法
の良好な突抜は拡散層の形成法を提供するにある。
の良好な突抜は拡散層の形成法を提供するにある。
本発明の要点は、半導体基体の表面にアルミニウムを付
着し、比較的低温で熱処理して合金化しアルミニウムプ
レデポジション層、即ち、アルミニウム拡散層とアルミ
ニウムを含んだ半導体再結晶層を形成し、過剰のアルミ
ニウムを主体とする合金を除去してから、他のｐｎ接合
を形成するドーパントと同時にドライブイン拡散するこ
とにある。この時アルミニウム半導体の合金化の熱処理
はドライブイン拡散時に丁度突接は拡散層を形成するに
必要なアルミニウム量がプレデポジションできる条件と
する。
着し、比較的低温で熱処理して合金化しアルミニウムプ
レデポジション層、即ち、アルミニウム拡散層とアルミ
ニウムを含んだ半導体再結晶層を形成し、過剰のアルミ
ニウムを主体とする合金を除去してから、他のｐｎ接合
を形成するドーパントと同時にドライブイン拡散するこ
とにある。この時アルミニウム半導体の合金化の熱処理
はドライブイン拡散時に丁度突接は拡散層を形成するに
必要なアルミニウム量がプレデポジションできる条件と
する。
以下本発明の実施例をプレーナ型サイリスタを例に説明
する。
する。
第１図（ａ）はシリコン基体１０を示す。この品位は製
法ＦＺ、導電型ｎ型、抵抗率３０−４０Ω−ｃｒｎ、結
晶方位（１１１）面、厚さ２２０μｍ。
法ＦＺ、導電型ｎ型、抵抗率３０−４０Ω−ｃｒｎ、結
晶方位（１１１）面、厚さ２２０μｍ。
直径７６ｍの単結晶ウニノ）である。
第１図（ｂ）はシリコン基体１０の両主面に例えば格子
状の突抜は拡散層のパターンにアルミニウム１１ｔ−付
着した状態を示す。アルミニウム１１はシリコン基体１
０全面に真空蒸着で０．６μｍの厚さに形成した後に、
ホトエツチング法でパターンを形成した。
状の突抜は拡散層のパターンにアルミニウム１１ｔ−付
着した状態を示す。アルミニウム１１はシリコン基体１
０全面に真空蒸着で０．６μｍの厚さに形成した後に、
ホトエツチング法でパターンを形成した。
第１図（Ｃ）はアルミニウム・シリコンの合金化熱処理
した状態を示す。熱処理は温度１０５０ｒ。
した状態を示す。熱処理は温度１０５０ｒ。
時間１時間、雰囲気は窒素４ｔ／―と酸素４０ｍｔ／―
の混合気流中である。これによりアルミニウムプレデポ
ジション層（アルミニウム拡散層とアルミニウムを含ん
だシリコン再結晶層）１２、アルミニウムを主体とする
合金層１３が形成される。
の混合気流中である。これによりアルミニウムプレデポ
ジション層（アルミニウム拡散層とアルミニウムを含ん
だシリコン再結晶層）１２、アルミニウムを主体とする
合金層１３が形成される。
熱処理の温度及び時間はアルミニウムデポジション量を
決定する重要な因子である。アルミニウムプレデポジシ
ョン量は次工程のドライブイン拡散により突抜は拡散層
を形成するために必要な量であり、後で詳述する実験と
解析から決められた。
決定する重要な因子である。アルミニウムプレデポジシ
ョン量は次工程のドライブイン拡散により突抜は拡散層
を形成するために必要な量であり、後で詳述する実験と
解析から決められた。
熱処理の雰囲気は、酸素気流中ではアルミニウム層が酸
化され充分なプレデポジション層が形成できずまた再現
性も悪い。一方窒素等の非酸化性雰囲気中では熱処理中
にアルミニウムが蒸発飛散し、拡散を必要としない頌域
にもアルミニウムが気相からプレデポジットされてしま
う。このため雰囲気はアルミニウム層の酸化を極力防止
し、また蒸発飛散も防ぐため上記のように分圧を決定し
た。
化され充分なプレデポジション層が形成できずまた再現
性も悪い。一方窒素等の非酸化性雰囲気中では熱処理中
にアルミニウムが蒸発飛散し、拡散を必要としない頌域
にもアルミニウムが気相からプレデポジットされてしま
う。このため雰囲気はアルミニウム層の酸化を極力防止
し、また蒸発飛散も防ぐため上記のように分圧を決定し
た。
合金化熱処理後、過剰のアルミニウムを主体とする合金
１！１３ｔ−王水でエツチング除去した。
１！１３ｔ−王水でエツチング除去した。
合金層１３？除去する理由は、次の後工程でのドライブ
イン拡散において、アルミニウム拡散層がシリコン基体
１０の両主面と平行な方向への拡散、即ち、横方向拡散
が必要以上に起らないようにすることにある。
イン拡散において、アルミニウム拡散層がシリコン基体
１０の両主面と平行な方向への拡散、即ち、横方向拡散
が必要以上に起らないようにすることにある。
第１図（ｄ）はサイリスタのｐベース層及びｐエミッタ
層を形成するためのボロンプレデポジション層１４．１
５を設けた状態を示す。通常の半導体製造技術によるシ
リコン酸化膜１６をマスクとし窒化ポロ／を用いてボロ
ンプレデポジション層１４．１５を形成した。
層を形成するためのボロンプレデポジション層１４．１
５を設けた状態を示す。通常の半導体製造技術によるシ
リコン酸化膜１６をマスクとし窒化ポロ／を用いてボロ
ンプレデポジション層１４．１５を形成した。
第１図（ｅ）はボロン及びアルミニウムを同時にドライ
ブイン拡散した状態を示す。拡散条件はポロン拡散深さ
のために決められ１２５０Ｃ，３５時間とした。これに
よりボロン拡散層１８．１９の深さは３５μｍ、アルミ
ニウム拡散層の深さは１１５μｍとなり両主面からの拡
散層が繋がり、突抜は拡散層１７が形成できた。
ブイン拡散した状態を示す。拡散条件はポロン拡散深さ
のために決められ１２５０Ｃ，３５時間とした。これに
よりボロン拡散層１８．１９の深さは３５μｍ、アルミ
ニウム拡散層の深さは１１５μｍとなり両主面からの拡
散層が繋がり、突抜は拡散層１７が形成できた。
第１図（ｆ）はリンの選択拡散によりｎエミツタ層２０
を形成しサイリスタ製造の拡散工程が完了した状態を示
す。
を形成しサイリスタ製造の拡散工程が完了した状態を示
す。
次にドライブイン拡散後に所定の拡散深さを得るための
合金化熱処理の条件について詳細に説明する。
合金化熱処理の条件について詳細に説明する。
第２図は合金化熱処理温度とシリコン基体中のアルミニ
ウムプレデポジション量の関係を示す。
ウムプレデポジション量の関係を示す。
曲線Ａは熱処理１時間の場合の合金層から拡散した量で
、拡散の表面濃度は各温度で定まる固溶限とし、濃度分
布は補誤差関数分布とした。プレデポジション量は拡散
時間の平方根に比例する。
、拡散の表面濃度は各温度で定まる固溶限とし、濃度分
布は補誤差関数分布とした。プレデポジション量は拡散
時間の平方根に比例する。
曲１１Ｂはアルミニウム膜厚１μｍの場合の再結晶層中
のアルミニウム量であり、シリコン・アルミニウムニ元
合金図から求めらｎ、アルミニウム膜厚に比例する。こ
れにより合金化熱処理温度とアルミニウムプレデポジシ
ョン量が求められる。
のアルミニウム量であり、シリコン・アルミニウムニ元
合金図から求めらｎ、アルミニウム膜厚に比例する。こ
れにより合金化熱処理温度とアルミニウムプレデポジシ
ョン量が求められる。
第３図はアルミニウムプレデポジション量とドライブイ
ン拡散後の皓散深さの関係を示す。
ン拡散後の皓散深さの関係を示す。
拡散による濃度分布はガウス分布とし、拡散係数と拡散
時間の積（Ｄｔ ｃｍ２／ ｓ ｘ ｈ ）をパラメー
タとした。
時間の積（Ｄｔ ｃｍ２／ ｓ ｘ ｈ ）をパラメー
タとした。
第４図は第２図及び第３図から合金化熱処理温度とドラ
イブイン後の拡散深さの関係金示す。
イブイン後の拡散深さの関係金示す。
アルミニウム膜厚１μｍ１合金化熱処理１時間、ドライ
ブイン拡散温度１２５０Ｃ，時間１時間の場合の実測も
合わせて示すが、計算とほぼ良い一致を示している。
ブイン拡散温度１２５０Ｃ，時間１時間の場合の実測も
合わせて示すが、計算とほぼ良い一致を示している。
それ故、本発明による方法では、精度良い突抜は拡散層
とボロンやリン等のドーパントが拡散された層を同時に
再現性よく形成できることが判る。
とボロンやリン等のドーパントが拡散された層を同時に
再現性よく形成できることが判る。
このため、熱処理回数を減少でき、半導体基体に生ずる
結晶欠陥や彎曲を少なくシ、また、コスト低減も達成さ
れる。
結晶欠陥や彎曲を少なくシ、また、コスト低減も達成さ
れる。
本発明の実施例においてはプレーナ型サイリスタの突抜
は拡散とベース拡散の例で説明したが、他の半導体装置
、例えばバイポーラＩＣのアイソレーション拡散とベー
ス拡散の組合せにも適用できる。
は拡散とベース拡散の例で説明したが、他の半導体装置
、例えばバイポーラＩＣのアイソレーション拡散とベー
ス拡散の組合せにも適用できる。
本発明によれば突抜は拡散層やアイソレーション拡散層
を寸法精度良く形成でき、ペレットサイズの適正化を計
ることができる。
を寸法精度良く形成でき、ペレットサイズの適正化を計
ることができる。
第１図は本発明製造方法を半導体装置の製造工程毎に示
す断面模式図である。第２図〜第４図は本発明の概要を
示すためのグラフである。
す断面模式図である。第２図〜第４図は本発明の概要を
示すためのグラフである。
Claims (1)
- 【特許請求の範囲】 １、半導体基体中にｐ型突抜は拡散層と他の浅い拡散層
を形成する半導体装置の製造方法において、１）半導体
基体の少なくとも主面上に突抜は拡散層領域のパターン
のアルミニウムを付着し、酸素分圧が制御された雰囲気
中でアルミニウムと半導体の共融点以上に加熱してアル
ミニウムプレデポジション層を形成し、該熱処理後アル
ミニウムを主体とする合金層を除去する工程と、２）他
の浅い拡散層を形成するためのリン、ボロン等のドーパ
ントヲ所定のパターンにデポジションする工程と、 ３）上記プレデポジション層中のアルミニウム及びリン
又はボロン等のドーバントヲ同時にドライブイン拡散す
る工程と、 から成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14389981A JPS5846629A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14389981A JPS5846629A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846629A true JPS5846629A (ja) | 1983-03-18 |
| JPH0330291B2 JPH0330291B2 (ja) | 1991-04-26 |
Family
ID=15349643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14389981A Granted JPS5846629A (ja) | 1981-09-14 | 1981-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155529U (ja) * | 1985-03-19 | 1986-09-26 | ||
| JPH02111768U (ja) * | 1989-02-23 | 1990-09-06 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430777A (en) * | 1977-08-12 | 1979-03-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5536913A (en) * | 1978-09-04 | 1980-03-14 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-09-14 JP JP14389981A patent/JPS5846629A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430777A (en) * | 1977-08-12 | 1979-03-07 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5536913A (en) * | 1978-09-04 | 1980-03-14 | Hitachi Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155529U (ja) * | 1985-03-19 | 1986-09-26 | ||
| JPH0355687Y2 (ja) * | 1985-03-19 | 1991-12-12 | ||
| JPH02111768U (ja) * | 1989-02-23 | 1990-09-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330291B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3881242A (en) | Methods of manufacturing semiconductor devices | |
| US3664896A (en) | Deposited silicon diffusion sources | |
| US4116719A (en) | Method of making semiconductor device with PN junction in stacking-fault free zone | |
| US3534236A (en) | Semiconductor integrated circuit structure | |
| US3022568A (en) | Semiconductor devices | |
| US3341381A (en) | Method of making a semiconductor by selective impurity diffusion | |
| US4006046A (en) | Method for compensating for emitter-push effect in the fabrication of transistors | |
| JPS61285714A (ja) | 半導体構造の製造方法 | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US3041213A (en) | Diffused junction semiconductor device and method of making | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| US3341377A (en) | Surface-passivated alloy semiconductor devices and method for producing the same | |
| JPS5846629A (ja) | 半導体装置の製造方法 | |
| JPH06112146A (ja) | 拡散型シリコン素子基板の製造方法 | |
| US3306788A (en) | Method of masking making semiconductor and etching beneath mask | |
| JP2729309B2 (ja) | 半導体装置の製造方法 | |
| US4725564A (en) | Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body | |
| US4076559A (en) | Temperature gradient zone melting through an oxide layer | |
| US3354007A (en) | Method of forming a semiconductor by diffusion by using a crystal masking technique | |
| US3769563A (en) | High speed, high voltage transistor | |
| US3503813A (en) | Method of making a semiconductor device | |
| JPS6159532B2 (ja) | ||
| US3602984A (en) | Method of manufacturing semi-conductor devices using refractory dielectrics | |
| JP3402976B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH01215016A (ja) | 半導体装置の製造方法 |