JPS584453A - Simplified job controlling system - Google Patents

Simplified job controlling system

Info

Publication number
JPS584453A
JPS584453A JP10382281A JP10382281A JPS584453A JP S584453 A JPS584453 A JP S584453A JP 10382281 A JP10382281 A JP 10382281A JP 10382281 A JP10382281 A JP 10382281A JP S584453 A JPS584453 A JP S584453A
Authority
JP
Japan
Prior art keywords
job
file
cpu
program
data input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10382281A
Other languages
Japanese (ja)
Inventor
Kazuo Kageyama
陰山 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Machinery Inc
Original Assignee
Nichiden Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichiden Machinery Ltd filed Critical Nichiden Machinery Ltd
Priority to JP10382281A priority Critical patent/JPS584453A/en
Publication of JPS584453A publication Critical patent/JPS584453A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To realize the standardization and decentralization of softwares, by providing a data input part including a generator of the timing pulse to start an interruption process, a CPU basic block and a cross matrix interface respectively. CONSTITUTION:A simplified job controlling system includes a CPU basic block 10, a data input part 20 and a clock oscillator 30. The block 10 includes a CPU 11, an ROM 12, an RAM 13, a multiplexer 14 and an I/O controller 15. The input part 20 consists mainly of a cross matrix interface 21. The oscillator 30 feeds the interruption timing to the block 10.

Description

【発明の詳細な説明】 本発明は簡易型ジ請ブ管理システムに係り、特に割り込
み機能を有する8ビツトマイクロコンピユータを用いた
簡易型ジョブ管理システムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a simple job management system, and more particularly to a simple job management system using an 8-bit microcomputer with an interrupt function.

演算処理機能を内蔵し、計測器で測定したアナログ量を
、A/D変換器でディジタル信号に変換するデータロガ
−等、数値制御形工作機械等にあって従来のジロブ管理
システムにおけるデータ入力手段としてのデータ入力回
路を第1図にしめしである。すなわちインプットポート
Aへの入力データは8ビツトから構成されており、スイ
ッチBS1からBS8までがこれに対応している。こへ
で例えばBSlは機器のスタートスイッチ、BS2はス
トップスイッチ、それ以外はその他の機能 ゛を有する
スイッチである。
Used as a data input means for conventional Jirob management systems in numerically controlled machine tools, such as data loggers that have built-in arithmetic processing functions and convert analog quantities measured by measuring instruments into digital signals using A/D converters. FIG. 1 shows the data input circuit. That is, the input data to input port A consists of 8 bits, and switches BS1 to BS8 correspond to this. Here, for example, BS1 is a start switch for the device, BS2 is a stop switch, and the other switches have other functions.

しかして従来のプログラム構造に於けるフローチャート
は例えば第2図に図示するようになっているりすなわち
、第1図で図示したデータ入力回路を使用した場合、イ
ンプットポート^から1度データを取り込み、2度日の
データを取り込むまでの時間、すなわち1ループの時間
はその大半が各ジ請ブの実行時間によって左右されてし
まうのである。したがってこのことは、1個の長時間ジ
■プが上記プログラム中に存在している場合には、イン
プットポートAに接続されている他の入力の変化を捕え
きれない状態が発生しうろことが想像できる。
For example, a flowchart in a conventional program structure is as shown in FIG. 2. In other words, when using the data input circuit shown in FIG. Most of the time it takes to take in daily data, that is, the time it takes for one loop, is determined by the execution time of each jib. Therefore, this means that if one long-duration zip exists in the above program, a situation may occur where changes in other inputs connected to input port A cannot be captured. I can imagine it.

したがってそれを避けるためには、プログラマ−は各ジ
ョブの実行時間とその順番等に関して大きな関心・知識
を修得したうえでなければプログラミングは事実上困難
であり、このことは換言すれば、当該システム全体を充
分に理解しなくてはプログラムが作成できず、したがっ
て膨大な量のプログラムを設計する場合多数の設計者に
夫々分担させてプログラミングすることの困難性を太き
(する。また出来あがったプログラムをデパックする場
合でも、第2図のフローチャートから明らかなように各
ジョブの実行後、帰る場所が区々となるおそれがある。
Therefore, in order to avoid this, it is practically difficult for programmers to program unless they acquire a great deal of interest and knowledge regarding the execution time and order of each job. It is not possible to create a program without a thorough understanding of the Even when depacking a job, as is clear from the flowchart in FIG. 2, there is a possibility that each job returns to a different place after execution.

このことは例えば、ジョブをデパックしようとした時、
その周辺のプログラムもまた正しくなければ、プログラ
ムを走らせることができないという可能性を生むことで
あり、ひいてはデパックそのもの・困難性も併有してい
るものである。
This means, for example, that when you try to depack a job,
If the surrounding programs are also incorrect, there is a possibility that the program will not be able to run, which in turn creates the difficulty of Depack itself.

本発明は上記事情に鑑みてなされたもので、上記した諸
欠点を排除することを目的としている。
The present invention has been made in view of the above circumstances, and aims to eliminate the various drawbacks described above.

すなわち後述するハードウェアと組合わせることによっ
て、第1にソフトウェアの標準化を計ることにあり、リ
アルタイムモニタと各ジョブを実行させるた−めのプロ
グラムを全て共通のものとすることを目的とする。第2
にソフトウェアの分散化を計ることであり、各プログラ
マ−はリアルタイムモニタに関する知識は不要であり、
単刀直入にジョブそのものの中身に集中してプログラム
することが可能となり、デパック作業も容易になるもの
である。第3の目的としては、外部の入力信号の変化を
漏さず検出でき対応するジョブの生成が確実に行えるよ
うにしたシステムを提供することである。
That is, by combining it with the hardware described later, the first objective is to standardize the software, and to make the real-time monitor and the programs for executing each job all common. Second
The aim is to decentralize the software, and each programmer does not need to have any knowledge of real-time monitoring.
This makes it possible to concentrate on the contents of the job itself and program it directly, making depacking work easier. A third object is to provide a system that can detect all changes in external input signals and reliably generate a corresponding job.

以下本発明の実施例につき、図示・説明する。Embodiments of the present invention will be illustrated and described below.

第3図は本発明の実施例に係るシステムのブロックダイ
ヤグラムをしめしている。すなわち、これはCPU基本
プロ、り1oとデータ入力部2oおよびクロック発振器
30とから構成されている。
FIG. 3 shows a block diagram of a system according to an embodiment of the invention. That is, it is composed of a CPU basic processor 1o, a data input section 2o, and a clock oscillator 30.

cpu基本基本ブロックl区内CPU11、ROM12
、RAM13、マルチプレクサ14、および 面コ/ト
ロラ−15とから構成されている。
CPU basic basic block l area CPU11, ROM12
, a RAM 13, a multiplexer 14, and a surface/troller 15.

上記cpuは少くとも8ビツトの入力端子を有するマイ
クロプロセッサであって、上記ROMはストアードプロ
グラム用、RAMはファイリング用に使用されるもので
ある。一方データ入力部10は主としてクロスマトリッ
クスインターフェイス21(以下インタフェイスカード
という)から構成されており、同図(B)にはインタフ
ェイスカードの詳細がしめされている。すなわちインタ
フェイスカードに繋がっているスイッチやアンプは前記
したジョブを起動させるための外部入力であって、例え
ばスタートスイッチを、オンすればスタートジョブを実
行し、ストップスイッチをオンすればストップジョブを
実行するように予め記憶されている各種のジョブを呼び
出して実行するための入力信号である。そして、cpu
基本ブロックから出力される4ビツトのデータ(SDo
、、、SD、)をデコードしS1〜S8のセンシングラ
インに分岐し、その1本のセンシングラインから8ビツ
トのリターンデータ(Ro=R7)が得られるようにマ
トリックスが構成されている。
The CPU is a microprocessor having at least an 8-bit input terminal, the ROM is used for stored programs, and the RAM is used for filing. On the other hand, the data input section 10 mainly consists of a cross matrix interface 21 (hereinafter referred to as an interface card), and the details of the interface card are shown in FIG. In other words, the switches and amplifiers connected to the interface card are external inputs for starting the jobs mentioned above.For example, turning on the start switch executes the start job, and turning on the stop switch executes the stop job. This is an input signal for calling and executing various jobs stored in advance. And cpu
4-bit data (SDo
.

したがってセンシングライン(S+〜Ss)とリターン
ライン(Ro〜R7)の各々8本のラインのクロスポイ
ン)CPは合計64個形成できるが、このクロスポイン
)CPは同図(C)(クロスポイントの拡大図)にしめ
すようにフォトカプラ22でアイソレートされており、
外部のスイッチやアンプ出力に結線されている。
Therefore, a total of 64 cross points) CP can be formed for each of the sensing lines (S+ to Ss) and the return lines (Ro to R7), but these cross points) CP are It is isolated by a photocoupler 22 as shown in the enlarged view).
Wired to an external switch or amplifier output.

一方30はCPUの基本ブロックに割り込みタイミング
を入力するタイミング用クロック発振器(以下リアルタ
イムクロックという)であって、その発振周期はシステ
ムにより異なるが、5 m 8〜20m8 程度に可変
できるものとする。このリアルタイムクロックにより、
割り込み処理が実行されるが、この場合の信号タイミン
グ線図を第4図にしめしである。
On the other hand, 30 is a timing clock oscillator (hereinafter referred to as a real-time clock) which inputs interrupt timing to the basic block of the CPU, and its oscillation period varies depending on the system, but can be varied from about 5 m 8 to 20 m 8 . This real-time clock allows
Interrupt processing is executed, and the signal timing diagram in this case is shown in FIG.

しかしてこの場合のプログラムは基本的に2種類で構成
されており、リアルタイムクロックで一定周期で割り込
み処理されるファイル管理プログラム(以下リアルタイ
ムモニターという)をフォアグランドプログラムとし、
登録されているジョブを読みだして実行するプログラム
をバックグランドプログラムとする。その2種類のプロ
グラムの時間的関係は第4図にしめすように、始めの期
間である5〜20 m S内にフォアグランドプログラ
ムが実行され、続いてバックグランドプログラムが実行
される。
However, the program in this case basically consists of two types: a file management program (hereinafter referred to as a real-time monitor) that processes interrupts at regular intervals using a real-time clock, and a foreground program;
A program that reads and executes registered jobs is called a background program. As shown in FIG. 4, the temporal relationship between the two types of programs is such that the foreground program is executed within an initial period of 5 to 20 mS, followed by the background program.

次にリアルタイムモニターの役割をフローチャートとR
AM領域のメモリマツプを参照して説明する。各々第5
図第6図にそれぞれをしめす。すなわち、リアルタイム
モニターの役割は、リアルタイムクロックにより一定時
間毎に起動され、その時の外部六方の変化を検出し、コ
ンビエータにいかなるジョブが要求されているかを調べ
、行うべきジョブの生成登録を行うことである。まづ上
記インターフェイスカードでしめしたセンシングデータ
をデコードして81〜s8のセンシングラインを81か
ら順次走査し、slに対応して得られるRo、)l、の
8個のリターンデータを各々D。
Next, we will explain the role of the real-time monitor using a flowchart.
This will be explained with reference to the memory map of the AM area. 5th each
Each is shown in Figure 6. In other words, the role of the real-time monitor is to be activated at regular intervals by the real-time clock, to detect changes in the external six directions at that time, to check what job is requested of the combiator, and to register the generation of the job to be performed. be. First, the sensing data shown by the interface card is decoded, and the sensing lines 81 to s8 are sequentially scanned from 81, and the eight return data Ro, )l, obtained corresponding to sl, are each D.

〜D7の8ビツトパツクデータとしてニューファイルと
して読ろ込む。したがって、ニューファイルはs、〜S
8に対応した8ビツトで8バイートのデータとしてファ
イリングされる。次にそれ以前にファイリングされてい
た同様のデータをオールドファイルとするが、このオー
ルドファイルとニューファイルとを相互にビット対応で
比較する。
- Load D7 8-bit pack data as a new file. Therefore, the new file is s, ~S
It is filed as 8-byte data with 8 bits corresponding to 8. Next, similar data that was filed before that time is defined as an old file, and this old file and new file are compared with each other in terms of bit correspondence.

すなわち、もしオールドファイル中では。であったビッ
トが二ニーファイルで1であれば新しい変化ファイルの
に1として登録し、逆にオールドファイル中ではlであ
ったビットがニューファイル中では0であったなら、変
化ファイル■に1として登録する。そしてこの操作を全
64ビツトに関して行い、新しい変化ファイル■、■を
創り出すことになる。続いてこの変化ファイルの、■が
らジョブファイルテーブルを作成するが、ファイルのと
■で示される各ビット(全体で8X16=128個)に
ジョブを割り付けていけば゛128種類のジョブを定義
することができる。従ってこの128種類のジョブ群の
中からファイルのと■の中で1となっているビットに対
応するジョブの名前をジョブファイルテーブルに登録す
ることが可能となる。実際にはジョブの名前を登録する
のではなく、2バイトでしめされるジョブの処理開始番
地を登録すること\なる。そして最後に前記のニューフ
ァイルをオールドファイルに移し換えてリアルタイムモ
ニターの処理を終り次のクロックをまつこ、とGこなる
That is, if in an old file. If the bit that was 1 in the two file is registered as 1 in the new change file, and conversely, if the bit that was l in the old file is 0 in the new file, it is registered as 1 in the change file ■. Register as. This operation is then performed for all 64 bits to create new change files ① and ②. Next, create a job file table using ■ of this change file, but if you assign jobs to each bit (total of 8 x 16 = 128) indicated by ■ in the file, 128 types of jobs can be defined. I can do it. Therefore, from among these 128 types of job groups, it is possible to register the name of the job corresponding to the bit that is 1 in the and ■ of the file in the job file table. In reality, instead of registering the job name, the job processing start address, which is indicated by 2 bytes, is registered. Finally, transfer the new file to the old file, complete the real-time monitor processing, and start the next clock.

しかしてリアルタイムモニターに対し、バックグランド
プログラムは常にジョブファイルテーブルの先頭からテ
ーブルの終端までをループしながら登録ジョブがあるか
ないかのチェックを行っており、登録ジョブがあれば強
制的にプログラムカウンタをその登録番地に移し換える
処理を行なう。
However, for the real-time monitor, the background program always loops from the beginning of the job file table to the end of the table to check whether there are any registered jobs, and if there is a registered job, it forcibly starts the program counter. Processing is performed to transfer it to that registered address.

すなわち、このことは登録されているジョブを実行する
ことに他ならない。1つのジョブが実行され終ると必ず
そのジョブをシープファイルテーブルから抹消し、また
次の登録ジョブを捜しループに入る。このことをバック
グランドプログラムは繰り返えし行なうのであり、その
フローチャートは第7図にしめす通りである。
In other words, this is nothing but executing a registered job. When a job finishes executing, it is always deleted from the sheep file table, and a loop is entered to search for the next registered job. The background program repeats this process, and its flowchart is shown in FIG.

本発明は以上のように構成されているので、上記した発
明の目的、すなわち、ソフトウェアの標準化、分散化お
よび外部大刀信号の取込み漏れを防ぐことが可能となる
Since the present invention is configured as described above, it is possible to achieve the above-mentioned objectives of the invention, that is, to standardize and decentralize software, and to prevent omissions in the incorporation of external sword signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の8ビツトマイクロコンビ二一タのデータ
入力回路、第2図は従来のプログラム構造におけるフロ
ーチャート、第3図は本発明t’c係るシステムのブロ
ックダイヤグラム、第4図は割り込み処理を実行するさ
いの割り込みタイミング線図、第5図はリアルタイムプ
ログラムのフロー、第6図は第5図の場合におけるRA
M領域のメモリマツプ、第7図はバックグランドプログ
ラムのフローチャートをそれぞれしめす。 21・666mクロスマトリクスインターフェイス、3
0・e@嗜・タイミングパルス発生器。
Fig. 1 is a data input circuit of a conventional 8-bit microcombiner, Fig. 2 is a flowchart of a conventional program structure, Fig. 3 is a block diagram of a system according to the present invention, and Fig. 4 is an interrupt processing Fig. 5 is the flow of the real-time program, and Fig. 6 is the RA in the case of Fig. 5.
The memory map of the M area and FIG. 7 each show a flowchart of the background program. 21/666m cross matrix interface, 3
0・e@Ki・Timing pulse generator.

Claims (1)

【特許請求の範囲】[Claims] 割り込み機能を有する8ビツトマイクロコンビエータシ
ステムにおいて、外部入力信号の変化を検出する割り込
み処理を起動させるタイミングパルス発生器と、CPU
基本ブロックと、クロスマトリックスインターフェイス
を含むデータ入力部とを具備したことを特徴とする簡易
型ジ■ブ管理システム。
In an 8-bit microcombiator system with an interrupt function, a timing pulse generator that starts interrupt processing that detects changes in external input signals, and a CPU
A simple jib management system characterized by having a basic block and a data input section including a cross matrix interface.
JP10382281A 1981-06-30 1981-06-30 Simplified job controlling system Pending JPS584453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10382281A JPS584453A (en) 1981-06-30 1981-06-30 Simplified job controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10382281A JPS584453A (en) 1981-06-30 1981-06-30 Simplified job controlling system

Publications (1)

Publication Number Publication Date
JPS584453A true JPS584453A (en) 1983-01-11

Family

ID=14364098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10382281A Pending JPS584453A (en) 1981-06-30 1981-06-30 Simplified job controlling system

Country Status (1)

Country Link
JP (1) JPS584453A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527301A (en) * 1975-04-23 1977-01-20 Inst De Puroiekutaritekunoroji Boring machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527301A (en) * 1975-04-23 1977-01-20 Inst De Puroiekutaritekunoroji Boring machine

Similar Documents

Publication Publication Date Title
JP2544960B2 (en) Programmable controller
JPS584453A (en) Simplified job controlling system
JPS5914005A (en) Sequence controlling system by microcomputer
JPH082727Y2 (en) Programmable sequencer
JP3341164B2 (en) Programmable controller
JPH04235604A (en) Programmable controller
Morrow et al. Software engineering for real-time systems.
JPH0362131A (en) Multiprocessor system
JPH02304622A (en) Shift overflow control circuit
JPS615349A (en) Programmable controller
SU980098A1 (en) Microprogramme processor
JPS56147246A (en) Program control device
JPS63740A (en) Instruction control circuit
JPS63247805A (en) Measurement system for program processing time of digital controller
JPH10161908A (en) Detection of run-away of microcomputer
JPS6310465B2 (en)
JPH0462093B2 (en)
JPH01251142A (en) Program trace system
JPH03156647A (en) Watchdog timer
JPS5569864A (en) Real-time monitor control method
JPS62147538A (en) Reset system for watchdog timer for device using microcomputer
JPH0648443B2 (en) Programmable controller
JPS62172442A (en) Detection device for runaway of microcomputer
JPS625466A (en) Auxiliary processor control system
JPS625439A (en) Instruction code expansion system