JPS5840697Y2 - 水平ａｆｃ回路 - Google Patents

Description

【考案の詳細な説明】 本考案はＣＣＩＲ方式（ＰＡＬ方式、ＳＥＣＡＭ方式）
とＮＴＳＣ方式との如く異なる方式のテレビジョン放送
共に受信することができるテレビジョン受像機に適用し
て好適な水平ＡＦＣ回路に関する。

ＣＣＩＲ方式とＮＴＳＣ方式のテレビジョン放送を共に
受信できるテレビジョン受像機に於いては、ＣＣＩＲ方
式とＮＴＳＣ方式とで画面の水平方向の位置が僅かでは
あるがずれる。

これは小型のテレビジョン受像機ではあまり目立たない
が、例えば３２型等の大型のテレビジョン受像機ではこ
れが目立ち易くなる。

以下にこの理由を第１図を参照して説明する。

第１図はテレビジョン信号の水平ブランキング期間の信
号波形を示す。

ＨＤは水平周期信号である。

ａは水平ブランキング期間の時間を示し、ｂは水平同期
信号ＨＤの前縁から水平ブランキング期間の終点即ち映
像信号の始点までの時間を示し、Ｃは水平ブランキング
期間の始点から水平同期信号ＨＤの前縁までの時間を示
し、ｄは水平同期信号ＨＤの時間幅を示す。

そしてこれら時間ａ−ｄはＮＴＳＣ方式のテレビジョン
信号とＣＣＩＲ方式のテレビジョン信号とでは次のよう
に異なる。

即ち、ａはＮＴＳＣ方式では１０．２〜１１．４μＳ、
ＣＣＩＲ方式では１２±０．３μｓである。

ｂはＮＴＳＣ方式では８．９〜１０．３μＳ、ＣＣＩＲ
方式では１０．５μｓである。

ＣはＮＴＳＣ方式では１．２７〜２．５４μＳ、ＣＣＩ
Ｒ方式では１．５±０．３μｓである。

ｄはＮＴＳＣ方式では４゜１９〜５．７１μＳ、ＣＣＩ
Ｒ方式では４．７±０．２μｓである。

水平周期はＮＴＳＣ方式では６３．４９２μｓ、ＣＣＩ
Ｒ方式では６４μｓである。

水平周波数はＮＴＳＣ方式では１５．７３４ Ｋ土、Ｃ
ＣＩＲ方式では１５゜６２５にルである。

このようにＮＴＳＣ方式とＣＣＩＲ方式とではテレビジ
ョン信号の水平ブランキング期間の種々の時間が異なる
が、特に水平ブランキング期間の時間ａが大きく異なる
ために、例えばＮＴＳＣ方式のテレビジョン放送を受信
するに適するように映像信号と水平偏向電流の位相が一
致するようにテレビジョン受像機の回路を設計したとす
ると、このテレビジョン受像機でＣＣＩＲ方式のテレビ
ジョン放送を受信すると、映像信号と水平偏向電流の位
相がずれ、即ち、水平偏向電流の位相が映像信号の位相
より僅かに遅れ、このためＣＣＩＲ方式のテレビジョン
放送を受信する場合にはその画像が右側に僅かずれるこ
とになる。

これは小型のテレビジ、ヨン受像機ではあまり問題ない
が、例えば３２型等のテレビジョン受像機では可成り目
立つことになる。

この画面の水平方向の位置ずれを補正するための方法と
しては次のようなものが考えられる。

その一つの方法としては水平センタリング回路を調整し
て水平偏向コイルに流す直流電流を変化させることであ
る。

しかしながら、このような方法では映像信号と水平偏向
電流の位相とが一致するわけでないので、水平オーバス
キャンの量が少ないテレビジョン受像機では画面の一部
が欠ける虞がある。

又、他の方法としては水平ＡＦＣ回路に供給する水平同
期信号の位相を例えば単安定マルチバイブレータを用い
て遅延させることも考えられる。

しかしながら、このような方法は回路構成が複雑となり
価格上昇につながり好ましくない。

斯る点に鑑み、本考案は回路構成簡単にして、異なる方
式のテレビジョン放線を受信するテレビジョン受像機に
於てその各方式のテレビジョン信号の水平ブランキング
期間の時間に差があっても、画面に水平方向のいずれが
生じないようにすることのできる水平ＡＦＣ回路を提案
せんとするものである。

以下に図面を参照して本考案をその一実施例につき詳細
に説明する。

第２図は本考案の一実施例である。

１は入力端子５よりの水平出力パルスの供給される積分
回路である。

この積分回路１は本例ではコンデンサ１１．１２及び抵
抗器１０から構成されており、コンテ゛ンサ１１はコン
デンサ１２よりも大容量のものである。

抵抗器１０の抵抗値は３．３ＫＪ７、コンデンサ１１．
１２の容量は夫々１μＦ、０゜０４７μＦである。

入力端子５に供給される水平出力パルスとしてはフライ
バックパルスが用いられる。

この回路では負極性のフライバックパルスが入力端子５
に供給される。

この積分回路１からは鋸歯状波信号が出力される。

２はこの積分回路１よりの鋸歯状波信号及び入力端子４
よりの水平同期信号を位相比較し、その比較出力を出力
端子９から制御信号として水平発振器（図示せず）に供
給する位相比較回路である。

本例の位相比較回路はダブルパルス形位相比較回路であ
って、入力端子４よりの水平同期信号をトランジスタＱ
のベースに供給し、そのコレクタ及びエミッタより互い
に逆極性の水平同期信号を得るようにしている。

そして、この水平同期信号と入力端子３からの鋸歯状波
信号とを位相比較し、出力端子９に鋸歯波信号より成る
ＡＦＣ信号を得、これを水平発振器の制御信号として供
給するものである。

尚、十Ｂ１は電源である。

本考案に於いては、積分回路１の前段に所定の移相量の
移相回路６を設けると共に、この移相回路６を作動状態
及び非作動状態に切換えるスイッチング素子７を設け、
方式を異にするテレビジョン信号の水平ブランキング期
間の時間の違いに応じてスイッチング素子を切換えるよ
うにするものである。

この実施例の移相回路６は抵抗器（６，８Ｋｇ）１３、
コンデンサ（６８０ｐＦ）１４より戒る積分回路で構成
される。

又、スイッチング素子７はトランジスタ（ＮＰＮ形）で
構成されるそしてトランジスタ７のコレクタがコンデン
サ１４及び抵抗器（ＩＫＪ７）１５の直列回路を介して
積分回路１の入力側に接続される。

又、このコレクタは抵抗器（４７に、Ｑ）１７を介して
電源十Ｂ２に接続される。

トランジスタ７のベースから抵抗器１６を介して入力端
子８が導出され、この入力端子８はＮＴＳＣ方式及びＣ
ＣＩＲ方式に応じた制御信号が供給される。

そしてＮＴＳＣ方式のテレビジョン信号を受信するとき
はトランジスタ７がオンとなり、ＣＣＩＲ方式のテレビ
ジョン放送を受信するときはこのトランジスタ７がオフ
となるように成されている。

即ち、この移相回路６ではＣＣＩＲ方式に比べてＮＴＳ
Ｃ方式のときに積分回路１に供給する水平パルスを所定
量その移相を遅延させるものである。

次に第３図及び第４図を参照して本考案の他の実施例を
説明する。

尚、第３図及び第４図に於いて第２図と対応する部分に
は同一符号を付して重複説明を省略する。

第３図の例では移相回路としてインダクタ（コイル）６
を設け、これを入力端子５と積分回路１の入力側との間
に直列に挿入しこのコイル６と並列にスイッチング素子
７を接続する。

そして、ＮＴＳＣ方式のテレビジョン信号を受信すると
きはスイッチング素子７をオフとし、ＣＣＩＲ方式のテ
レビジョン信号を受信するときはオンにする。

そしてＮＴＳＣ方式のテレビジョン信号を受信するとき
にはＣＣＩＲ方式のテレビジョン信号を受信するときに
比べて積分回路１に供給する水平出力パルスの位相を所
定量遅らせるものである。

第４図の例では移相回路６としてコンテ゛ンサを用い、
このコンテ゛ンサ６をスイッチング素子７を介して積分
回路１の抵抗器１ｏの両端に並列接続する。

そして、このスイッチング素子７をＮＴＳＣ方式のとき
はオフに、ＣＣＩＲ方式のときにはオンにして、ＣＣＩ
Ｒ方式のテレビジョン信号の受信時には積分回路１に供
給する水平出力パルスの位相をＮＴＳＣ方式に比べて所
定量進ませるものである。

上述せる本考案によれば、異なる方式のテレビジョン信
号に於いてその水平ブランキング期間の時間に差があっ
ても、画面の水平方向のずれを除去することができる。

しがも回路構成は簡単で価格の上昇の虞はない。

【図面の簡単な説明】

第１図は波形図、第２図は本考案の一実施例を示す回路
結線図、第３図及び第４図は本考案の異なる他の実施例
の一部を示す回路結線図である。 １は積分回路、２は位相比較回路、６は移相回路、７は
スイッチング素子である。

Claims (1)

【実用新案登録請求の範囲】
1. 水平出力パルスの供給される積分回路と、水平同期信号
   と該積分回路よりの鋸歯状波信号とを位相比較し、その
   比較出力を制御信号として水平発振器に供給する位相比
   較回路とを有する水平ＡＦＣ回路に於いて、上記積分回
   路の前段に所定の移相量を有する移相回路を設けると共
   に、該移相回路を作動状態及び非作動状態に切換えるス
   イッチング素子を設け、方式を異にするテレビジョン信
   号の水平ブランキング期間の時間の違いに応じて上記ス
   イッチング素子を切換えるようにして戊る水平ＡＦＣ回
   路。