JPS5838094A - Multiple path acquisition system - Google Patents
Multiple path acquisition systemInfo
- Publication number
- JPS5838094A JPS5838094A JP13520781A JP13520781A JPS5838094A JP S5838094 A JPS5838094 A JP S5838094A JP 13520781 A JP13520781 A JP 13520781A JP 13520781 A JP13520781 A JP 13520781A JP S5838094 A JPS5838094 A JP S5838094A
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- time slot
- frame
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Abstract
Description
【発明の詳細な説明】
本発明はフレーム内に２以上のタイムスロットを有する
場合でも時間順序性を保存しクーしかもフレーム位置関
係をも保存しうる入側時分割伝送路から出側時分割伝送
路へのパスを捕捉しうる多元パス捕捉方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides time-division transmission from an ingress time-division transmission line to an egress time-division transmission path that preserves time order and preserves frame positional relationships even when a frame has two or more time slots. This invention relates to a multi-path acquisition method that can acquire paths to a path.
ディジタル交換機において用いられる多元パス捕捉方式
として従来知られているものＫは、比較方式、マスク方
式、及びスライド方式があるが、これらの内、スライド
方式が多元パス捕捉方式として有望視されている。この
スライド方式は１フレーム内のＮ個のタイムスリット分
のパスを捕捉した後、７レー五に関する時間的関係に考
慮を払うことなく１時間スイッチの入側と出側とのタイ
ムスロット対応関係をスライドさせてその時間順序性を
保存させつ＼入側ハイウェイから出側ハイウェイへのパ
スを経てデータを伝送する方式で多る。Conventionally known multipath acquisition methods used in digital exchanges include a comparison method, a mask method, and a slide method, and among these, the slide method is considered to be a promising multipath acquisition method. This sliding method captures the paths for N time slots in one frame, and then calculates the time slot correspondence between the input and output sides of the 1-hour switch without taking into account the temporal relationships regarding the 7-ray 5. Most commonly, data is transmitted via a path from the incoming highway to the outgoing highway while sliding the data to preserve its time order.
しかしながら、この方式においてはタイムスロットをス
ライドさせなければならないが、そのスライドの際のス
ライド直の決定処理尋がその性質上必然的に複雑な処理
となってしまうという問題を抱えていると同時に、上述
の如くフレームに対する考慮は払われていないことから
７レームの位置関係は保存されず、これがため端末での
同期処理に複雑高度な処理が不可欠であるという問題も
ある。However, in this method, it is necessary to slide the time slot, but at the same time, there is a problem that the decision processing immediately after the slide is inevitably complicated due to its nature. As mentioned above, since no consideration is given to frames, the positional relationship of the seven frames is not preserved, and this poses a problem in that complex and sophisticated processing is essential for synchronization processing at the terminal.
本発明は上述したような従来方式の有する欠点に鑑みて
創−案されたもので、その目的はジャンフタハイウェイ
上において、タイムスロット間一時間的順序に狂いが生
じても出側時分割伝送路に時間順序性及びフレーム位置
関係を保存して出力させ得る多元パス捕捉方式を提供す
ることにある。The present invention has been devised in view of the above-mentioned drawbacks of the conventional system, and its purpose is to maintain time-division transmission on the outbound side even if the temporal order between time slots is out of order on the Janfta Highway. An object of the present invention is to provide a multi-path acquisition method that can preserve and output time order and frame position relationships in a path.
本発明は空間スイッチのタイムスロット時間位置が入側
時分割伝送路及び出側時分割伝送路のタイムスロット時
間位置にどのような関係にあるかに適切な考慮を払えば
、予め決められ友数のタイムスロットから成るフレーム
を、その時間順序性及びフレーム位置関係を保存しつ＼
、入側時分割伝送路から出側時分割伝送路へ受は渡しし
つることを見出してこれを完成するに至ったものでろる
。The present invention allows the number of nodes to be determined in advance by paying appropriate consideration to the relationship between the time slot time position of the space switch and the time slot time position of the ingress time division transmission path and the outgoing time division transmission path. A frame consisting of time slots is stored while preserving its time order and frame positional relationship.
, he discovered and perfected the idea of passing the reception from the incoming time-division transmission line to the outgoing time-division transmission line.
以下、添付図面を参照しながら、本発明の一実施例を説
明する。Hereinafter, one embodiment of the present invention will be described with reference to the accompanying drawings.
第１図は本発明を実施したディジタル交換系を示す。（
１）は予め決められた数のタイムスロットから成るフレ
ームを伝送する入側時分割伝送路（入側ハイウェイ）で
、これは多重化装置（２）を経て一次時間スイッチ（３
）へ接続される。（４は−ｍ時間スイッチ（３）のラン
ダムな書込み及びシーケンシャルな読出しを制御する保
持メモリである。この保持メモリによるランダムな書込
みｆｌｌｌＪ ｌ１ｔｉ−次時間スイッチ（３）からの
シーケンシャルな読出しに対応する後述する空間スイッ
チ（５）のタイムスロット時間位置が入側ハイウェイ（
りのタイムスロット時間位置より先行している場合には
１フレ一ム以内だけ遅らせられ、上記空間スイッチ（鴎
のタイムスロット時間位置が入側ハイウェイ（１）のタ
イムスロット時間位置以後に来る場合には上述のような
遅れを生じさせないように構成される。FIG. 1 shows a digital switching system embodying the invention. (
1) is an ingress time-division transmission line (ingress highway) that transmits a frame consisting of a predetermined number of time slots, which passes through a multiplexer (2) and then a primary time switch (3).
). (4 is a holding memory that controls random writing and sequential reading of the -m time switch (3). Random writing by this holding memory corresponds to sequential reading from the next time switch (3). The time slot time position of the space switch (5), which will be described later, is on the incoming highway (
If the time slot time position of the seagull is ahead of the time slot time position of the incoming highway (1), it will be delayed by up to one frame; is constructed so as not to cause the above-mentioned delay.
一次時間スイッチ（３）はジャンフタハイウェイ（６）
を経て空間スイッチ帳）へ接続される。空間スイッチ傳
）はま九、ジャンフタハイウェイ（６）を経て二次時間
スイッチｆｆ）へ接続される。二次時間スイッチくηの
シーケンシャルな書込み及びランダムな読出しを制御す
るのは保持メモリ（４）であり、このメモリ（４には一
次時間スイッチ（至））で２ンダムに書込んだアドレス
に対応するアドレスが記憶されている。保持メモリ（４
によるシーケンシャルな書込み制御線二次時間スイッチ
（〕）へのシーケンシャルな書込みに対応する空間スイ
ッチ俤）のタイムスリット時間位置が後述する出側時分
割伝送路（８）への送出に対応するタイムスロット時間
位置より先行している場合には１７レーム以内遅らせら
れ、上記シーケンシャルな書込みに対応するタイムスロ
ット時間位置が上記送出に対応するタイムスロット時間
位置以後に来ている場合には上記遅れを生じさせないよ
うに構成されている。Primary time switch (3) is Janfuta Highway (6)
It is connected to the space switch book (via the space switch book). The space switch den) is connected to the secondary time switch ff) via Makaku and the Janfuta Highway (6). The holding memory (4) controls the sequential writing and random reading of the secondary time switch η, and this memory (4 has the primary time switch (to)) corresponds to the address randomly written. address is memorized. Retention memory (4
The time slit time position of the space switch 俤 corresponding to sequential writing to the sequential write control line secondary time switch ( ) is the time slot corresponding to sending to the output time division transmission line (8) described later. If it is ahead of the time position, it will be delayed by up to 17 frames, and if the time slot time position corresponding to the above sequential writing comes after the time slot time position corresponding to the above sending, the above delay will not occur. It is configured as follows.
二次時間スイッチ（７）は多重化装置（９）を紗て出側
時分割伝送路（出側ハイウェイ）（８）へ接続される。The secondary time switch (7) is connected to the outgoing time division transmission line (outgoing highway) (8) through the multiplexer (9).
この出側ハイウェイ（１１４入側ハイウェイ（１）と同
様、予め決められた数のタイムスロットから成る７レー
ムを伝送し、そのフレーム内のタイムスロットの各々は
入側ハイウェイ（１）を経て伝送されて来る７レーム内
のタイムスロットのデータを伝送する。This outgoing highway (114), like the incoming highway (1), transmits 7 frames consisting of a predetermined number of time slots, and each time slot in the frame is transmitted via the incoming highway (1). The data of the time slots within the next 7 frames are transmitted.
次に、第１図ディジタル伝送系における本発明の動作態
様を、第２図及び第３図を参照して、説明する。Next, the operation mode of the present invention in the digital transmission system shown in FIG. 1 will be explained with reference to FIGS. 2 and 3.
第２図に示すように、入側ハイウェイ（１）からタイム
スロット（ａ□）ｔ （４１，）、 （＠、）から
成るフレームが入力されると、第３図に示されるように
、制御が開始される（ステップ（Ｓｌ））。次いで、初
期設定（先ず、１−１として）が行なわれて（ステップ
（８，））、空間スイッチ（５）を介しての空タイムス
ロット（ハス）（４１）を捕捉する（ステップ（Ｓ、）
、４ｘ１でろるから、この場合４１である。このパスの
捕捉が首尾よく行なわれたか否かの判定がなされる（ス
テップ（８４））、この判定において、ＮＧと出ると、
１１の捕捉失敗となるが、この場合に捕捉ＯＫと出ると
、ステップ（Ｓ、）へ進む。ステップ（８，）において
、（＃１−ｔａ（）（ｔｂｉ−ｇｅｔ ））０なる判定
を行う。As shown in Fig. 2, when a frame consisting of time slots (a□)t (41,), (@,) is input from the incoming highway (1), the control is performed as shown in Fig. 3. is started (step (Sl)). Then, the initialization (first as 1-1) is performed (step (8,)) and the empty time slot (has) (41) via the space switch (5) is captured (step (S, )
, 4x1, so in this case it is 41. A determination is made as to whether or not this path has been successfully captured (step (84)). If the result of this determination is NG, then
11 is a capture failure, but if capture is OK in this case, the process proceeds to step (S,). In step (8,), a determination is made that (#1-ta()(tbi-get)) is 0.
但し、（ｔｏ（）は入側ハイウェイ（！）のタイムスロ
ツ） Ｃａｉ ）の時間位置、（１＆＜）は空間スイッ
チ（６）のタイムスロット（ｂ４）の時間位置、（ｇｃ
４）ａ出側ハイウェイ（２）のタイムスロツ） （ａｉ
）の時間位置である。第２図から判るように、−ｇｌ
（＄６１．＃ｇｌ （＄４１ であるからみ□の捕
捉地理を行う（ステップ（Ｓ６））、つｔｂ、タイムス
ロット（６□）がパス（ｂｌ）より先行しているから、
タイムス四ツ）（ａ□）のデータはパス（ｈ□）（斜線
部■以外から選ばれたパス）で−次時間スイッチ（２）
からシーケンシャルに読出される記憶位置に書込まれる
。そして−次時間スイッチ（３）からのシーケンシャル
な読出しはその７レー五内で行なわれて空１間スイッチ
（２）のパス（ｈｌ）を経ての二次時間スイッチけ）へ
のシーケンシャルな書込みが行なわれるが、パス（ｂｏ
）は、同一フレーム内の出側ハイウェイ俤）のタイムス
ロット（Ｃ□）より遅れているから、二次時間スイッチ
け）のランダムな読出しは次のフレームの、出側ハイウ
ェイ（２）のタイムスロット（Ｃ□）の時間位置で行な
われて出側ハイウェイ（２）へ送出される。このようＫ
、−次時間スイッチ（１）のランダムな書込み位置と二
次時間スイッチ（７）のランダムな読出し位置はパスの
捕捉に関して予め決められる記憶位置とされている。ス
テップ（Ｓ、）における判定はＮＯと１に夛、ステップ
（Ｓ、）で（＝２とされてステップ（Ｓ、）へ戻る。However, (to() is the time slot of the incoming highway (!)) Cai ), (1&<) is the time position of the time slot (b4) of the space switch (6), and (gc
4) Time slot of a exit highway (2)) (ai
) is the time position. As can be seen from Figure 2, -gl
($61.#gl ($41) Perform the acquisition geography of Karami □ (step (S6)), tb, since the time slot (6□) precedes the path (bl),
The data of Times 4) (a □) is passed through path (h □) (the path selected from the shaded area ■) - next time switch (2)
are written to storage locations that are sequentially read from. - Sequential reading from the next time switch (3) takes place within its 7-ray 5 and sequential writing to the secondary time switch (through the path (hl) of the empty 1 time switch (2)). is performed, but the pass (bo
) is later than the time slot (C□) of the outgoing highway (2) in the same frame, so the random readout of the secondary time switch (2) is in the outgoing highway (2) time slot of the next frame. It is carried out at the time position (C□) and sent to the exit highway (2). K like this
, - The random write position of the secondary time switch (1) and the random read position of the secondary time switch (7) are predetermined storage positions for path acquisition. The determination in step (S,) is NO and 1, and in step (S,) it is set as (=2) and the process returns to step (S,).
続いて、タイムスロット（Ｇ、）Ｋついての処理が行わ
れるが、このタイムスロッ） （ａ ｔ ）−と、タイ
ムスロット（パス、）（＆、）ト、タイムスロツ）（ａ
、）との関係が第２図例示の如き肩係にあるとすると、
タイムスロット（ａ、）Ｋ対する処塩条件線タイムスロ
ッ） （ａ 、）と全く同じで６る。従って、その説明
の繰返しはしないが、タイムスロット（６，）はこのタ
イムスロットが属するフレームに直続する７レームの、
出側ハイウェイａＩのタイムスロット（Ｃ１）に送出さ
れる。そして、ステップ（８，）の判定はＮＯとなり、
ステップ（Ｓ、）で（富３とされる。Next, processing for time slot (G,)K is performed, but this time slot) (a t )- and time slot (pass,) (&,) t, time slot) (a
, ) is in a shoulder position as illustrated in Figure 2,
The processing condition line for time slot (a,) K is exactly the same as time slot) (a,) and is 6. Therefore, although I will not repeat the explanation, time slot (6,) is a frame of 7 frames immediately following the frame to which this time slot belongs.
It is sent to the time slot (C1) of the outgoing highway aI. Then, the determination in step (8,) is NO,
In step (S,) (wealth is set to 3).
次に、タイムスロット（藝、）についての処理が行なわ
れ、ステップ（８ｓ）、（８４）の処理は上記と同様に
して通過するが、ステップ（８，）での判定はタイムス
ロツ） （ａ Ｓ ） ０属するフレームについて空間
スイッチ（２）の対応するタイムスロット（４，）がタ
イムスロット（Ｇ、）より先行しているから、ｔａｇ＞
”ｓま九出側ハイウェイ俤）のタイ本スロット（Ｃ８）
は空間スイッチ（６）の対応するタイムスロット（６、
）より遅れているからｔｅ、）ｔｈ、となり、従ってス
テップ（８，）０判定がＹ−１となって（４，）の捕捉
処理が行われる（ステップ（Ｓ６）、つまシ、タイムス
ロット（−１）のフンダームな書込みが一次時間スイッ
チ（２）に行なわれ、そのデータは一次時間スイッチ（
３）からのシーケンシャルな読出し時の空間スイッチ（
２）のタイムスロツ）（Ｊ、）において二次時間スイッ
チ（１）へ与えられ、そのシーケンシャルな書込み時の
対応するタ、イムス闘ツ）０時間位置において二次時間
スイッチｆｆ）Ｋ書込まれる。そして、二次時間スイッ
チｆｆ）のランダムな読出しが行なわれ、上記タイムス
ロット（＠ｓ ） Ｏデータは出側ハイウェイ四のタイ
ムスロット（ａ ３ ）Ｋ読出され、出側ハイウェイ（
８）Ｋ送出される。仁の送出におけるタイムスロット（
−８）も上述のタイムスロットｉ、）、（＃、）と同じ
７レームとなると共に、タイムスロット（６ｓ）はタイ
ムスロット（ｅｌ）、（６ｍ）に続いている。Next, processing is performed for the time slot (a S ) Since the corresponding time slot (4,) of the spatial switch (2) precedes the time slot (G,) for the frame to which 0 belongs, tag>
``sma9 exit side highway 俤'' tie book slot (C8)
is the corresponding time slot (6,
) since it is later than te, )th, therefore, the 0 judgment in step (8,) becomes Y-1 and the acquisition process of (4,) is performed (step (S6), time slot ( -1) is written to the primary time switch (2), and the data is transferred to the primary time switch (2).
3) Space switch during sequential readout from (
2) is applied to the secondary time switch (1) in the time slot (J,), and the corresponding data during its sequential writing is written to the secondary time switch (ff)K in the 0 time position. Then, random reading of the secondary time switch ff) is performed, and the time slot (@s) O data is read out in time slot (a 3 ) K of the exit highway 4, and the exit highway (
8) K is sent out. Time slot in sending out Jin (
-8) also has the same 7 frames as the above-mentioned time slots i, ) and (#,), and time slot (6s) follows time slots (el) and (6m).
ステップ（Ｓ、）の判定ｐ ｉ ＝ ３ ＝悴となりＹ
６と出るから、これで上述した７レームについてのパス
捕捉処理は終了する（ステップ（Ｓ９）。Judgment of step (S,) p i = 3 = Y
Since 6 is output, the path acquisition process for the 7 frames described above is now completed (step (S9)).
上述したような処理により、タイムスロットの時間順序
性が保存されるばかりでなく、フレームの位置関係も保
存される。これにより、スライド方式では必要であった
複雑な処理を必要とするスライド値決定処理勢を不要と
し、多量の処理量を必要とする多元交換システムの処理
量を削減してその効率的な交換処理を行なえるようにな
る。また、フレーム位置関係の保存により端末での同期
処理を簡易化し得、その負担も軽減出来る。Through the above-described processing, not only the time order of the time slots is preserved, but also the positional relationship of the frames. This eliminates the need for slide value determination processing, which requires complex processing, which was required with the slide method, and reduces the processing amount of multi-source exchange systems, which require a large amount of processing volume, resulting in efficient exchange processing. You will be able to do this. Furthermore, by saving the frame positional relationship, the synchronization process at the terminal can be simplified and its burden can be reduced.
第４図は上述の（ｔａｓ）、（ｔ’ｓ）、 （ｔｃ（）
間にｔｃｉ４＞ｔｕｔとなっており、しかもｇｅｔ
（ｔ６ｓ（ｔｃ４なる関係でパス捕捉条件を形成する場
合である。この場合には、−次時間スイッチ（田で１７
レーム遅れ、二次時間スイッチｄ）で更に１フレーム遅
れ、従って入側ハイウェイ（１） Ｋ入ったフレ゛−ム
は２フレーム遅れて出側ハイウェイ（８）へ送出される
。Figure 4 shows the above (tas), (t's), (tc()
In between, tci4>tut and get
(This is a case where the path capture condition is formed using the relationship t6s(tc4.) In this case, -next time switch (17
The secondary time switch d) further delays the frame by one frame, so that the frame entering the incoming highway (1) is sent out onto the outgoing highway (8) with a two frame delay.
また、第５図は上述０（ｔａｉ）、（＄６４）。Moreover, FIG. 5 shows the above-mentioned 0 (tai), ($64).
（ｔｃｓ）間にｔｔｓｉぐｔｃｉとなっておシ、しかも
ｔ ａ ｊ（ｔ ｂ ＜（ｔ ｅ ｉなる関係でパス捕
捉条件を形成する場合で−ある。この場合には、−次時
間スイッチＧ３）でも二次時間スイッチ（ηでも同一の
７レー五内で処理を行ないうるから、入側ハイウェイ（
１）に入ったフレームは同一フレーム内で出側ハイウェ
イ体）へ送出される。(tcs), ttsig tci, and the path acquisition condition is formed by the relationship t a j (t b < (t e i). In this case, -next time switch G3 ) or a secondary time switch (η) can perform processing within the same 7-ray 5, so the entry highway (
The frame entered in 1) is sent to the outgoing highway body) within the same frame.
上述した第２図、第４図、及びｊＩｓ図の処理を適宜に
組合わせるととＫより、パス選択範囲を拡張することが
出来る。By appropriately combining the processes in FIGS. 2, 4, and jIs diagrams described above, the path selection range can be expanded.
貨、（ａ４）、（１４）、（ｃｊ）のｉの数を制限する
因子はないから、イは任意０整数に選びうる。タイムス
ロットに入れられるディジタル値はその種類を問わない
。Since there is no factor that limits the number of i's in (a4), (14), and (cj), i can be chosen to be any zero integer. Any type of digital value may be entered into the time slot.
上記の説明から明らかなように、本発明によれげ、次の
ような効果が得られる。As is clear from the above description, the following effects can be obtained by the present invention.
■ 時間順序性ばかりでなく、７レームの位置関係も保
存される。■ Not only the temporal order but also the positional relationship of the seven frames is preserved.
■ 時間順序性の保存は２簡易な手段で得られ、効率的
な多元交換処理に寄与するところが大きい。■ Preservation of time ordering can be obtained by two simple means, and greatly contributes to efficient multiple exchange processing.
■ フレームの位置関係が保存されるから、漏末での同
期処理が簡易化される。■ Since the frame positional relationship is saved, synchronization processing at the end is simplified.
■ パス選択範囲を拡張しうる等でおる。■ You can expand the path selection range, etc.
第１図は本発明を実施するディジタル交換系を示す図、
第２図はｌフレーム遅れの形式で時間順序性及びフレー
ム位置関係を保存する場合のタイムスロットの流れを示
す図、第３図は第２図に示すタイムスロットの流れを制
御するだめのフローチャート、第４図及び第５図は第２
図とＩｌ！３１１の図でろって、それぞれ２フレーム遅
れが生ずる場合と遅れの生じない場合とを示す図である
。
図中、（１）は入側時分割伝送路、（３）は−次時間ス
イッチ、（５）は空間スイッチ、け）は二次時間スイッ
チ、（８）は出側時分割伝送路、（ｔｃ（）は入側時分
割伝送路のタイムスロット時間位置、（ｔｈｉ）は空間
スイッチのタイムスロット時間位置、（ｔｅａ）は出側
時分割伝送路のタイムスロット時間位置である。
特許出願人 富士通株式金社FIG. 1 is a diagram showing a digital exchange system implementing the present invention;
FIG. 2 is a diagram showing the flow of time slots when time order and frame positional relationships are preserved in the form of l-frame delay; FIG. 3 is a flowchart for controlling the flow of time slots shown in FIG. 2; Figures 4 and 5 are
Figure and Il! FIG. 311 is a diagram showing a case where a two-frame delay occurs and a case where no delay occurs, respectively. In the figure, (1) is the input time division transmission line, (3) is the - next time switch, (5) is the space switch, (ke) is the secondary time switch, (8) is the output time division transmission line, ( tc() is the time slot time position of the input time division transmission line, (thi) is the time slot time position of the space switch, and (tea) is the time slot time position of the output time division transmission line.Patent applicant: Fujitsu Kinsha Co., Ltd.
Claims (1)
チ及び二次時間スイッチを経ての出側時分割伝送路への
パスを捕捉する多元バス捕捉方式において、上記−次時
間スイッチからのシーケンシャルな読出しに対応する上
記空間スイッチのタイムスロット時間位置が上記入側時
分割伝送路のタイムスロット時間位置より先行するか又
は該タイムスロット時間位置以後に来るかに従って上記
入側時分割伝送路を経て伝送されて来る所定数のタイム
スリットから成るフレーム内のそのタイムスロットの、
上記−次時間スイッチでのランダムな書込み時刻を１フ
レ一ム以内だけ遅らせ又は遅らせず、且つ二次時間スイ
ッチへのシーケンシャルな書込みに対応する上記空間ス
イッチのタイムスロット時間位置が上記出側時分割伝送
路への送出に対応するタイムスロット時間位置より先行
するか又は該タイムスロット以後に来るかに従って上記
二次時間スイッチのランダムな読出し時刻を１フレ一ム
以内だけ遅らせ又は遅らせないようにしたことを特徴と
する多元パス捕捉方式。In a multiple bus acquisition method that captures a path from an incoming time-division transmission path to an outgoing time-division transmission path via a -next time switch, a spatial switch, and a secondary time switch, sequential Transmission via the input time division transmission line according to whether the time slot time position of the spatial switch corresponding to the readout precedes or follows the time slot time position of the input time division transmission line. of that timeslot in a frame consisting of a predetermined number of timeslots being
- delaying or not delaying the random write time in the next time switch by less than one frame, and the time slot time position of the spatial switch corresponding to sequential writes to the secondary time switch is in the outgoing time division; The random readout time of the secondary time switch is delayed or not delayed by one frame or less depending on whether the time slot precedes or comes after the time slot corresponding to transmission to the transmission path. A multi-path acquisition method featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13520781A JPS5838094A (en) | 1981-08-28 | 1981-08-28 | Multiple path acquisition system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13520781A JPS5838094A (en) | 1981-08-28 | 1981-08-28 | Multiple path acquisition system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5838094A true JPS5838094A (en) | 1983-03-05 |
Family
ID=15146350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13520781A Pending JPS5838094A (en) | 1981-08-28 | 1981-08-28 | Multiple path acquisition system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838094A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127898A (en) * | 1983-12-14 | 1985-07-08 | Nec Corp | Composite time division switch |
| US4788680A (en) * | 1986-02-28 | 1988-11-29 | Hitachi, Ltd. | Method of selecting time slot in time division switching network and apparatus therefor |
| US5995510A (en) * | 1986-09-16 | 1999-11-30 | Hitachi, Ltd. | Distributed type switching system |
| US6618372B1 (en) | 1986-09-16 | 2003-09-09 | Hitachi, Ltd. | Packet switching system having-having self-routing switches |
| US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434607A (en) * | 1977-08-22 | 1979-03-14 | Nec Corp | Multiple channel device |
-
1981
- 1981-08-28 JP JP13520781A patent/JPS5838094A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434607A (en) * | 1977-08-22 | 1979-03-14 | Nec Corp | Multiple channel device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60127898A (en) * | 1983-12-14 | 1985-07-08 | Nec Corp | Composite time division switch |
| US4788680A (en) * | 1986-02-28 | 1988-11-29 | Hitachi, Ltd. | Method of selecting time slot in time division switching network and apparatus therefor |
| US5995510A (en) * | 1986-09-16 | 1999-11-30 | Hitachi, Ltd. | Distributed type switching system |
| US6304570B1 (en) | 1986-09-16 | 2001-10-16 | Hitachi, Ltd. | Distributed type switching system |
| US6335934B1 (en) | 1986-09-16 | 2002-01-01 | Hitachi, Ltd. | Distributed type switching system |
| US6389025B2 (en) | 1986-09-16 | 2002-05-14 | Hitachi, Ltd. | Distributed type switching system |
| US6618372B1 (en) | 1986-09-16 | 2003-09-09 | Hitachi, Ltd. | Packet switching system having-having self-routing switches |
| US6639920B2 (en) | 1986-09-16 | 2003-10-28 | Hitachi, Ltd. | Distributed type switching system |
| US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0537573Y2 (en) | ||
| JP5300176B2 (en) | Low power memory hierarchy for high performance video processors | |
| US20070155354A1 (en) | Interference rejection in radio receiver | |
| JPS5838094A (en) | Multiple path acquisition system | |
| JPS62190994A (en) | Signal interpolating device for color difference line sequential video signal | |
| US20070121730A1 (en) | Memory transfer controller and method of transfer control of video line data and macroblock data | |
| JPS61170150A (en) | Slave station controller of reference station in time division multiple address system | |
| JPS62147822A (en) | Time division multiple access communication equipment | |
| JPH0548560A (en) | Data frame delay correcting system in pcm transmission line | |
| JPH0454796A (en) | Frame phase control method for time division switch and frame phase variable time division switch | |
| JP2001345737A (en) | Spread spectrum receiving device | |
| JP2581449B2 (en) | Instantaneous interruption switching method | |
| JPS6124852B2 (en) | ||
| JPH04271546A (en) | Contention control system for input queuing type packet processing unit | |
| JPS62194797A (en) | Multiple access time switch | |
| JPH01225261A (en) | Packet transmitting device | |
| JP2675154B2 (en) | Broadcast communication method | |
| JP3128445B2 (en) | Motion vector detection device | |
| JP4531723B2 (en) | Information access method in distributed server device, distributed server device, communication server module, and program | |
| JP2587455B2 (en) | Packet flow control method | |
| US7680193B2 (en) | Method for storing video signals with different read/write rates | |
| JPS58168351A (en) | Parallel transmission system | |
| JPH03162053A (en) | Transmission circuit in common use for 1st channel/2nd channel | |
| JP2595741B2 (en) | TDMA satellite communication network | |
| JP2871825B2 (en) | Channel switching circuit |