JPS5837940A - Lead frame for semiconductor integrated circuit device - Google Patents

Lead frame for semiconductor integrated circuit device

Info

Publication number
JPS5837940A
JPS5837940A JP13558781A JP13558781A JPS5837940A JP S5837940 A JPS5837940 A JP S5837940A JP 13558781 A JP13558781 A JP 13558781A JP 13558781 A JP13558781 A JP 13558781A JP S5837940 A JPS5837940 A JP S5837940A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
circuit device
semiconductor integrated
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13558781A
Other languages
Japanese (ja)
Inventor
Tatsuhiko Takeishi
武石 達彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13558781A priority Critical patent/JPS5837940A/en
Publication of JPS5837940A publication Critical patent/JPS5837940A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To eliminate the penetration of humidity, contaminated ions, etc. through a support, and the adhesion of noble metallic plating to mounting part and supporting part by a method wherein the mounting part is supported by combining with external loading leads by an insulator. CONSTITUTION:An insulator 6 that is adhered to a plastic envelope consists of a resin sheet or film leaf whose coefficient of thermal expansion and hygroscopic swelling are close to those of the envelope, and is adhered to mounting part 1 and external loading leads 4a-4n, as well as covering them. As a result, a microgap does not exist between plastics, the envelope, that grows along a support part, and metal comprising the support part, thus this extremely lessens the penetration of a harmful object. In addition, the mounting part is isolated electrically from the part with electric potential by plating, therefore the adhesion of noble metallic plating to the mounting part can be easily avoided.

Description

【発明の詳細な説明】 この発明は、プラスチック封止型の半導体集積回路装置
に用いるリードフレームの改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a lead frame used in a plastic-sealed semiconductor integrated circuit device.

従来の前記のような半導体集積回路装置に用いるリード
フレームを第1図に示す。第1図において、1は集積回
路チップを搭載する搭載部であり、この搭載部1は支持
部2によって枠体部3に連結されている。4aznは集
積回路チップから細金線により電極を導出する外部導出
リードで、これらの外部導出リード4a〜nは前記搭載
部lの近傍から放射状に延び、また外部導出リード43
〜nは中間部が左右連結部9a#9bによって相互に連
結され【、枠体部3に結合されている。そして、第1図
に示すリードフレームは、前記各部が金属板を所要パタ
ーンに加工して得られる。
FIG. 1 shows a conventional lead frame used in a semiconductor integrated circuit device as described above. In FIG. 1, reference numeral 1 denotes a mounting part on which an integrated circuit chip is mounted, and this mounting part 1 is connected to a frame part 3 by a support part 2. Reference numeral 4azn designates external lead-out leads for leading out electrodes from the integrated circuit chip using thin gold wires.
-n are interconnected at their intermediate portions by left and right connecting portions 9a and 9b and are coupled to the frame portion 3. In the lead frame shown in FIG. 1, each of the above-mentioned parts is obtained by processing a metal plate into a desired pattern.

第2図(a> 、 (bl 、 (clは、第1図に示
すリードフレームを有する半導体集積回路装置をプラス
チック封止して完成させた状態を示し、前記リードフレ
ームの搭載部が包囲容器をなすプラスチック包囲体10
から露出しない大きさにされている。
FIG. 2 (a>, (bl, (cl) shows a completed state in which the semiconductor integrated circuit device having the lead frame shown in FIG. Eggplant plastic enclosure 10
It is sized so that it is not exposed.

一般にプラスチックの熱膨張係数は金属の熱膨張係数よ
りも大きく、またプラスチックは吸湿によって膨張する
。そして、熱や吸湿による膨張により、前述のようなプ
ラスチック封止型の半導体集積回路装置では、プラスチ
ック包囲体のプラスチックと外部導出リードなどの金属
間に応力が発生するが、この応力がプラスチックと金属
間の接着力よりも大きい時には、プラスチックと金属と
の間に微小な間隙すなわちマイクロギャップが発生する
。このマイクロギャップの発生は、これを通して湿気、
汚染イオンなどの有害物を集積回路チップ部に誘導する
こととなり、半導体集積回路装置の特性劣化あるいはシ
ョート、オープンなどの致命的な故障を酵発する原因と
なる。
Generally, the coefficient of thermal expansion of plastic is larger than that of metal, and plastic expands due to moisture absorption. In the plastic-sealed semiconductor integrated circuit device described above, stress is generated between the plastic of the plastic enclosure and metal such as external leads due to expansion due to heat and moisture absorption. When the adhesive force is greater than the adhesive force between the plastic and the metal, a minute gap, that is, a micro gap, is generated between the plastic and the metal. The occurrence of this micro gap causes moisture to pass through it.
Harmful substances such as contaminant ions are induced into the integrated circuit chip portion, causing deterioration of the characteristics of the semiconductor integrated circuit device or causing fatal failures such as shorts and opens.

通常、集積回路チップから導出する細金線などのリード
線は20〜30tクロンの太さであり、また金やアルミ
ニウムのような軟質金属材料を使用するために、リード
線部のプラスチックと金属間のマイクロギャップは極小
であり、透湿、汚染イオンの侵入の危険は少ないが、前
記支持部2は集積回路チップを直接搭載する搭載部1と
連結し、またプラスチック包囲体を貫通して一端がプラ
スチック包囲体外に露出するものであるため、プラスチ
ック包囲体と前記支持部2間に発生したマイクロキャッ
プは前記支持部2に沿って集積回路チップ部まで、湿気
、汚染イオンなどの侵入を招き、半導体集積回路装置の
特性劣化、断線、ショートなどの故障を誘起する欠点を
もっていた。また、第1図に示すリードフレームにおい
て、5はリードフレーム中央部の金あるいは銀メツキ部
分5である。そして、外部導出リード4 a % nの
先端部は細金線などの結合部であるため、金あるいは銀
メッキを施すことが必要であるが、前記搭載部1および
前記支持部2は集積回路チップを接着剤などにより接着
を行なう場合、高価な金あるいは銀メッキを施す必要が
ない。しかし、搭載部1および支持部2は、支持部2に
よって搭載部1を枠体部3に結合させているため、外部
導出リード4a〜nと同電位となり、金、銀などの被着
を避けることができないという欠点があった。
Normally, lead wires such as thin gold wires derived from integrated circuit chips have a thickness of 20 to 30 tons, and since soft metal materials such as gold and aluminum are used, there is a gap between the plastic and metal of the lead wire portion. The microgap is extremely small, so there is little risk of moisture permeation or intrusion of contaminant ions. Since the microcaps are exposed outside the plastic enclosure, the microcaps generated between the plastic enclosure and the support part 2 invite moisture, contaminant ions, etc. to enter along the support part 2 to the integrated circuit chip part, and the semiconductor It has the drawback of inducing failures such as deterioration of characteristics of integrated circuit devices, disconnections, and short circuits. Further, in the lead frame shown in FIG. 1, reference numeral 5 denotes a gold or silver plated portion 5 at the center of the lead frame. Since the tips of the external lead-out leads 4 a % n are connecting parts of thin gold wires, it is necessary to plate them with gold or silver. When bonding with adhesive or the like, there is no need for expensive gold or silver plating. However, since the mounting part 1 and the support part 2 are connected to the frame part 3 by the support part 2, the potential is the same as that of the external lead-out leads 4a to 4n, thereby avoiding adhesion of gold, silver, etc. The drawback was that it could not be done.

この発明は、前述した従来のリードフレームの欠点であ
る、搭載部を枠体に支持する支持部を通しての湿気、汚
染イオンなどの侵入をなくすと共に、前記搭載部および
支持部への金、銀のような貴金属メッキの被着をなくす
ことができて、信頼性を向上させ得ると共に、製造原価
を低減させることができる半導体集積回路装置用リード
フレームを提供することを目的としている。そして、こ
の目的を達成するために、前述のような枠体部、搭載部
、外部導出リードおよび連結部を含む半導体装置用リー
ドフレームにおいて、前記搭載部を絶縁体によって前記
外部導出リードと結合して支持したものである。
This invention eliminates the intrusion of moisture, contaminant ions, etc. through the support part that supports the mounting part on the frame body, which is the drawback of the conventional lead frame mentioned above, and also eliminates the intrusion of gold and silver into the mounting part and the support part. It is an object of the present invention to provide a lead frame for a semiconductor integrated circuit device that can eliminate the deposition of noble metal plating, thereby improving reliability and reducing manufacturing costs. In order to achieve this object, in the lead frame for a semiconductor device including the frame portion, the mounting portion, the external leads, and the connecting portion as described above, the mounting portion is coupled to the external leads through an insulator. This is what I supported.

以下、この発明の実施例につき図面を参照して説明する
Embodiments of the invention will be described below with reference to the drawings.

第3図、第4図はこの発明の第1実施例を示す。第3図
、第4図において、6は搭載部1を外部導出リード4 
a % nの複数と結合する絶縁体である。絶縁体6は
、プラスチック包囲体と接着し、この包囲体を構成する
プラスチックと近似した熱膨張係数および吸湿膨張率を
もったポリイミド樹脂などの板またはフィルム箔からな
り、搭載部1と外部導出リード4 a % nの全部ま
たは一部にまたがって接着あるいは熱圧着により固定さ
れている。そして、この第1実施例では搭載部1を枠体
部3に支持する支持部が切断除去されている。なお、第
1実施例の前述した以外の構成は、第1図に示す従来の
ものと同様であるから、同構成の部分は第1図と同符号
を第3図につけて説明を省略する。
3 and 4 show a first embodiment of the invention. In FIGS. 3 and 4, reference numeral 6 indicates a lead 4 for connecting the mounting section 1 to the outside.
It is an insulator that combines with a plurality of a % n. The insulator 6 is made of a plate or film foil made of polyimide resin or the like, which adheres to the plastic enclosure and has a coefficient of thermal expansion and a coefficient of hygroscopic expansion similar to that of the plastic constituting the enclosure. 4 a % n is fixed by adhesive or thermocompression bonding over all or part of n. In this first embodiment, the support section that supports the mounting section 1 on the frame section 3 is cut and removed. The configuration of the first embodiment other than those described above is the same as the conventional one shown in FIG. 1, so the same components are given the same reference numerals in FIG. 3 as in FIG. 1, and the explanation thereof will be omitted.

また、前記絶縁体6を明瞭にするために、絶縁体6が露
出する部分は第3図、第5図(ロ)、(ハ)に斜線をつ
けて示した。
Further, in order to make the insulator 6 clear, the exposed portion of the insulator 6 is shown with diagonal lines in FIGS. 3 and 5 (b) and (c).

第3図、第4図に示すこの発明の第1実施例によるリー
ドフレームを製造するには、まず第5図(イ)に示すよ
うに、従来公知の方法で第1図と同様なリードフレーム
を製作し、第5図(ロ)に示すように、このリードフレ
ームの搭載部1および外部導出リード4 B −y n
の全部または一部の下面にまたがって前記絶縁体6を接
着または熱圧着し、第5図(ハ)に示すように支持部2
を切断、除去することにより容易に製造することができ
る。
In order to manufacture the lead frame according to the first embodiment of the present invention shown in FIGS. 3 and 4, first, as shown in FIG. 5 (A), a lead frame similar to that shown in FIG. As shown in FIG.
The insulator 6 is bonded or thermocompressed across all or part of the lower surface of the support part 2, as shown in FIG. 5(c).
It can be easily manufactured by cutting and removing.

また、第1実施例によるリードフレームは、形成後のメ
ッキ工程において、搭載部1がメッキ電位の部分と電気
的VC遮断されているために、搭載部に金、銀のような
貴金属がメッキ被着されるのを避けることが容易にでき
ろ。
Further, in the lead frame according to the first embodiment, in the plating process after formation, the mounting portion 1 is electrically isolated from the plating potential portion by VC, so that the mounting portion is plated with noble metals such as gold and silver. You can easily avoid getting caught.

以上説明したように、この発明の第1実施例のリードフ
レームは、従来のこの種リードフレーム形成後していた
搭載部を枠体部に支持するための支持部が存在しない。
As explained above, the lead frame of the first embodiment of the present invention does not have a support portion for supporting the mounting portion on the frame body portion, which is required in the conventional lead frame after formation of this type of lead frame.

従って、この第1実施例のリードフレームを用いて、第
2図(a)、(b)、(C)に示すようなプラスチック
°封止型の半導体集積回路装置を構成した場合に、前記
支持部に沿って発生するプラスチック包囲体のプラスチ
ックと前記支持部を構成する金属との間のマイクロギャ
ップが存在せず、湿気、汚染イオンなどの有害物の侵入
はごく少なくなり、集積回路装置の信頼性、品質を飛躍
的に向上させることができる。また、リードフレーム形
成後のメッキ工程において、前記搭載部がメッキ電位の
部分と電気的に遮断されており、搭載部へ貴金属がメッ
キ被着されるのを避けることが容易であるので、製造価
格の低減に寄与することができる利点がある。
Therefore, when a plastic-sealed semiconductor integrated circuit device as shown in FIGS. 2(a), (b), and (C) is constructed using the lead frame of this first embodiment, the support There are no micro-gaps between the plastic of the plastic envelope and the metal of the supporting part, which occurs along the parts, and the intrusion of harmful substances such as moisture and contaminant ions is minimized, improving the reliability of the integrated circuit device. performance and quality can be dramatically improved. In addition, in the plating process after forming the lead frame, the mounting section is electrically isolated from the plating potential section, making it easy to avoid precious metal plating on the mounting section, which reduces manufacturing costs. This has the advantage of contributing to the reduction of

第6図はこの発明の第2実施例を示す。この実施例は集
積回路チップを搭載するに当り、搭載部1を下側から加
熱する必要がある場合に好適するようにしたものである
。すなわち、第2実施例では、搭載部1から延長した幅
広、短長の支持部7の下面に第1実施例と同様の材料か
らなる絶縁体8を接着または熱圧着により固定したもの
であり、これらの絶縁体8は搭載部1の下側を避けて設
けである。なお、第2実施例の前述した以外の構成は、
第1実施例と同様であるから、同構成の部分は第3図と
同符号を第6図につけて説明を省略する。また、前記絶
縁体8を明瞭にするために、これらが露出する部分は第
6図に斜線つけて示した。
FIG. 6 shows a second embodiment of the invention. This embodiment is suitable when it is necessary to heat the mounting section 1 from below when mounting an integrated circuit chip. That is, in the second embodiment, an insulator 8 made of the same material as in the first embodiment is fixed to the lower surface of a wide and short support section 7 extending from the mounting section 1 by adhesive or thermocompression bonding. These insulators 8 are provided so as to avoid the lower side of the mounting section 1. Note that the configuration of the second embodiment other than the above-mentioned is as follows.
Since it is the same as the first embodiment, the same components are given the same reference numerals in FIG. 6 as in FIG. 3, and the explanation thereof will be omitted. Further, in order to make the insulator 8 clear, the exposed portion thereof is shown with diagonal lines in FIG.

以上説明したように、この発明の第2実施例のリードフ
レームは、第1実施例のものと同様にプラスチック包囲
体のプラスチックと支持部を構成する金属との間の界面
リークを排除できると共に、搭載部および支持部の貴金
属メッキの被着を避けることができる利点がある。
As explained above, the lead frame according to the second embodiment of the present invention can eliminate interfacial leakage between the plastic of the plastic enclosure and the metal constituting the support part, similarly to the first embodiment. There is an advantage that deposition of precious metal plating on the mounting portion and the support portion can be avoided.

前述したように、この発明による半導体集積回路装置用
リードフレームは、これを用いた集積回路装置の完成品
として優れた耐湿性品質を与えることができ、通常の集
積回路装置だけではなく、大規模集積回路装置にも適用
でき、信頼性などの品質の向上、製造価格の低減ができ
るという効果がある。
As mentioned above, the lead frame for a semiconductor integrated circuit device according to the present invention can provide excellent moisture resistance as a finished product of an integrated circuit device using the lead frame, and can be used not only for ordinary integrated circuit devices but also for large scale devices. It can also be applied to integrated circuit devices, and has the effect of improving quality such as reliability and reducing manufacturing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体集積回路装置用リードフレームの
平面図、第2図(a)、(b)および(C)はリードフ
レームを有する半導体集積回路装置の平面図、側面図お
よび正面図、第3図はこの発明の第1実施例による半導
体集積回路装置用リードフレームの平面説明図、第4図
は第3図のIV−IV線に沿う断面図、第5図(イ)、
(ロ)、(ハ)はこの発明の第1実施例による半導体集
積回路装置用リードフレームの製造法を工程順に示す平
面説明図、第6図はこの発明の第2実施例による半導体
集積回路装置用リードフレームの平面説明図である。 1・・・搭載部、2・・・支持部、3・・・枠体部、4
a〜n・・・外部導出リード、5・・・メッキ部、6,
8・・・絶縁体、7・・・幅広、短長の搭載部、9a 
、9b・・・連結部、10・・・プラスチック包囲体。 特許出願人 沖電気工業株式会社 第1図 (a)           (C) 第6図 3 手続補正書 昭和57年11月25日 特許庁長官着杉和夫 殿 1、事件の表示 昭和s6年畳 許 願第 185587  号2、ji
*o名称 半導体集積回路装置用リードフレー^とそのl1ll造
方法3、補正をする者 事件との関係   特  許  出願人(owe)沖電
ar、**式会社 4、代理人 明細書全文および図面の一部 &【補正の内容 明   細   書 1、 発明の名称 半導体集積回路装置用リードフレームとその製造方法 2、特許請求の範囲 用リードフレーム。 材の搭載部を絶縁体によって外部導出リードの複1 発
明の詳細な説明 この発明は、プラスチック封止型の半導体集積回路装置
に用いるリードフレームとその製造方法に関するもので
ある。 従来の半導体集積@wt装置に用いるリードフレームを
第1図に示す。第1図において、1は集積回路チップ全
搭載する搭載部であり、この搭載部1は支持部2によっ
て枠体部3に連結されている。 4a〜4nは集積回路チップから細金線などにより電極
を導出する外部導出リードで、これらの外部導出リード
4a〜4nは前記搭載部1の近傍から放射状に延び、ま
た外部導出リード4a〜4nは中間部が左右連結部9a
、9bによって相互に連結されて、枠体部3に結合され
ている。そして、第1図に示すリードフレームは、前記
谷部が所要パターンになるように一枚の金属板を加工し
て得られる。 そしてこのリードフレームの搭載部1に集積回路チップ
を配置搭載し、このチップと外部導出リード4a〜4n
とを純金線などで電気的に接続し、第1図に鎖線で囲ん
だ部分をプラスチック包囲体で封止し、その後その包囲
体から無出し九枠体部3や連結部9a、9bなどの不要
部分を切断する。 第2図(a) 、 (b) 、 (e)は、このように
して完成させ之半導体集積回路装wt全示し、前記リー
ドフレームの搭載部が包囲容器をなすプラスチック包囲
体10から露出しない大きさにさnている。 一般にプラスチックの熱膨張係数は金属の熱膨張係数よ
シも大きく、ま文プラスチックは吸湿によって膨張する
。そして、熱や吸湿による膨張により、前述のようなプ
ラスチック封止型の半導体集積回路装置では、プラスチ
ック包囲体のプラスチックと外部導出リードなどの金属
間に応力が発生するが、この応力がプラスチックと金属
間の接着力よりも大きい時には、プラスチックと金属と
の間に微小な間隙すなわちマイクロギャップが発生する
。このマイクロギャップの発生は、これを通して湿気、
汚染イオンなどの有害物を集積回路チップ部に誘導する
こととなり、゛半導体集積回路装置の特性劣化あるいは
ショート、オープンなどの致命的な故障全誘発するIb
r、 !’−1となる。 通常、集積回路チップから導出する純金線などのリード
線は20〜30ミクロンの太さでメジ、ま几金やアルミ
ニウムのような軟質金属材料を使用するために、リード
線部のグラスチックと金属間のマイクロギャップは極小
であり、透湿、汚染イオンの侵入の危険は少ないが、前
記支持ff152は集積回路チップ全直接搭載する搭載
部1と連結し、またプラスチック包囲体全貫通して一端
がプラスチック包囲体外に露出するものであるため、プ
ラスチック包囲体と前記支持部2間に発生したマイクロ
ギャップは前記支持!152に沿って集積回路テップ部
まで、湿気、汚染イオンなどの侵入全招き、半導体集積
回路装置の特性劣化、断線、ショートなどの故障を誘起
する欠点をもっていた。また。 第1図に示すリードフレームにおいて、5はリードフレ
ーム中央部の金るるいは銀メツキ部分でおる。そして、
外部導出リード4a〜4nの先端部は純金線などの結合
部であるため、金あるいは銀メッキ′ft施すことが必
要であるが、前記搭載部1および前記支持s2は集積回
路チップを接看剤などにより接着を行なう場合、高価な
金あるいは銀メッキを施す必要がない。しかし、搭載部
1および支持部2は、支持部2によって搭載部1を枠体
部3に結合させているため、外部導出リード4a〜4n
と同電位となり、金、銀などの被着を避けることができ
ないという欠点がろつ几。 この発明は、前述した従来のリードフレームの欠点でめ
る搭載部全枠体に支持する支持部全通しての湿気、汚染
イオンなどの侵入をなくすと共に。 前記搭載部および支持部への金、銀のような貴金属メッ
キの被着をなくすことができて、信頼性全向上させ得る
と共に、製造原価全低減させることができる半導体集積
回路装置用リ−)”7レームとその製造方法を提供する
ことを目的としている。 そして、この目的を達成するために、前述のような枠体
部、搭載部、外部導出リードおよび連結部を含む半導体
装置用リードフレームにおいて、前記搭載部を絶縁体に
よって前記外部導出リードと結合して支持したものであ
る。しかも、支持部全プラスチック封止以前に切断する
ようにしたものでめり、以下、この発明の実施例につき
図面全参照して説明する。 第3図、第4図はこの発明によるリードフレームの第1
実施例を示す平面図と断面図でるる。第3図、第4図に
おいて、6は搭載部1を外部導出リード4a〜4nの複
数と結合する絶縁体でおる。 絶縁体6は、プラスチック包囲体と接層し、この包囲体
を構成するプラスチックと近似し友熱膨張係数および吸
湿膨張率をもつ友ポリイミド樹脂などの板またはフィル
ム箔からなり、搭載s1と外部導出リード4a〜4nの
全部または一部にまたがって接着おるいは熱圧着により
固定されている。 そして、この第1の実施例で、ま搭載部11に枠体部3
に支持する支持部が切断除去されている。なお、第1実
施例の前述した以外の構成は、第1図に示す従来のもの
と同様であるから、同構成の部分は第1図と同符号を第
3図、第4図につけて説明を省略する。 また、前記絶縁体6金明瞭にする友めに、絶縁体6が露
出する部分は第3図、第5図(ロ)、(ハ)に斜線をつ
けて示した。 第3図、第4図に示すこの発明の第1の実施例によるリ
ードフレーム全製造するKは、まず第5図(イ)に示す
ように、従来公知の方法で第1図と四様なリードフレー
ム(ただし、ここではり−ド7レーム素材として扱われ
る)全製作し、第5図←)に示すように、このリードフ
レームの搭載部1および外部導出リード4a〜4nの全
部または一部の下面にま皮がって前記絶縁体6を接Nま
たは熱圧着し、第5図(ハ)に示すように支持部2を切
断、除去する。なお、この切断、除去は公知の方法によ
ジ容易に行うことが出来る。切断、除去後は従来と同じ
ようにグラスチック封止全行ない、その包囲体から蕗出
し友フレームの不要部分を除去する。 また、第1実施例によるリードフレームは、形成後のメ
ッキ工程において、搭載部1がメッキ電位の部分と電気
的に遮断されているために、搭載部に金、銀のような貴
金属がメッキ被層されるのを避けることが容易にできる
。 以上説明したように、この発明の第1の実施例のリード
フレームは、従来のこの種リードフレームに存在してい
た搭載部を枠体部に支持するための支持部が存在しない
。従って、この第1実施例のリードフレームを用いて、
第2図(a)、(b)、(c) K示すようなプラスチ
ック封止型の半導体集積回路装置を構成した場合に、前
記支持部に沿って発生するプラスチック包囲体のプラス
チックと前記支持部全構成する金属との間のマイクロギ
ャップが存在せず、湿気、汚染イオンなどの有害物の侵
入はごく少なくなり、集積回路装置の信頼性、品質を飛
躍的に向上させることができる。ま7t% リードフレ
ーム形成後のメッキ工程において、前記搭載部がメッキ
電位の部分と電気的に遮断さnておシ、搭載部へ貴金属
がメッキ被層されるのを避けることが容易でろるので、
製造価格の低減に寄与することができる利点がある。 第6図はこの発明の第2実施例?示す。この実施例は集
積回路チップ全搭載するに当シ、搭載部1を下側から加
熱する必要がある場合に好適するようにしたものでおる
。すなわち、第2実施V」では、搭載部1から延長した
幅広、短長の支持部7の下面に第1実施例と同様の材料
からなる絶縁体8を接層または熱圧着により固定し友も
ので8す、これらの絶縁体8は搭載s1の下側音道けて
設けである。なお、第2実施例の前述した以外の構成は
、第1実施例と同様でめるから、同構成の部分は第3図
と同符号を第6図につけて説明を省略する。また、前記
絶縁体8を明瞭にするために、これらが露出する部分は
第6図に斜線をつけて示した。 以上説明したように、この発明の第2実施例のリードフ
レームは、第1実施例のものと同様にグラスチック包囲
体のプラスチックと支持部全構成する金属との間の界面
リークを排除できると共に、搭載部および支持部の貴金
属メッキの被着を避けることができる利点がある。 第7図はこの発明の第3の実施例を示す。符号は第5図
と同じものを示す。第1の実施例では第5図(ハ)に示
すように前述の支持部すなわちチップ搭載部1と枠体部
(フレーム)3とを連結していた連結部を殆ど全部除去
するよう切断していたが、この第3の実施例では前記支
持部2の一部を切断、除去するものである。このように
支持部2の一部を切断、除去するだけでも第1の実施例
と同様の効果を得られる。すなわち、残された支持部2
がプラスチック包囲体から多少露出し、前述のようなマ
イクロギャップから有害物が侵入しても、前述の切眸1
部がプラスチックで埋ってしまい、その個所で有害物の
侵入が阻止されるので、有害物がチップに影智すること
はなくなる。メッキについても第1の実施例と同様の効
果を得ることは自明である。 前述したように、この発明では、集積回路装置の完成品
として優れた耐湿性品質を与えることかでき・通常の集
柘回路装置’iiたけではなく、大規模集積回路装置に
も適用でき、信頼性などの品質の向上、製造価格の低減
ができるという効果かある。 4、図面の簡単な説明 第1図は従来の半導体集積回路装置r′(用リードフレ
ームの平向図、第2図(a)、(b)および(c)はリ
ードフレームを有する半導体集積回路装置の平]14I
図、側面図および正面図、第3図はこの発明の第1の実
施例による半導体集積回路装置?ン用リードフレームの
平面説明図、第4図は第3図のy−+vgに沿う動面図
、第5図(イ)、(ロ)、(ハ)はこの発明の第1の実
地例による半導体集積回路装置用リードフレームの装造
法を工程1111.1に示す平面説明図、第6図はこの
発明の第2実施例による半導体集積回り慴装置4川リー
ドフレームの平面説明図、第7図はこの発明の第3の実
施例のリードフレームの平面説明図である。 1・・・搭載部、2・・・支持部、3・・・枠体部、4
a〜4n・・・外部導出リード、5・・・メッキ%、f
i、8・・・絶縁体、7・・支持部、9a+9b・・・
連結部、10・・・プラスチック包囲体。 特許出願人 沖市気工業株式会社
FIG. 1 is a plan view of a conventional lead frame for a semiconductor integrated circuit device, and FIGS. 2 (a), (b), and (C) are a plan view, side view, and front view of a semiconductor integrated circuit device having a lead frame. 3 is an explanatory plan view of a lead frame for a semiconductor integrated circuit device according to the first embodiment of the present invention, FIG. 4 is a sectional view taken along line IV-IV in FIG. 3, and FIG.
(B) and (C) are plan explanatory diagrams showing the manufacturing method of a lead frame for a semiconductor integrated circuit device according to the first embodiment of the present invention in order of steps, and FIG. 6 is a semiconductor integrated circuit device according to the second embodiment of the present invention. FIG. DESCRIPTION OF SYMBOLS 1... Mounting part, 2... Supporting part, 3... Frame body part, 4
a to n...External lead-out lead, 5...Plated part, 6,
8...Insulator, 7...Wide, short mounting part, 9a
, 9b...Connecting portion, 10...Plastic enclosure. Patent applicant: Oki Electric Industry Co., Ltd. Figure 1 (a) (C) Figure 6 3 Procedural amendment November 25, 1980 Kazuo Chikusugi, Commissioner of the Patent Office, 1, Indication of the case, 1982, 1982, 1983 185587 No. 2, ji
*Relationship between lead frame for semiconductor integrated circuit device ^ and its l1ll manufacturing method 3, case of amending party Patent Applicant (OWE) Oki Electric AR, **Formal company 4, full text of attorney's specification and drawings Part of & [Description of Contents of Amendment 1, Title of Invention Lead Frame for Semiconductor Integrated Circuit Device and Method for Manufacturing the Same 2, Claims Lead Frame. DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a lead frame used in a plastic-sealed semiconductor integrated circuit device and a method for manufacturing the lead frame. FIG. 1 shows a lead frame used in a conventional semiconductor integrated @wt device. In FIG. 1, reference numeral 1 denotes a mounting section on which all integrated circuit chips are mounted, and this mounting section 1 is connected to a frame section 3 by a support section 2. Reference numerals 4a to 4n are external lead-out leads for leading out electrodes from the integrated circuit chip using thin gold wires, etc. These external lead-out leads 4a to 4n extend radially from the vicinity of the mounting portion 1, and the external lead-out leads 4a to 4n are The middle part is the left and right connecting part 9a
, 9b, and are connected to the frame portion 3. The lead frame shown in FIG. 1 is obtained by processing a single metal plate so that the troughs form a desired pattern. Then, an integrated circuit chip is arranged and mounted on the mounting portion 1 of this lead frame, and this chip and external lead-out leads 4a to 4n are
The parts are electrically connected with pure gold wire, etc., and the part surrounded by chain lines in Fig. 1 is sealed with a plastic enclosure, and then the blank frame body part 3, connecting parts 9a, 9b, etc. are removed from the enclosure. Cut off unnecessary parts. FIGS. 2(a), (b), and (e) show the entire semiconductor integrated circuit device wt completed in this way, and are large enough so that the mounting portion of the lead frame is not exposed from the plastic enclosure 10 forming the enclosure container. It's in the middle of the day. Generally, the coefficient of thermal expansion of plastics is larger than that of metals, and plastics expand when they absorb moisture. In the plastic-sealed semiconductor integrated circuit device described above, stress is generated between the plastic of the plastic enclosure and metal such as external leads due to expansion due to heat and moisture absorption. When the adhesive force is greater than the adhesive force between the plastic and the metal, a minute gap, that is, a micro gap, is generated between the plastic and the metal. The occurrence of this micro gap causes moisture to pass through it.
Harmful substances such as contaminant ions are induced into the integrated circuit chip, causing deterioration of the characteristics of the semiconductor integrated circuit device or causing fatal failures such as shorts and opens.
r,! '-1. Normally, lead wires such as pure gold wires derived from integrated circuit chips have a thickness of 20 to 30 microns and are made of soft metal materials such as solid gold or aluminum. The micro gap between them is extremely small, so there is little risk of moisture permeation or intrusion of contaminant ions. Since the plastic enclosure is exposed outside the plastic enclosure, the micro gap generated between the plastic enclosure and the support part 2 is between the support part 2 and the plastic enclosure. This has the disadvantage that moisture, contaminant ions, and the like can enter along the line 152 up to the integrated circuit tip, leading to deterioration of the characteristics of the semiconductor integrated circuit device, and failures such as disconnections and short circuits. Also. In the lead frame shown in FIG. 1, numeral 5 is a gold plated or silver plated portion at the center of the lead frame. and,
Since the tips of the external lead-out leads 4a to 4n are bonded parts of pure gold wire, it is necessary to plate them with gold or silver. When bonding is carried out by methods such as bonding, there is no need for expensive gold or silver plating. However, since the mounting part 1 and the support part 2 are connected to the frame part 3 by the support part 2, the external lead-out leads 4a to 4n
The disadvantage is that it has the same potential as the metal and cannot avoid adhesion of gold, silver, etc. The present invention eliminates the intrusion of moisture, contaminant ions, etc. through the entire supporting part that supports the entire frame of the mounting part, which is caused by the drawbacks of the conventional lead frame mentioned above. A lead for a semiconductor integrated circuit device that can eliminate the deposition of precious metal plating such as gold or silver on the mounting portion and the support portion, thereby improving reliability and reducing manufacturing costs. The purpose of this invention is to provide a lead frame for a semiconductor device including a frame portion, a mounting portion, an external lead, and a connecting portion as described above. In this embodiment, the mounting portion is connected to and supported by the external lead through an insulator.Furthermore, the supporting portion is cut before being completely sealed with plastic. 3 and 4 show the first lead frame according to the present invention.
A plan view and a sectional view showing an embodiment are shown. In FIGS. 3 and 4, reference numeral 6 denotes an insulator that connects the mounting portion 1 to a plurality of external leads 4a to 4n. The insulator 6 is in contact with the plastic enclosure, is made of a plate or film foil made of polyimide resin, etc., and has a coefficient of thermal expansion and a coefficient of hygroscopic expansion similar to that of the plastic constituting the enclosure, and is connected to the mounting s1 and the external lead-out. All or part of the leads 4a to 4n are fixed by adhesive or thermocompression bonding. In this first embodiment, the frame portion 3 is mounted on the mounting portion 11.
The support part that supports it has been cut and removed. The configuration of the first embodiment other than those described above is the same as the conventional one shown in FIG. 1, so the same components will be described with the same reference numerals as in FIG. omitted. Further, for the sake of clarity, the exposed portions of the insulator 6 are shown with diagonal lines in FIGS. 3 and 5 (b) and (c). The entire lead frame K according to the first embodiment of the present invention shown in FIGS. 3 and 4 is first manufactured by a conventionally known method as shown in FIG. The entire lead frame (here treated as a frame material) is manufactured, and all or part of the mounting portion 1 and external leads 4a to 4n of this lead frame are manufactured as shown in Fig. 5←). The insulator 6 is bonded or thermocompressed to the lower surface of the support portion 2, and the support portion 2 is cut and removed as shown in FIG. 5(c). Note that this cutting and removal can be easily performed by a known method. After cutting and removal, complete plastic sealing is performed in the same manner as in the past, and unnecessary parts of the Fubhidashi-tomo frame are removed from the surrounding body. Further, in the lead frame according to the first embodiment, in the plating process after formation, the mounting portion 1 is electrically isolated from the part at the plating potential, so the mounting portion is plated with noble metals such as gold and silver. It is easy to avoid layering. As explained above, the lead frame of the first embodiment of the present invention does not have a support portion for supporting the mounting portion on the frame body portion, which was present in conventional lead frames of this type. Therefore, using the lead frame of this first embodiment,
When a plastic-sealed semiconductor integrated circuit device as shown in FIGS. 2(a), (b), and (c) K is constructed, the plastic of the plastic envelope generated along the supporting portion and the supporting portion There are no micro-gaps between all constituent metals, and the intrusion of harmful substances such as moisture and contaminant ions is minimized, making it possible to dramatically improve the reliability and quality of integrated circuit devices. 7t% In the plating process after forming the lead frame, the mounting part is electrically isolated from the part at the plating potential, and it is easy to prevent the precious metal from being plated onto the mounting part. ,
This has the advantage of contributing to a reduction in manufacturing costs. Is Fig. 6 a second embodiment of this invention? show. This embodiment is suitable for the case where it is necessary to heat the mounting section 1 from below when all integrated circuit chips are mounted. That is, in "Second Embodiment V", an insulator 8 made of the same material as in the first embodiment is fixed to the lower surface of the wide and short support part 7 extending from the mounting part 1 by contacting or thermocompression bonding. These insulators 8 are provided at the lower sound path of the mounting s1. Note that the configuration of the second embodiment other than those described above is the same as that of the first embodiment, so the same components are given the same reference numerals in FIG. 6 as in FIG. 3, and a description thereof will be omitted. Further, in order to make the insulator 8 clear, the exposed portion thereof is shown with diagonal lines in FIG. As explained above, the lead frame of the second embodiment of the present invention, like the first embodiment, can eliminate interfacial leakage between the plastic of the plastic enclosure and the metal constituting the entire support part. , there is an advantage that deposition of precious metal plating on the mounting portion and the support portion can be avoided. FIG. 7 shows a third embodiment of the invention. The symbols indicate the same things as in FIG. In the first embodiment, as shown in FIG. 5(C), almost all of the above-mentioned supporting part, that is, the connecting part connecting the chip mounting part 1 and the frame part (frame) 3 are removed. However, in this third embodiment, a portion of the support portion 2 is cut and removed. By simply cutting and removing a portion of the support portion 2 in this manner, the same effect as in the first embodiment can be obtained. That is, the remaining support part 2
Even if some harmful substances are exposed from the plastic enclosure and harmful substances enter through the micro-gaps mentioned above, the above-mentioned point 1
The chip is filled with plastic, which prevents harmful substances from entering the chip. It is obvious that the same effects as in the first embodiment can be obtained with respect to plating. As mentioned above, the present invention can provide excellent moisture resistance as a finished integrated circuit device, can be applied not only to ordinary integrated circuit devices, but also to large-scale integrated circuit devices, and is highly reliable. This has the effect of improving quality such as performance and reducing manufacturing costs. 4. Brief description of the drawings Fig. 1 is a plan view of a lead frame for a conventional semiconductor integrated circuit device r' (Fig. 2 (a), (b), and (c) is a semiconductor integrated circuit having a lead frame). Equipment flat] 14I
The figure, side view, front view, and FIG. 3 are the semiconductor integrated circuit device according to the first embodiment of the present invention? FIG. 4 is a plan view of the lead frame for the engine, FIG. 4 is a moving plane view along y-+vg in FIG. 3, and FIGS. 5 (a), (b), and (c) are according to the first practical example of this invention FIG. 6 is an explanatory plan view showing the method of manufacturing a lead frame for a semiconductor integrated circuit device in step 1111.1. FIG. The figure is an explanatory plan view of a lead frame according to a third embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Mounting part, 2... Supporting part, 3... Frame body part, 4
a~4n...External lead-out lead, 5...Plating %, f
i, 8...Insulator, 7...Support part, 9a+9b...
Connecting portion, 10... plastic enclosure. Patent applicant Okiichi Ki Kogyo Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 金属板を所要パターンに加工して得た枠体部と、集積回
路チップを搭載する搭載部と、この搭載部の近傍から放
射状に延びる複数の外部導出リードと、これらの外部導
出リードの中間部分に位置し複数の外部導出リード相互
を接続する連結部とを含み、前記複数の外部導出リード
は前記連結部により前記枠体部に結合され、前記搭載部
は絶縁体によって前記外部導出リードの複数と結合して
支持され、また前記搭載部は半導体集積回路装置の包囲
容器をなすプラスチック包囲体から露出しない大きさに
構成されたことを特徴とする半導体集積回路装置用リー
ドフレーム。
A frame body obtained by processing a metal plate into a required pattern, a mounting part on which an integrated circuit chip is mounted, a plurality of external leads extending radially from the vicinity of this mounting part, and an intermediate part of these external leads. a connecting part located at the top and connecting a plurality of external leads to each other, the plurality of external leads are coupled to the frame part by the connecting part, and the mounting part connects the plurality of external leads by an insulator. What is claimed is: 1. A lead frame for a semiconductor integrated circuit device, characterized in that the mounting portion is configured to have a size such that it is not exposed from a plastic enclosure constituting an enclosure for the semiconductor integrated circuit device.
JP13558781A 1981-08-31 1981-08-31 Lead frame for semiconductor integrated circuit device Pending JPS5837940A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13558781A JPS5837940A (en) 1981-08-31 1981-08-31 Lead frame for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13558781A JPS5837940A (en) 1981-08-31 1981-08-31 Lead frame for semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPS5837940A true JPS5837940A (en) 1983-03-05

Family

ID=15155304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13558781A Pending JPS5837940A (en) 1981-08-31 1981-08-31 Lead frame for semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS5837940A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359902B2 (en) 2011-10-19 2019-07-23 Oracle International Corporation Task flow interface in a popup region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10359902B2 (en) 2011-10-19 2019-07-23 Oracle International Corporation Task flow interface in a popup region

Similar Documents

Publication Publication Date Title
JPH0242753A (en) Corrosion-resistant lead frame
JP2002261228A (en) Lead frame
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
JP6149072B2 (en) Semiconductor device and manufacturing method thereof
JPS632358A (en) Lead frame and plating of the same
JP6414669B2 (en) Lead frame and manufacturing method thereof
JP2006165411A (en) Semiconductor device and manufacturing method thereof
JPS5837940A (en) Lead frame for semiconductor integrated circuit device
JP2001077265A (en) Manufacture of resin sealed semiconductor device
JPH10256460A (en) Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device
JP4570797B2 (en) Manufacturing method of semiconductor device
KR100275611B1 (en) Semiconductor device with an improved taping lead frame structure and method of fabricating the same
JP2001077266A (en) Manufacture of resin sealed semiconductor device
JPH01244653A (en) Semiconductor device
JPS62287657A (en) Semiconductor device
CN108364873B (en) Method for manufacturing lead frame and lead frame
JPS58161349A (en) Semiconductor device and manufacture thereof
JPS63104457A (en) Lead frame
JPS61218150A (en) Semiconductor device, lead frame used therefor and manufacture thereof
JP2001077130A (en) Manufacture of resin sealed semiconductor device
JPS62213270A (en) Lead frame for semiconductor device
JPH11204577A (en) Manufacture of semiconductor device
JPS6057219B2 (en) semiconductor equipment
JP2005108471A (en) Contact mechanism device and method for manufacturing it
KR100268925B1 (en) Lead frame and semiconductor package with such lead frame