JPS5837550B2 - lamp ten metsouchi - Google Patents
lamp ten metsouchiInfo
- Publication number
- JPS5837550B2 JPS5837550B2 JP14757675A JP14757675A JPS5837550B2 JP S5837550 B2 JPS5837550 B2 JP S5837550B2 JP 14757675 A JP14757675 A JP 14757675A JP 14757675 A JP14757675 A JP 14757675A JP S5837550 B2 JPS5837550 B2 JP S5837550B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- blinking
- output
- lamp
- blinks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は無接点構造によりゴミなどによる接触不良を防
止するとともに耐久性を向上させ、かつ点滅数の設定自
由度が大きいランプ点滅装置を提供しようとするもので
ある。DETAILED DESCRIPTION OF THE INVENTION It is an object of the present invention to provide a lamp blinking device which uses a non-contact structure to prevent poor contact due to dust etc., improves durability, and has a large degree of freedom in setting the number of blinks.
従来のランプ点滅装置においては、点滅制御がロータリ
ースイッチで構成されており、接点の耐久性およびゴミ
などによる接触不良の問題が数多く発生するとともに、
点滅数がロータリースイッチで定まり限定されるという
欠点を有していた。In conventional lamp flashing devices, the flashing control consists of a rotary switch, which causes many problems with the durability of the contacts and poor contact due to dust, etc.
It had the disadvantage that the number of blinks was determined by a rotary switch and was limited.
本発明は上記従来例の不具合点である耐久性、接触不良
を改善し、点滅数の設定自由度が大きいm点n滅のラン
プ点滅装置を提供するものである。The present invention provides an mn blinking lamp blinking device which improves the durability and poor contact which are the disadvantages of the above-mentioned conventional example, and which has a large degree of freedom in setting the number of blinks.
以下、本発明の一実施例について第1図とともに説明す
る。An embodiment of the present invention will be described below with reference to FIG.
まず、第1図において1は後述のシフトレジスタ2のク
ロックパルスを供給するパルス発生回路、2は(m+n
)ビットのシリアルインプット、パラレルアウトプット
のシフトレジスタ、3は電源投入時に上記シフトレジス
タ2をリセットするリセット回路、4は上記シフトレジ
スタ2のmビット目の出力と(m+n)ビット目の反転
出力とのNAND出力を該シフトレジスタ2の入力とし
てなるNANDゲート、5はインバーター、6は増幅機
能をもつトランジスタなどの既知の手段より構成された
ランプ駆動回路、7は(m+n)個の点滅用ランプであ
る。First, in FIG. 1, 1 is a pulse generation circuit that supplies clock pulses for a shift register 2, which will be described later, and 2 is (m+n
) bit serial input and parallel output shift register; 3 is a reset circuit that resets the shift register 2 when the power is turned on; 4 is the m-th output and (m+n)-th inverted output of the shift register 2; 5 is an inverter, 6 is a lamp drive circuit composed of known means such as a transistor with an amplification function, and 7 is (m+n) blinking lamps. be.
ここで、m≧nである。つぎに、その動作について第1
図および第2図にもとづいて説明する。Here, m≧n. Next, let's talk about the operation in the first part.
The explanation will be given based on the figure and FIG.
まず、電源を投入するとリセット回路3によりシフトレ
ジスタ2の出力Q,〜Qm + nは、第2図のCL=
0に示すように全て//0 となる。First, when the power is turned on, the output Q, ~Qm + n of the shift register 2 is changed by the reset circuit 3 to CL= in FIG.
As shown in 0, all are //0.
ついで、パルス発生回路1より供給されるクロツクパル
スにより順次第2図に示すように、シフトレジスタ2の
出力Q1〜Qm+nは変化していく。Then, as shown in FIG. 2, the outputs Q1 to Qm+n of the shift register 2 are successively changed by the clock pulses supplied from the pulse generating circuit 1.
ここで、シフトレジスタ2の出力Qm−//1 ,Qm
+n=//o が読み込まれるので、点滅用ランプ7は
クロツクパルスm番目から正常なm点n滅の繰り返し動
作を行う。Here, the output Qm-//1 of shift register 2, Qm
Since +n=//o is read, the blinking lamp 7 performs a normal repeating operation of blinking mn from the mth clock pulse.
第3図は5点2滅の具体例を示しており、クロツクパル
ス5番目から正常な5点2滅の繰り返し動作となってい
る。FIG. 3 shows a specific example of 5 points, 2 blinks, and the normal 5 points, 2 blinks repeats from the 5th clock pulse.
また、上述したようにm<nの点滅装置は動作上構成で
きない。Further, as described above, a blinking device where m<n cannot be configured in terms of operation.
以上のように本発明は構或されているものであり、つぎ
のような効果を有する。The present invention is constructed as described above, and has the following effects.
i)無接点構成であるためゴミなどによる接触不良が少
なく、また耐久性も高い。i) Since it has a non-contact configuration, there are fewer contact failures due to dust etc., and it is also highly durable.
11)点滅数設定が自由に選べ、汎用性がある。11) The number of blinks can be set freely, making it versatile.
山)シフトレジスタおよびブロック素子に集積回路を使
用することにより小型化できる。M) Size can be reduced by using integrated circuits for shift registers and block elements.
第1図は本発明に係るランプ点滅装置の一実施例を示す
電気的ブロック図、第2図は同装置のクロツクパルスと
シフトレジスタの出力との関係により示す動作真理値表
図、第3図は同装置の5点2滅の場合における動作真理
値表図である。
1・・・・・・パルス発生回路、2・・・・・・シフト
レジスタ、3・・・・・・リセット回路、7・・・・・
・点滅用ランプ。FIG. 1 is an electrical block diagram showing an embodiment of the lamp flashing device according to the present invention, FIG. 2 is an operational truth table showing the relationship between the clock pulse of the device and the output of the shift register, and FIG. It is an operation truth table diagram in the case of 5 dots and 2 blinks of the same device. 1... Pulse generation circuit, 2... Shift register, 3... Reset circuit, 7...
・Flashing lamp.
Claims (1)
インプット、パラレルアウトプットのシフトレジスタと
、電源投入時に該シフトレジスタをリセットするリセッ
ト回路と、上記シフトレジスタにクロツクパルスを供給
するパルス発生回路と、該シフトレジスタの出力レベル
により(m+n)個の点滅用ランプを点滅する手段とを
有し、上記シフトレジスタのmビット目の出力と(m+
n)ビット目の反転出力とのNAND出力を該シフトレ
ジスタの入力としたことを特徴とするランプ点滅装置。1 (m+n) bit (m≧n) serial input/parallel output shift register, a reset circuit that resets the shift register when power is turned on, and a pulse generation circuit that supplies clock pulses to the shift register; means for blinking (m+n) blinking lamps depending on the output level of the shift register, and means for blinking (m+n) blinking lamps according to the output level of the shift register;
A lamp blinking device characterized in that a NAND output with an inverted output of the n-th bit is input to the shift register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14757675A JPS5837550B2 (en) | 1975-12-10 | 1975-12-10 | lamp ten metsouchi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14757675A JPS5837550B2 (en) | 1975-12-10 | 1975-12-10 | lamp ten metsouchi |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5271880A JPS5271880A (en) | 1977-06-15 |
JPS5837550B2 true JPS5837550B2 (en) | 1983-08-17 |
Family
ID=15433472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14757675A Expired JPS5837550B2 (en) | 1975-12-10 | 1975-12-10 | lamp ten metsouchi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5837550B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429039A (en) * | 1990-02-26 | 1992-01-31 | Leco Corp | Output control circuit for inductive coupling plasma atomic spectroscopic analysis |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5949589A (en) * | 1982-09-14 | 1984-03-22 | 松下電工株式会社 | Blinker |
-
1975
- 1975-12-10 JP JP14757675A patent/JPS5837550B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429039A (en) * | 1990-02-26 | 1992-01-31 | Leco Corp | Output control circuit for inductive coupling plasma atomic spectroscopic analysis |
Also Published As
Publication number | Publication date |
---|---|
JPS5271880A (en) | 1977-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4357658A (en) | System for the asynchronous transporting of data between active functional units | |
JPS5321542A (en) | Error data memory circuit | |
JPS5837550B2 (en) | lamp ten metsouchi | |
JPS60153219A (en) | Generating circuit of pulse width modulating signal | |
JPS5920196B2 (en) | bidirectional shift register | |
JPS5837551B2 (en) | lamp ten metsouchi | |
JPS5266367A (en) | Semiconductor logic circuit | |
JP2003255025A (en) | Semiconductor integrated circuit | |
JPS5820979Y2 (en) | key input circuit | |
SU416891A1 (en) | ||
JPS5360622A (en) | Tone voltage memory circuit | |
SU645248A1 (en) | Counting flip-flop | |
SU1026289A1 (en) | Reversive multivibrator | |
SU1347082A1 (en) | Signature analyzer | |
JPS5211831A (en) | Memory control unit | |
SU653747A2 (en) | Binary counter | |
SU572901A1 (en) | Flip-flop with complementing input | |
JPS5823473A (en) | Multiple-purpose integrated circuit | |
JPS53128228A (en) | Keyboard control device | |
SU1264163A1 (en) | Modulo 3 adder | |
JPS5821018Y2 (en) | Flasher code generator | |
SU652618A1 (en) | Memory cell for shift register | |
SU572776A1 (en) | Probability-type switching system | |
JPS5252536A (en) | Memory signal detection amplifing equipment | |
JPS609286B2 (en) | Timing signal generation circuit |