JPS5837134Y2 - ミュ−ティング回路 - Google Patents

ミュ−ティング回路

Info

Publication number
JPS5837134Y2
JPS5837134Y2 JP1978024388U JP2438878U JPS5837134Y2 JP S5837134 Y2 JPS5837134 Y2 JP S5837134Y2 JP 1978024388 U JP1978024388 U JP 1978024388U JP 2438878 U JP2438878 U JP 2438878U JP S5837134 Y2 JPS5837134 Y2 JP S5837134Y2
Authority
JP
Japan
Prior art keywords
circuit
tuner
transistor
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978024388U
Other languages
English (en)
Other versions
JPS54129250U (ja
Inventor
尚 菅沼
Original Assignee
パイオニア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社 filed Critical パイオニア株式会社
Priority to JP1978024388U priority Critical patent/JPS5837134Y2/ja
Publication of JPS54129250U publication Critical patent/JPS54129250U/ja
Application granted granted Critical
Publication of JPS5837134Y2 publication Critical patent/JPS5837134Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 本考案は、音響機器に用いられるミューティング回路に
関する。
ミューティング回路は、音響機器における電源投入時或
いはバンド切換え時等に発生するいわゆるポツプ音を防
止するために音響出力部への信号供給を一時的に停止す
るための回路である。
第1図において、かかるミューティング回路の従来例を
示す。
図はAM及びFMチューナ1a、1bに供給される電源
を切り換えずに、切換スイッチS1によりバンド選択を
行なう場合に用いられた回路例である。
この回路には、時定数の大なる充放電回路2a、2bが
設けられている。
従って、スイッチS1を切り換えることにより該時定数
で定まる時間だけ遅らせてダイオードD1若しくはD2
を導通、非導通させてチューナla、lbからの信号を
切り換えるためにポツプ音が除去される。
しかし乍ら、かかルミューテイング回路は、可変容量ダ
イオード(バリキャップ)を用いたチューナにおいてバ
リキャップにかける電源を切り換える場合或いは電源断
の時等に発生するポツプ音を除去できないという欠点が
あった。
本考案の目的は、上記した欠点を解決したミューティン
グ回路を提供することである。
以下本考案を添付図面を参照して詳細に説明する。
第2図は、本考案によるミューティング回路の一実施例
の回路図である。
図において、電源電圧EoはスイッチS2及びダイオー
ドD3を通してチユーナ1のコンデンサC1を介して接
地された電源入力端子に供給される。
チューナ1は、電源電圧Eoが供給されることによりコ
ンテ゛ンサC2を通してNPN形トランジスタQ1及び
抵抗R1,R2,R3からなるインピーダンスマツチン
グのためのバッファ3に音声信号を供給する。
また、電源電圧E。はスイッチS2を経た後PNP形ト
ランジスタQ2及び抵抗R4,R5からなる電源電圧検
出回路4の入力にも印加される。
この電源電圧検出回路4の出力は、NPN形トランジス
タQ3.抵抗R6,R7及びコンデンサC3からなる充
放電回路5に供給される。
ここで、電源電圧検出回路4のトランジスタQ2は、ス
イッチS2の閉成時オフ状態となり、開放時オン状態と
なる。
従って、トランジスタQ2がオフ状態の時トランジスタ
Q3がオフとなり、コンテ゛ンサC3は抵抗R7とコン
テ゛ンサC3で定まる時定数でバッファ3のトランジス
タQ1を通して充電され、またトランジスタQ2がオン
状態の時はトランジスタQ3がオンとなりコンテ゛ンサ
C3はトランジスタQ3のコレクターエミッタ回路を通
して短時間で放電される。
6は、電界効果トランジスタQ4及び抵抗R8からなる
スイッチング回路であり、充放電回路5の出力が所定電
圧以上となった時にオン状態となりバッファ3の出力す
なわちチューナ1からの音声信号をコンテ゛ンサC4を
通して負荷R+−に供給する。
コンテ゛ンサC3の充電をバッファ3を通して行なうこ
とによって電界効果トランジスタQ4のゲート電極の電
位がソース電極の電位に関連して変動し、コンデンサC
3のチャージアップ時は同電位となるため充放電回路5
による電界効果トランジスタQ4のオン・オフ制御が確
実に行われる。
かかる構成のミューティング回路において、電源スィッ
チS2をオン(閉成)するとスイッチング回路6の入力
電圧は充放電回路5のR7・C3なる時定数で上昇する
ここで、時定数R7・C3をスイッチS2の閉成時に発
生するポツプ音の継続時間より大に設定することにより
、トランジスタQ4はポツプ音を遮断し入力端子が所定
のレベルに達した後チューナ1からの音声信号を出力す
る。
また、スイッチS2をオフ(開放)するとトランジスタ
Q3がオンとなりコンテ゛ンサC3は放電する。
コンテ゛ンサC3の放電時間をコンデンサC1の放電時
間よりも十分に短かく設定することにより、スイッチン
グ回路6のトランジスタQ4は直ちにチューナ1からの
音声信号と共にスイッチS2の開放時に発生するポツプ
音をも遮断するのである。
第3図は、本考案による他の実施例の回路図であり、第
2図と同等部分は同一符号でもって示されている。
この回路は、AMチューナ1a若しくはFMチューナ1
bの選択可能な装置に用いられたものであり、バンド切
換用スイツS1及び電源電圧検出回路4a以外の構成は
第2図に示された実施例と同様である。
図において、スイッチS1の可動接点S laには電源
電圧E。
が供給されており、固定接点S lbはダイオードD4
及びD5を介してAMチューナ1a及びトランジスタQ
2のベースに、また固定接点S1cはダイオードD6及
びD7を介してFMチューナ1b及びトランジスタQ2
のベースにそれぞれ接続されている。
また、電源電圧検出回路4aの接続点がトランジスタQ
2のエミッタに接続されたダイオードD8と抵抗R9の
直列回路は、トランジスタQ2を完全にオフとするため
にトランジスタQ2のベースに接続されたダイオードD
5若しくはD7による電圧降下分を補償するためのもの
である。
かかる構成のミューティング回路において、スイッチS
1の可動接点Slaは例えば固定接点SlbすなわちA
Mチューナ1a側に接続されているものとする。
従って、トランジスタQ2.Q3がオフ状態にありコン
テ゛ンサC3が充電されているために、トランジスタQ
4はオン状態となってAMチューナ1aからの音声信号
を負荷R+−に供給する。
次にスイッチS1を切り換える場合、可動接点Slaが
固定接点Sobを離れると直ちにトランジスタQ2.Q
3がオン状態となりコンデンサC3は放電する。
ここで、コンデンサC3の放電時間は、前述の如く、A
Mチューナ1aの電源入力端子と接地間に接続されたコ
ンテ゛ンサC1の放電時間よりも十分に短かく設定され
ている。
従って、スイッチング回路6のトランジスタQ4は直ち
にAMチューナ1aからの音声信号と共にスイッチS1
の開放時に発生するポツプ音をも遮断する。
また、可動接点S laが固定接点SICすなわちFM
チューナ1b側に接続されるとトランジスタQ2.Q3
か゛オフ状態となり、コンテ゛ンサC3はR7・C3な
る時定数で充電される。
この時定数を前述の如くスイッチS1の閉成時に発生す
るポツプ音の継続時間より大に設定することにより、ト
ランジスタQ4はポツプ音を遮断し入力電圧が所定のレ
ベルに達した後FMチューナ1bからの音声信号を出力
する。
更に、スイッチS1をFMチューナ1b側からAMチュ
ーナ1a側に切り換える場合にも上述した動作と同様の
動作をしてスイッチS1の開放、閉成時に発生するポツ
プ音を遮断するのである。
以上説明した如く、本考案によるミューティング回路に
よれば、スイッチの開放若しくは閉成時に発生するポツ
プ音を容易に防止し得る。
【図面の簡単な説明】
第1図はミューティング回路に従来例を示す回路図、第
2図は本考案によるミューティング回路の一実施例を示
す回路図、第3図は本考案による他の実施例の回路図で
ある。 主要部分の符号の説明 1.1 a 、1 b・・・・・・チューナ、4,4
a・・・・・・電源電圧検出回路、5・・・・・・充放
電回路、6・・・・・・スイッチング回路、S、、、S
2・・・・・・スイッチ。

Claims (4)

    【実用新案登録請求の範囲】
  1. (1)チューナに供給される直流電源電圧の断を検出し
    てオン状態となるトランジスタを備えた電源電圧検出回
    路と、前記トランジスタのオフ時に充電を行ないかつオ
    ン時に放電を行なう充放電回路と、前記チューナの出力
    信号ラインに挿入されたバッファと、前記充放電回路の
    所定の出力レベルでオン状態となって前記バッファを経
    た前記チューナからの音声信号を出力する電界効果トラ
    ンジスタを備えたスイッチング回路とを含み、前記バッ
    ファを通して前記充放電回路の充電を行なうようにした
    ことを特徴とするミューティング回路。
  2. (2)前記充放電回路は、直列に接続された抵抗及びコ
    ンテ゛ンサと、前記電源電圧検出回路の出力発生時に前
    記コンデンサをバイパスするトランジスタ回路とからな
    ることを特徴とする実用新案登録請求の範囲第1項記載
    のミューティング回路。
  3. (3)前記電源電圧検出回路は、前記チューナに電源電
    圧を供給するスイッチと前記チューナとの間にその入力
    端が接続されたことを特徴とする実用新案登録請求の範
    囲第1項記載のミューティング回路。
  4. (4)前記チューナは複数個からなり、前記電源電圧検
    出回路は、前記複数のチューナに選択的に電源電圧を供
    給するスイッチと前記複数のチューナとの間に各々アノ
    ード側が接続された複数のダイオードをその入力端に有
    することを特徴とする実用新案登録請求の範囲第1項記
    載のミューティング回路。
JP1978024388U 1978-02-27 1978-02-27 ミュ−ティング回路 Expired JPS5837134Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978024388U JPS5837134Y2 (ja) 1978-02-27 1978-02-27 ミュ−ティング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978024388U JPS5837134Y2 (ja) 1978-02-27 1978-02-27 ミュ−ティング回路

Publications (2)

Publication Number Publication Date
JPS54129250U JPS54129250U (ja) 1979-09-08
JPS5837134Y2 true JPS5837134Y2 (ja) 1983-08-22

Family

ID=28862769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978024388U Expired JPS5837134Y2 (ja) 1978-02-27 1978-02-27 ミュ−ティング回路

Country Status (1)

Country Link
JP (1) JPS5837134Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527507B2 (ja) * 1972-06-30 1977-03-02
JPS5239373U (ja) * 1975-09-09 1977-03-19

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5853778Y2 (ja) * 1975-07-04 1983-12-07 パイオニア株式会社 ミユ−テイングカイロ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527507B2 (ja) * 1972-06-30 1977-03-02
JPS5239373U (ja) * 1975-09-09 1977-03-19

Also Published As

Publication number Publication date
JPS54129250U (ja) 1979-09-08

Similar Documents

Publication Publication Date Title
US4673889A (en) Apparatus and method for muting an output signal in a switching amplifier
US4359649A (en) Monolithically integrable squarewave pulse generator
US4970620A (en) FET bridge protection circuit
CA1149027A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
US3559072A (en) Electronic shut-off timers
US3870905A (en) Switching circuit
JPS5837134Y2 (ja) ミュ−ティング回路
US4882504A (en) Interrupter arrangement for high-frequency signals
JPS6339162B2 (ja)
JPS5821907A (ja) 電力増幅器の保護回路
US4147986A (en) AM-FM receiver
JPS6042496Y2 (ja) シヨツクノイズ防止回路
JPS6025152Y2 (ja) ミュ−ティング回路
JPS5834807Y2 (ja) 雑音軽減回路
JPS6010117Y2 (ja) Aft制御回路
KR880000038Y1 (ko) 녹음, 재생 기능을 가진 장치에서의 뮤팅회로
JPS6122345Y2 (ja)
KR920005100Y1 (ko) 음향 기기의 뮤팅 회로
KR910006567Y1 (ko) 프리앰프를 이용한 뮤트회로
KR900010906Y1 (ko) 전원"온-오프"시 노이즈 제거회로
KR890005822Y1 (ko) 음향기기용 스위칭 잡음 제거장치
KR930004592Y1 (ko) 기능 절환시 오디오 뮤트 회로
KR920004062Y1 (ko) 뮤트회로
KR890006639Y1 (ko) 음향기기의 뮤팅 회로
KR890007289Y1 (ko) 전원 절환시의 볼륨 리세트 회로