JPS5835915A - 半導体素子基板の識別方法 - Google Patents
半導体素子基板の識別方法Info
- Publication number
- JPS5835915A JPS5835915A JP56135093A JP13509381A JPS5835915A JP S5835915 A JPS5835915 A JP S5835915A JP 56135093 A JP56135093 A JP 56135093A JP 13509381 A JP13509381 A JP 13509381A JP S5835915 A JPS5835915 A JP S5835915A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- marks
- discrimination
- irradiated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子基板の識別方法ｌこ関し、特ｊ（１
８１や超ＬＳＩ等の半導体素子の製造過程１こおける露
光処理を行う際ｉこ使用して最適な半導体素子基板の識
別方法に関する。
８１や超ＬＳＩ等の半導体素子の製造過程１こおける露
光処理を行う際ｉこ使用して最適な半導体素子基板の識
別方法に関する。
例えばシリコンウニへ等の半導体素子基板上１こ電子ビ
ームを直接照射して露光し、１８工や超Ｔ、ＢＩ等の素
子を製造する場合、最初に該ウェーに所定の図形を露光
した後、該ウェハを露光装置から取出して現像やエツチ
ング処理を施し、再び鱈ウェーを露光装置内に挿入し他
の図形を露光するようｌこした所謂多層露光を行わねば
ならな一〇ここで多数のウェー・を露光する場合、個々
のウニＩ・に露光すべ一図形は必ずしも同一ではなく、
従って多層露光を行うに際しては、予めウェハを載置−
Ｊ−ルカセットに識別記号を付しておき、該識別記号を
読み取ってカセット上のウニ＾−こりいての情報を得−
該情報を露享装置を制御するコンピュータＩζ入力し、
各ウェハ毎に所望図形を多層露光するよ後再びカセット
にセットするとき前と同じカセットを使用しなければな
らないという大きな制約があり、面倒であると共に著し
く時間を費しへ又七ット電スの可能性もあり製造された
Ｌ８工や超ＬＳＩのコストアップ１ζつながる。
ームを直接照射して露光し、１８工や超Ｔ、ＢＩ等の素
子を製造する場合、最初に該ウェーに所定の図形を露光
した後、該ウェハを露光装置から取出して現像やエツチ
ング処理を施し、再び鱈ウェーを露光装置内に挿入し他
の図形を露光するようｌこした所謂多層露光を行わねば
ならな一〇ここで多数のウェー・を露光する場合、個々
のウニＩ・に露光すべ一図形は必ずしも同一ではなく、
従って多層露光を行うに際しては、予めウェハを載置−
Ｊ−ルカセットに識別記号を付しておき、該識別記号を
読み取ってカセット上のウニ＾−こりいての情報を得−
該情報を露享装置を制御するコンピュータＩζ入力し、
各ウェハ毎に所望図形を多層露光するよ後再びカセット
にセットするとき前と同じカセットを使用しなければな
らないという大きな制約があり、面倒であると共に著し
く時間を費しへ又七ット電スの可能性もあり製造された
Ｌ８工や超ＬＳＩのコストアップ１ζつながる。
本発明は上述した点−こ鑑皐てなさｎたもので、半導体
素子基板に識別ｉ−りを付し、該基板ｇこ光を照射して
該ｉ−り部から乱反射された光を検出し、該基板の識別
を行うようにし、更−こ＃識別ｉ−りを該基板Ｉ【照射
される光の径に比し十分Ｉ【微細な多数の凸部及びもし
くは凹部によって形成するようｌｃＬ％簡単−こ基板の
識別を行い得る方法を提供する。
素子基板に識別ｉ−りを付し、該基板ｇこ光を照射して
該ｉ−り部から乱反射された光を検出し、該基板の識別
を行うようにし、更−こ＃識別ｉ−りを該基板Ｉ【照射
される光の径に比し十分Ｉ【微細な多数の凸部及びもし
くは凹部によって形成するようｌｃＬ％簡単−こ基板の
識別を行い得る方法を提供する。
以下本発明の１実ｍｆＩＩを添付図面ｌζ基づき詳述す
る。
る。
第１図感ζお−で１はシリコンウェハの如き半導体素子
基板であり、該基板１１ζは識別１−り２ａ、２ｂ、２
ｃが付されている。該各ｉ−り２ａ。
基板であり、該基板１１ζは識別１−り２ａ、２ｂ、２
ｃが付されている。該各ｉ−り２ａ。
２ｂ、２ａは第２図ＩＣその断面を示す如（例えば１０
μｍの間隔で形成された幅が５μｍの１００本の溝３よ
り成っており、この溝の集合１こより、幅が約１．５ｍ
ｍ、長すカ３１ｎｍｆ）ｖ−？２ａ 、 ２ ｂ 、
’ｌ ｃが形成される。該溝６は例えば基板１の最初の
露光とその後のエツチング工程とによって形成される。
μｍの間隔で形成された幅が５μｍの１００本の溝３よ
り成っており、この溝の集合１こより、幅が約１．５ｍ
ｍ、長すカ３１ｎｍｆ）ｖ−？２ａ 、 ２ ｂ 、
’ｌ ｃが形成される。該溝６は例えば基板１の最初の
露光とその後のエツチング工程とによって形成される。
＃マークが形成された後、次の露光処理が行われる前段
階（こおいて該基板上ｄζ任意の光源４か径の光が基板
１上ｉζ照射される。該先の入射角は例えばθ□−ζ設
定され、又７オトダイオードの如き検出器５への射出角
はθ２（０１キθ２）Ｉこ設定されの光スポット８はＩ
ａ１図の点線で示す如く、各マーク２ａ、２ｂ、２ｃを
横切って移動させられる。
階（こおいて該基板上ｄζ任意の光源４か径の光が基板
１上ｉζ照射される。該先の入射角は例えばθ□−ζ設
定され、又７オトダイオードの如き検出器５への射出角
はθ２（０１キθ２）Ｉこ設定されの光スポット８はＩ
ａ１図の点線で示す如く、各マーク２ａ、２ｂ、２ｃを
横切って移動させられる。
ここでシリコンウェハ等の基板表面は未加工であれば１
ｉｉ１面となってお艶、マークのない部分５こ光が照射
されると、入射角０□と等しい射出角で光が反射され、
検出器に光は入射しない。該光スポットが多数の溝より
成るマーり部≦と入射すると、該マーク部にかいて光は
乱反射され、該乱反射された光の一部が検出器５に入射
する。この結果基板上での光の走査により、例えば第３
図（ａｌ Ｉこ示す如き信号が検出器５から得られる。
ｉｉ１面となってお艶、マークのない部分５こ光が照射
されると、入射角０□と等しい射出角で光が反射され、
検出器に光は入射しない。該光スポットが多数の溝より
成るマーり部≦と入射すると、該マーク部にかいて光は
乱反射され、該乱反射された光の一部が検出器５に入射
する。この結果基板上での光の走査により、例えば第３
図（ａｌ Ｉこ示す如き信号が検出器５から得られる。
該信号は第２図（ｂ）に示すコード情報（１１０１０）
として露光装置を制御するコンビュー夕に供給される。
として露光装置を制御するコンビュー夕に供給される。
１ｉｌｙンピユータ１ζおいては該コード情報に応じて
どのような図形を露光すべきかが記憶されており、識別
マークが検出された基板は露光装置の露光室内で所望図
形の露光が行われる。尚この実施例では各ｉ−りをエツ
チングによる多数の溝（凹部）によって形成したが、選
択的な蒸着Ｉζよる多数の凸部１とよって形成しても良
い。
どのような図形を露光すべきかが記憶されており、識別
マークが検出された基板は露光装置の露光室内で所望図
形の露光が行われる。尚この実施例では各ｉ−りをエツ
チングによる多数の溝（凹部）によって形成したが、選
択的な蒸着Ｉζよる多数の凸部１とよって形成しても良
い。
以上本発明を詳述したが、本発明は半導体素子基板に識
別マークを付し、該基板４こ光を照射して該基板から反
射した光を検出するよう１こしており。
別マークを付し、該基板４こ光を照射して該基板から反
射した光を検出するよう１こしており。
簡単に短時間にミスを伴うこと無く基板の識別を行い得
るものである。又微細な凸部及びもしくは凹部の集合暴
【よって識別マークを形成して−るため、マーク部分で
乱反射される光の量は多く、マーク部とそれ以外の基板
表面Ｉ【おける光の反射の状態は著しく相異し、従って
マークの検出をより正確蘂こ行い得る。尚本発明は上述
した実施例に限定されることな（幾多の変形が可能であ
る。例えば凹部、凸部の形状は線状でなく、矩形０円形
等他の形状であっても良いし、又凹部、凸部は規則正し
く配列する必要はない。実感こ識別マークとしてコード
化したｉ−りを使用したが、微細な凹部又は凸部によっ
て文字、数字を形成してマークとし、該マーク部１こ光
を照射し、その反射光により、文字、数字をイメージ認
識するような検出手段を設けるよう−こしても良い。更
１こ又、本発明をシリコンウェー以外ｎＧａＡ３．ガー
ネット等の他）半導体素子基板の識別にも適用し得る。
るものである。又微細な凸部及びもしくは凹部の集合暴
【よって識別マークを形成して−るため、マーク部分で
乱反射される光の量は多く、マーク部とそれ以外の基板
表面Ｉ【おける光の反射の状態は著しく相異し、従って
マークの検出をより正確蘂こ行い得る。尚本発明は上述
した実施例に限定されることな（幾多の変形が可能であ
る。例えば凹部、凸部の形状は線状でなく、矩形０円形
等他の形状であっても良いし、又凹部、凸部は規則正し
く配列する必要はない。実感こ識別マークとしてコード
化したｉ−りを使用したが、微細な凹部又は凸部によっ
て文字、数字を形成してマークとし、該マーク部１こ光
を照射し、その反射光により、文字、数字をイメージ認
識するような検出手段を設けるよう−こしても良い。更
１こ又、本発明をシリコンウェー以外ｎＧａＡ３．ガー
ネット等の他）半導体素子基板の識別にも適用し得る。
又第１図−ζおける光スポット８の走査のため、光源、
検出器等を移動させたが該光源等を固定とし、基板を移
動させるようにしても良−０更に、光源、検出器、基板
を固定し、該光源からの光を回転する反射＃ｌｌζよっ
て１向し、光スポットＢの走査を行うよう扇こしても良
−０この場合該光スポット８の走査に伴い基板への光の
入射角が変化するが、該入射角の変化によってもマーク
部以外の鏡面となって−る基板表面６ζよって反射され
た光が直接検出器に入射しないよう１こ該検出器を配置
することが肝要である。更に本発明の他の態様として、
鏡面となってちる基板で反射した光が直接検出器６【入
射するように光源と検出器とを配置し、光が１−り部に
お−で乱反射された際の検出信号の減少ｉこより該１−
りを検出するよう−こしても良い。
検出器等を移動させたが該光源等を固定とし、基板を移
動させるようにしても良−０更に、光源、検出器、基板
を固定し、該光源からの光を回転する反射＃ｌｌζよっ
て１向し、光スポットＢの走査を行うよう扇こしても良
−０この場合該光スポット８の走査に伴い基板への光の
入射角が変化するが、該入射角の変化によってもマーク
部以外の鏡面となって−る基板表面６ζよって反射され
た光が直接検出器に入射しないよう１こ該検出器を配置
することが肝要である。更に本発明の他の態様として、
鏡面となってちる基板で反射した光が直接検出器６【入
射するように光源と検出器とを配置し、光が１−り部に
お−で乱反射された際の検出信号の減少ｉこより該１−
りを検出するよう−こしても良い。
第１図は識別マークが付されたシリコンウェハを示す図
、第２図はマーク部の詳細及び基板と光源、検出器との
関係を示す図、第３図は検出器の出力信号と該信号のコ
ードを示す図である。 １：半導体素子基板、１１．２ｂ、２０：ｉ＊別マーク
、３：溝、４：光源、５：検出器、６：レンズ。 特許出願人 日本電子株式会社 代表者加勢忠雄
、第２図はマーク部の詳細及び基板と光源、検出器との
関係を示す図、第３図は検出器の出力信号と該信号のコ
ードを示す図である。 １：半導体素子基板、１１．２ｂ、２０：ｉ＊別マーク
、３：溝、４：光源、５：検出器、６：レンズ。 特許出願人 日本電子株式会社 代表者加勢忠雄
Claims (1)
- 【特許請求の範囲】 半導体素子基板ｉこ識別マークを付し、該マークが付さ
れた基板表面部分に光を照射し、該基板から反射された
光を検出すること１こよって該基板の識別を行うよう番
こした方法であって、該識別マークを該基板Ｉ【照射さ
れる光の径に比し十分−こ微細な多数の凸部及びもしく
は凹部Ｉ仁よって形成したことを特徴とする半導体素子
基板の識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135093A JPS5835915A (ja) | 1981-08-28 | 1981-08-28 | 半導体素子基板の識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135093A JPS5835915A (ja) | 1981-08-28 | 1981-08-28 | 半導体素子基板の識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835915A true JPS5835915A (ja) | 1983-03-02 |
Family
ID=15143665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135093A Pending JPS5835915A (ja) | 1981-08-28 | 1981-08-28 | 半導体素子基板の識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835915A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6092606A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| JPS60173825A (ja) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 識別符号付き半導体基板 |
| JPH0265220A (ja) * | 1988-08-31 | 1990-03-05 | Nec Kyushu Ltd | 半導体基板のマーク認識装置 |
-
1981
- 1981-08-28 JP JP56135093A patent/JPS5835915A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6092606A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| JPS60173825A (ja) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 識別符号付き半導体基板 |
| JPH0265220A (ja) * | 1988-08-31 | 1990-03-05 | Nec Kyushu Ltd | 半導体基板のマーク認識装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4585931A (en) | Method for automatically identifying semiconductor wafers | |
| US4377028A (en) | Method for registering a mask pattern in a photo-etching apparatus for semiconductor devices | |
| US20050271954A1 (en) | Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method | |
| GB1574511A (en) | Method and apparatus for automatically inspecting and correcting masks | |
| JPH0196920A (ja) | ウエーハの識別方法 | |
| US7336352B2 (en) | Position detection apparatus | |
| US6445450B1 (en) | Code reading device and method with light passing through the code twice, an exposure apparatus and a device manufacturing method using the code reading | |
| US4702606A (en) | Position detecting system | |
| JP2008139251A (ja) | イオン注入パターン検出方法 | |
| US4774158A (en) | Method of determining an exposure dose of a photosensitive lacquer layer | |
| JPS5835915A (ja) | 半導体素子基板の識別方法 | |
| JPH09129690A (ja) | 半導体素子の工程欠陥検査方法 | |
| US7038207B2 (en) | Critical dimension measurement by diffration | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| KR970003688B1 (ko) | 노광기에서의 웨이퍼 예비정렬 방법 | |
| KR100583950B1 (ko) | 결함인식기준을 설정하기 위한 기준패턴을 갖는 기준마스크, 그 제조 방법, 그것을 사용하여 결함인식기준을 설정하는 방법 및 그것을 사용하여 결함을 검사하는 방법 | |
| JP2968106B2 (ja) | バイアホール検査装置 | |
| JPS60173825A (ja) | 識別符号付き半導体基板 | |
| JPS6352766B2 (ja) | ||
| JPH02198128A (ja) | 半導体ウェハのｉｄ情報記録／読み取り方式 | |
| JPH07219209A (ja) | フォトマスク | |
| KR920008035B1 (ko) | 반도체 장비의 촛점심도 점검 레티클 구조 | |
| JPH0685410B2 (ja) | ウエハの位置合せ方法 | |
| JP2550671B2 (ja) | 半導体装置の製造方法とバーコードリーダ | |
| JPS60246645A (ja) | 半導体ウエハチツプの位置合わせ方法 |