JPS5835680A - Pattern input device - Google Patents

Pattern input device

Info

Publication number
JPS5835680A
JPS5835680A JP56133575A JP13357581A JPS5835680A JP S5835680 A JPS5835680 A JP S5835680A JP 56133575 A JP56133575 A JP 56133575A JP 13357581 A JP13357581 A JP 13357581A JP S5835680 A JPS5835680 A JP S5835680A
Authority
JP
Japan
Prior art keywords
memory
coordinate
pen
coordinate value
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56133575A
Other languages
Japanese (ja)
Inventor
Takazo Nagamori
長森 享三
Tsutomu Ishikawa
勉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56133575A priority Critical patent/JPS5835680A/en
Publication of JPS5835680A publication Critical patent/JPS5835680A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form

Abstract

PURPOSE:To input many distributed coordinate points with one operation of a pen or the like to prevent the lowering of the quality of an input pattern, by reading out contents of a deviation memory successively when a coordinate value is inputted from the pen or the like and calculating a coordinate value of the sum or the difference between the coordinate value and the deviation value. CONSTITUTION:A position on a tablet 105 is indicated by a pen 107 or the like, and a coordinate value corresponding to a deviation value for the coordinate value corresponding to the position of the pen 107 or the like is stored in a deviation value memory 116 by opening a memory gate 117. When the coordinate value is inputted from the pen 107 or the like, contents of the memory 116 are read out successively to X and Y adders 124 and 125 and a discriminating circuit 133. A coordinate value of the sum or the difference between coordinate values from X and Y registers 114 and 115 and the deviation value from the memory 116 is calculated in adders 124 and 125, and the calculated coordinate value is applied to a picture memory 130 together with the discrimination result of the circuit 133, and they are stored while preventing the lowering of the quality of the input pattern.

Description

【発明の詳細な説明】 本発明は図形入力装置、特にタブレットに入力した図形
を画像メモリに格納する図形入力装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a graphic input device, and particularly to a graphic input device that stores graphics input to a tablet in an image memory.

従来この種の図形入力装置においては1画像メモリがタ
ブレット上で入力される位置に対応しており、1回のタ
ブレット上でのペン操作で描かれた図形が1つしか格納
されないのが一般的である。
Conventionally, in this type of figure input device, one image memory corresponds to the input position on the tablet, and generally only one figure drawn by one pen operation on the tablet is stored. It is.

入力じたい図形の種類としては数々あり、その内同−あ
るいは相以の図形を入力することは頻繁に生じる。この
ような図形を従来の方式で入力しようと丁nば、ペン等
によりタブレットに所要の回数だけ図形を描き、そのつ
ど入力しなければならなかった。従ってこのような方法
で図形を入力すルコとId、 =77 ヒJL−夕等を
使って処理を速めたとしても効率的な入力方法とはいえ
ない7また同一あるいは相以の図形を入力するの一ベン
轡を操作する人間が常に正確に描くとは考えられず、入
力された図形の品質を著しく低下させてしまうという欠
点を有している。
There are many types of figures that can be input, and it is frequently the case that the same or similar figures are input. In order to input such a figure using the conventional method, it is necessary to draw the figure on the tablet as many times as necessary with a pen or the like and input the figure each time. Therefore, even if you speed up the processing by inputting figures using this method, such as Luco and Id, =77, it is not an efficient input method.7Also, inputting the same or similar figures It is difficult to imagine that the person operating the drawing will always draw accurately, and it has the disadvantage that the quality of the input figure will be significantly degraded.

本発明の目的#′i、これらの欠点を除去するためにな
されたもので、タブレット上に描いた図形を偏差値メモ
リと加算器とにょ多分散する図形として画像メモ17 
K格納する図形入力装置を提供することKある。
The purpose of the present invention #'i is to eliminate these drawbacks, and it is an image memo 17 that uses a figure drawn on a tablet as a figure that is multi-distributed between a deviation value memory and an adder.
It is an object of the present invention to provide a graphic input device that stores data.

本発明によれば、タブレットと、ペン等ト、上記ペン等
から得られる座標値との偏差値に和尚する座標値を複数
個格納する偏差値メモリと、上記ペン等から座標値が入
力される時上記偏差値メモリの内容を遂次読出し、上記
座標値と偏差値との和又は差の座標値を算出する加算器
と、上記加算器により構成された座標情報を格納する画
像メモリと’rR備し、上記ペン等により遂次分散する
図形を入力することにより上記目的を達成することがで
きる。
According to the present invention, a tablet, a pen, etc., a deviation value memory storing a plurality of coordinate values that correspond to the deviation value between the coordinate values obtained from the pen, etc., and a coordinate value input from the pen, etc. an adder that sequentially reads the contents of the deviation value memory and calculates the coordinate value of the sum or difference between the coordinate value and the deviation value; an image memory that stores the coordinate information configured by the adder; The above object can be achieved by inputting figures that are sequentially dispersed using the pen or the like.

構造、作用、動作および効果を詳しく説明する。Explain in detail the structure, function, operation, and effects.

第1図は1本発明の一実施例を示すブロック図、第2図
は画像メモリ内に格納された分散図形を示す図である。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing distributed graphics stored in an image memory.

本発明の主旨は一般のタブレットにも適用できるが、こ
こでは同一発明者による特願昭 52−34629号明
細書(特開昭53−120338号公報)記載のタブレ
ットにより説明する。
Although the gist of the present invention can be applied to general tablets, the tablet described in Japanese Patent Application No. 52-34629 (Japanese Unexamined Patent Application Publication No. 53-120338) by the same inventor will be explained here.

第1図において、 基準のクロックづルス101がXY分周回路1021C
入力されると分周されてX走査パルス103 とYセン
スパルス104が出力される。X走査パルス103はタ
ブレッ) 105のx駆動回路106に入力され、タブ
レット105をX方向に走査する。たとえばタプレッ)
 105のXIItl−256本、Y41を256本と
すると%X方向の走存は256本のX@を嘔次左から右
に移動して行きXの一走査を終る毎にYセンスパルス1
04を出し%Y@tR次上から下に切換えて行く0以上
の256X256回の切換え操作を繰り返すことに二り
、タブ゛レノzos、hの入力面全域を走査すること1
cなる。
In FIG. 1, the reference clock signal 101 is the XY frequency divider circuit 1021C.
When input, the frequency is divided and an X scan pulse 103 and a Y sense pulse 104 are output. The X scanning pulse 103 is input to the x drive circuit 106 of the tablet 105 and scans the tablet 105 in the X direction. For example, tapelet)
If 105's XIItl-256 lines and Y41 are 256 lines, then the traversal in the %X direction will be 256 lines of X@ moving from left to right one after another, and every time one X scan is completed, Y sense pulse 1 will be generated.
04 and %Y@tR Next, repeat the switching operation of 0 or more 256 x 256 times switching from top to bottom, and scan the entire input surface of the tab.
It becomes c.

タプレッzo5hVCペン等107で図形全入力すると
きFix座標値に対応するX線にX走査パルス103が
到来し、Y座標値に対応したY出力信号109が増J!
if1m*!等全有するYセンス回路108を介して発
生する。Y出力信号109が発生するとXy−)110
−(!−Yゲー)111tllいてX走査パルス103
 とYセンスパルス104の、−タイミングに同期して
X座標信号112、X座標信号113  を発生し% 
Xレジスタ114.Xレジスタ1156C入力する。こ
の場合、X走査パルス103とYセンスパルス104F
iいずれも8ビツトであるが、Xレジスタ114、Xレ
ジスタ115のビット数は9ビツトであり、座標値は下
8桁に入れる。
When inputting the entire figure using the Tape zo5h VC pen, etc. 107, the X scanning pulse 103 arrives at the X-ray corresponding to the Fix coordinate value, and the Y output signal 109 corresponding to the Y coordinate value increases J!
if1m*! The signal is generated through the Y sense circuit 108 having all the signals. When the Y output signal 109 is generated, Xy-) 110
-(!-Y game) 111tll and X scanning pulse 103
The X coordinate signal 112 and the X coordinate signal 113 are generated in synchronization with the - timing of the Y sense pulse 104.
X register 114. Input to X register 1156C. In this case, the X scan pulse 103 and the Y sense pulse 104F
Both i are 8 bits, but the number of bits of the X register 114 and the X register 115 is 9 bits, and the coordinate value is stored in the lower 8 digits.

これは後述する偏差値メモリの内容と加算する場合に2
の補数との加算が起る場合があるからである。
When adding this to the contents of the deviation value memory, which will be described later, 2
This is because addition with the complement of may occur.

さて、ペン等107 によりタブレット105からY出
力信号109が出るやいなや、これはメモリゲート11
7を開きクロックパルスに同期したメモリゲート信号1
18 を発生し、メモリアドレスfJ +77タ119
に与えられ、偏差値メモリ116の内容の読出しを始め
る0図では偏差値メモリ116のアドレス数社仮E16
 (4ビツト)とし。
Now, as soon as the Y output signal 109 is output from the tablet 105 by the pen etc. 107, this is the memory gate 11.
Memory gate signal 1 synchronized with clock pulse by opening 7
18 and memory address fJ +77 data 119
In the figure, the address of the deviation value memory 116 is tentative E16.
(4 bits).

18の長さt−9+9= 18ビツトとしである。偏差
値メモI7116の内容は逐次O番地から15番地まで
読み出されて行く、偏差値メモリ116の訳出し出力は
18ビツトで上位9桁はメモリ2レジスタ120.メモ
リアレジスタ121にそれぞれ独立に与えられる。偏差
値メモリめ内容は今検出8f′したタブレット105の
X%YJI標に対応する偏差@z、yが記憶されている
。即ちX、Yを基準として新しく作り出そうとする座I
lマ+の距離f)値X、yが4帰されている。メモリ2
レジスタ120、メモリアレジスタ121がらの2偏差
確信号!22、!偏差値信号123はXレジスタ114
、YレジスタttSからの出方信号Xレジスタ信号12
6Yレジスタ信号127とそれぞれX加算器124、X
加算器125で加算さnて画1(メモリ130に入力す
る新しい〜標信号、Xn座標信号12g。
The length of 18 bits is t-9+9=18 bits. The contents of the deviation value memo I7116 are sequentially read from address O to address 15.The translated output of the deviation value memory 116 is 18 bits, and the upper 9 digits are stored in the memory 2 register 120. Each of the memory registers 121 is provided independently. The content of the deviation value memory stores the deviation @z, y corresponding to the X% YJI mark of the tablet 105 that has just been detected 8f'. In other words, the locus I is trying to create a new one based on X and Y.
distance f) of lma + 4 values X and y are returned. memory 2
2 deviation certainty number from register 120 and memoria register 121! 22,! The deviation value signal 123 is sent to the X register 114
, output signal from Y register ttS X register signal 12
6Y register signal 127 and respective X adder 124,
The adder 125 adds n to image 1 (new ~ reference signal input to the memory 130, Xn coordinate signal 12g).

Y詭廃欅信号129tt作りだす0例えばX座標信号1
12%Y座vxm号113’iそれぞfiX=100゜
Y= 100とし、2偏差確信号122.7偏差値信号
123をr−20,7−30とするならば、新たに作抄
出されるXn座標信号12g、Yn座標信号129はX
 n m 120 、 Y n = 130で与えられ
る。
Create Y swindle signal 129tt 0 For example, X coordinate signal 1
If 12% Y locus vxm No. 113'i are respectively fiX = 100°Y = 100, and 2 deviation certainty No. 122.7 deviation value signal 123 is r-20, 7-30, a new extraction will be made. The Xn coordinate signal 12g and the Yn coordinate signal 129 are
It is given by nm 120, Y n = 130.

なお偏差値さしては負の場合%あり得るためこのような
時には2の補数として表わすことにする9、・Xn座標
信号12B、Yn座標信号129Fi画偉メモリ130
が書き込み指令を受けておれば、Xロアドレスレジスタ
13ニ に1が書き込まれる.従ってX%YK対して2=a%y
=o ならばペン等107の座標値X,Y番地に対応す
るアドレスに1が’lFt込まt″L% z−0。
In addition, since the deviation value may be negative, it is expressed as a two's complement in such a case.
If it receives a write command, 1 is written to the X lower address register 13d. Therefore, for X%YK, 2=a%y
=o, then 1 is added to the address corresponding to the X and Y coordinates of the pen etc. 107. t''L% z-0.

yζ0ならばx,Yに対してχ,yだけflIn九番地
に1が書き込まれる。偏差値メモリ116の番地はこの
場合161SるのでXn座標信号128。
If yζ0, 1 is written to flIn address 9 by χ,y for x,Y. In this case, the address of the deviation value memory 116 is 161S, so the Xn coordinate signal is 128.

Yn座m信号129に16aの別々の値を取ることがで
きる、しかしある偏差値メモI7 1 1 6の番地に
如して1t−書き込みたくない場合もある0例えば偏差
値メモリ116の5番地がアドレスされ九ときには入力
位置を作り出したくない場合もあり得る.この友めKは
その番地の偏差値メモリ116の内容をr,yとも10
0000000としておきメモリXレジスタ120,メ
モリXレジスタ121からの出力信号z411差値信号
確信2,y偏差値信号123を判定回路133に入力し
,クロックパルス101 とのタイミングにより判定信
号134を発生し、画情メ毫り−130への書き込み制
御を行う。
Yn signal 129 can take different values of 16a, but depending on the address of some deviation value memo I7 1 1 6, you may not want to write 1t-0. For example, if address 5 of deviation value memory 116 is It may be the case that you do not want to create an input position when it is being addressed. This friend K sets the contents of the deviation value memory 116 at that address to 10 for both r and y.
0000000 and inputs the output signal z411 difference value signal confidence 2 and y deviation value signal 123 from memory X register 120 and memory Controls writing to the image information page 130.

なおX加算器124,Y加算器125の出力は常に正と
は限らないので、即ちタブレット105 面で云えばオ
ーバーフローになる場合%あり得る故。
Note that the outputs of the X adder 124 and Y adder 125 are not always positive, that is, there is a possibility that an overflow will occur on the tablet 105 surface.

最上位の桁を見てこれが1ならば、座標を発生してはな
らない。このためX加算器124.Y加算器125の最
上位桁に・より判定回路133t−制御(図示していな
い)して1の書き込みを抑止する。
Look at the most significant digit and if it is 1, no coordinates should be generated. For this purpose, the X adder 124. The most significant digit of the Y adder 125 controls the determination circuit 133t (not shown) to inhibit writing of 1.

メモリアドレスカウンタ119Fiタブレツト105の
Y出力信号109と同時に始動し、カウント− 。
Memory address counter 119 starts at the same time as Y output signal 109 of Fi tablet 105 and starts counting.

dにより停止するので、以上の動作により、X座標信号
112.Y座標信号113が見出されると、これを基準
とじて新しい座標Xn座標信号128。
Since it stops at d, the above operation causes the X coordinate signal 112. When the Y coordinate signal 113 is found, a new coordinate Xn coordinate signal 128 is generated using this as a reference.

Yn座標信号129が最大16発生されて画像メ−JQ
 1 3 0 K書き込まれる.この操作#iタブレッ
) 105の走査−巡により1回発生するので最初にX
座標信号112.y座標信号113が見出されてから次
の座標が見出されるまでに新しい座標Xn座標信号12
g,Ya座標信号129゛の発生は終っている.従って
タブレット105面上でのペン等10701回の操作で
分散する位置塵wを入力することができる。
A maximum of 16 Yn coordinate signals 129 are generated and the image
130K written. This operation #i tablet) occurs once due to the scanning of 105, so first
Coordinate signal 112. A new coordinate Xn coordinate signal 12 is generated after the y coordinate signal 113 is found until the next coordinate is found.
The generation of g, Ya coordinate signals 129' has ended. Therefore, the positional dust w to be dispersed can be input by 10701 operations of a pen or the like on the surface of the tablet 105.

第2図は分散する入力図形の概念を説明する友めの図で
ある.1回のペン等107の入力操作で分散する座像群
が画像メモリ130内に格納される故、ペン等107が
タブレット105の入力面内を遂次移動しである所定の
描きたい図形を描くと,この軌跡に相似の図形群135
が画像メモリ130内に分散して格納されること罠なる
a@では計12の図形が格納されているが,残り4は判
定回路133により入力しなかった場合である、以上第
1図,渠2図を参照して説明してきたことから明らかな
ように、タブレット105上にペン等107で入力した
X座標信号112%Y座標信号113 と分散する座標
を発生する偏差値メモリ116からのχili!差@1
22,y偏差値信号123とがX卵X器124,Y加算
器125で加械算され。
Figure 2 is a companion diagram that explains the concept of distributed input figures. Since a group of sitting images dispersed by one input operation of the pen, etc. 107 is stored in the image memory 130, when the pen, etc. 107 sequentially moves within the input surface of the tablet 105 and draws a predetermined figure to be drawn, , a group of figures 135 similar to this locus
A total of 12 figures are stored in the a@ which is distributed and stored in the image memory 130, but the remaining 4 are the cases where no input is made by the judgment circuit 133. As is clear from what has been explained with reference to FIG. 2, χili! Difference @1
22 and the y deviation value signal 123 are summed by the X unit 124 and the Y adder 125.

新たにXn座標信号128%Yo座標信号129が形成
でき、−回のペン等107の操作で複数個の座標参るい
はmjI#を入力できるので,上述の欠点を瞼会し、効
率的に入力でき1品質のよい図形を入力できることKl
kるe なお1本発明の実施例にクーて説明したが,各部構成要
素のメイばング関係は従来技衝を用いれば容墨に処理が
回部であり.1gmのペン等の操作4sK多数の分散す
る座標あるいは図形等をも遂次入力できることは明らか
であり1本発明の基本的動作arm.作用,効!&を特
徴とする限り各構成要′JIAt−変形した構成、構造
を有する込かなる図形入力装置K:も本発明を適用でき
ることは明らかでわる・
A new Xn coordinate signal 128% and a Yo coordinate signal 129 can be generated, and multiple coordinates or mjI# can be input by operating the pen etc. 107 times, so the above-mentioned drawbacks can be overcome and input can be performed efficiently. Ability to input high-quality shapesKl
Although the explanation has been given based on the embodiments of the present invention, the relationship between the components of each part can be easily processed using conventional techniques. It is clear that even a large number of dispersed coordinates or figures can be input sequentially by operating a 1gm pen or the like.1 Basic operation of the present invention arm. Effect, effect! It is obvious that the present invention can also be applied to the graphic input device K, which is a complicated graphic input device K having a modified configuration and structure, as long as each component is characterized by &.

【図面の簡単な説明】[Brief explanation of the drawing]

第1sは本発明の一実施例を示すブロック図、第2図は
分散すゐ入力図形O概念を説明するための図である・ 101はクロックパルス、102はXY分周回路。 xo3dX走査パルス、104はYセンスパルス、10
1ajjプvyト,106はX駆動回路,1071.は
ペン等、10gはYセンス回路、109は!出力信号、
・110はXゲート、111けYゲート。 112はxmm信号、113はY座標信号% 114#
iXレジスタ、115はYレジスタ、116tffi偏
差値メモリ、117Fiメモリゲート、11gはメモリ
ゲート信号、119はメモリアドレスカウンタ、120
はメモリχレジスタ、1’21はメ毫りyし2スタ、1
22はχ偏差値信号、123はy4Iii差値償号% 
124はX加算器、125はX加算器、126はχレジ
スタ信号、127はYレジスタ信号、128はXn座穐
信号、129#iYn膓硼信号、130け画像メそり、
131はXnアドレスレジスタ、132はYnアドレス
レジスタ。 133は判定回路、134は判定信号、135杜図形群
を示している。 率1図
1s is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram for explaining the concept of the distributed input figure O. 101 is a clock pulse, and 102 is an XY frequency divider circuit. xo3dX scanning pulse, 104 is Y sense pulse, 10
1ajj program, 106 is an X drive circuit, 1071. is a pen, etc., 10g is a Y sense circuit, and 109 is! output signal,
・110 is an X gate, 111 is a Y gate. 112 is the xmm signal, 113 is the Y coordinate signal% 114#
iX register, 115 is Y register, 116 tffi deviation value memory, 117 Fi memory gate, 11g is memory gate signal, 119 is memory address counter, 120
is the memory χ register, 1'21 is the memory register, 2 stars, 1
22 is the χ deviation value signal, 123 is the y4Iii difference compensation code %
124 is an X adder, 125 is an X adder, 126 is a χ register signal, 127 is a Y register signal, 128 is a
131 is an Xn address register, and 132 is a Yn address register. 133 is a determination circuit, 134 is a determination signal, and 135 is a group of Mori figures. rate 1 diagram

Claims (1)

【特許請求の範囲】[Claims] タブレットおよびペン等により前記タブレット上での位
置を前記ペンで指示し得られた前記位置に対応する座標
値との偏差値に相当する座標値を複数個格納する偏差値
メモリと、前記ペン等から座標値が入力される時前記偏
差値メモリの内容を遂次続出し、前記座標値と偏差値と
の和又は差の座標値を算出する加算器と、前記加算器に
より構成された座標情報を格納するij*メモリとを具
備し、前記ペン等により遂次分散する図形を入力するこ
とを特徴とする図形入力装置、
a deviation value memory for storing a plurality of coordinate values corresponding to a deviation value from a coordinate value corresponding to the position obtained by indicating a position on the tablet with the pen, etc.; an adder that sequentially reads out the contents of the deviation value memory when a coordinate value is input and calculates a coordinate value of the sum or difference between the coordinate value and the deviation value, and coordinate information constituted by the adder; a graphic input device, characterized in that it is equipped with a ij* memory for storing figures, and inputs sequentially distributed figures using the pen or the like;
JP56133575A 1981-08-26 1981-08-26 Pattern input device Pending JPS5835680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56133575A JPS5835680A (en) 1981-08-26 1981-08-26 Pattern input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56133575A JPS5835680A (en) 1981-08-26 1981-08-26 Pattern input device

Publications (1)

Publication Number Publication Date
JPS5835680A true JPS5835680A (en) 1983-03-02

Family

ID=15108012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56133575A Pending JPS5835680A (en) 1981-08-26 1981-08-26 Pattern input device

Country Status (1)

Country Link
JP (1) JPS5835680A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046086B2 (en) 2009-01-16 2015-06-02 Friedrich Schwing Method for feeding pasty masses and pump device for feeding pasty masses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9046086B2 (en) 2009-01-16 2015-06-02 Friedrich Schwing Method for feeding pasty masses and pump device for feeding pasty masses

Similar Documents

Publication Publication Date Title
US4375654A (en) Facsimile vector data compression
EP0220323A1 (en) Image processor
JPH04372285A (en) Electronic zooming system utilizing image buffer
JPS5937508B2 (en) Character pattern generator
JPS5835680A (en) Pattern input device
JPS6191690A (en) Image display unit
JPS619766A (en) Data transfer device
JPS6382530A (en) Semiconductor storage device
JPS58114176A (en) Pattern recognizing device
JPH04354068A (en) Method and device for interpolating picture data
JPS61188671A (en) Image processor
JPS61162084A (en) Pattern display unit
JPS61251897A (en) Image processor
JPH0374071B2 (en)
JP2770516B2 (en) Drawing method
JPH0520450A (en) Picture processor
JPS6348071B2 (en)
JPS62235634A (en) Printing device for optional area of display screen
JPH0232670B2 (en)
JPS59140557A (en) Data processing device
JPS59168536A (en) Display device
JPS62262087A (en) Display unit
JPS60191294A (en) Address updating unit
JPH05258052A (en) Two-dimentional data rotation register circuit
JPH0821076B2 (en) Image data control device