JPS5835061A - 溶接用電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、出カドランスの一次側にスイ゛ンチング回
路、二次側に整流出力回路を接続して、スイッチング周
波数を制御することによって整流出力の大きさを変化さ
せる様にした溶接用電源装置に関し、特には、出カドラ
ンスの偏磁によるスイッチング回路の半導体素子の破壊
を防止する制御回路の改良に関するものである。

出カドランスの一次側にスイッチング回路、二次側に整
流出力回路を接続した溶接用電源装置としては、二次側
の整流出力の検出量を一次側にフィードバックして前記
スイッチング回路を周波数制御する様にしたものがある
。このスイッチング回路と、フィードバック制御系を備
える溶接用電源装置は、他の幾つかの方式の電源装置に
比べ大容量リアクトルを不用にし、しかも応答性と精度
を格段に向上する利点を有している。しかしこうした利
点を有する反面、所謂比カドランスの偏磁現象に起因し
てスイッチング素子に過大電流の流れることがあるため
、動作の安定度と装置の信頼性を高く維持するには何等
かのスイッチング素子保護手段が必要となってくる。

そこで、この要求に応えるため、本出願人は先に特廟昭
５６−５６０１６号に於いて、高速で且つ高精度な制御
特性を保有したまま、スイッチング素子の破壊を防止し
得る溶接用電源装置を提案した。

この提案の溶接用電源装置を要約すると、整流出力の検
装置をフィードバックしてスイッチング回路を周波数制
御する制御回路とともに、この制御回路に優先して作動
し、スイッチングを行う半導体素子に流れる電流か所定
値に達した時、当該半導体素子をオフする別の制御回路
を設けたものである。

先ず、この発明の理解を容易にするため、第１図および
第２図を参照してこの発明の前提であるＬ配電源装置の
一例を説明するつ 第１図に於いて、１は商用電源を整流することによって
得られる直流電源で、スイッチング回路２に供給されて
いる。スイッチング回路２は、出カドランス３の一次側
巻線にプッシュプル接続される２個のスイッチングトラ
ンジスタ２０，２１を主要素に構成されていて、そのス
イッチング電流は出カドランス３の一次側に供給される
。また出カドランス３の二次側巻線に接続される整流出
力回路４は、整流ダイオードブリッジ４ｏとリアクトル
４１から成り、その出力端には電極トーチ５と母材６が
接続されている。

前記スイッチング回路２を周波数制御する第１の制御回
路７は、整流出力電流を検出する第１のシャント７０、
このシャント７ｏの出力を基準設定電圧Ｅｄと比較する
誤差増幅制御回路７１、この誤差増幅制御回路７１の出
力をスイッチング制御回路７３に伝達するフォトカップ
ラを使用した信号伝達回路７２、およびスイッチング回
路２を制御するスイッチング制御回路７３とにより構成
される。なお、このスイッチング制御回路７３は、信号
伝達回路７２の出力レベルに対応する周波数でスイッチ
ングトランジスタ２０，２１を交互にオン、オフする二
相クロック発生回路（図示せす）、および本山１幀人か
先に提案している二相クロック間に休止期間を介在させ
るオフタイム発生回路（図示せず）を含んでいる。

前ハサ第１の制御回路７に優先して作動し、スイッチン
グトランジスタ２０．２１に流れる電流が所定値に達し
た時、そのトランジスタ２０，２１をオフする第２の制
御回路８は、スイッチング電流、即ちトランジスタ２０
，２１に流れる亜流を検出する第２のシャント８０、こ
のシャント８゜の出力と一定の基準電圧Ｅｋとを比較す
る比較増幅器８１とにより構成される。なお、基準電圧
Ｅｋは、トランジスタ２０．２１に流れる許容電流の限
界を設定する電圧で、シャン）８０の特性やトランジス
タ２０．２１の最大特性等を８慮して定められる。

続いてこの電源装置の動作を説明すると、整流出力電流
は第１のシャント７０により検出され、このシャント７
０の出力と第１の基準設定電圧Ｅｄが誤差増幅制御回路
７１により誤差増幅され、更にその誤差増幅制御回路７
１の出方は信号伝達回路７２を介してスイッチング制御
回路７３に伝達されてこのスイッチング制御回路７３に
よりスイッチング回路２が制御される。即ちこの第１の
制御回路７は、整流出力が基準設定電圧Ｅｄに対応した
大きさとなる様常時フィードバック制御を行うことにな
る。一方、スイッチング回路２に流れる電流は第２のシ
ャント８０により検出され、このシャント８０の出力は
、比較増幅器８１によって一定の基準電圧Ｅｋと比較さ
れる。そしてこの第２の制御回路８が動作する時、言い
換えれば、偏磁現象等の回路の異常が生じていずれかの
トランジスタに基準電圧Ｅｋに対応する許容最大電流以
上の異常電流が流れた時は、比較増幅器８１の出力がハ
イレベルとなりスイッチング制御回路７３を介してトラ
ンジスタ２０．２１をオフし、従って第１の制御回路７
の動作も停止させる。この状態は比較増幅器８１の出力
がハイレベルの間継続する。そして上記の異常電流が一
時的なものである限り、トランジスタ２０．２１に流れ
る電流が許容最大電流以下の状態に復帰した時に、前記
トランジスタ２０．２１のオフの状態は解除され、再び
第１の制御回路７は機能する様になって元の定常状態に
復帰する。この様にして異常電流がトランジスタに流れ
始めると、第１の制御回路７の動作に優先して第２の制
御回路８が動作をし、当該トランジスタを強制的にオフ
にしてトランジスタの破壊を防ぐ様にしている。そして
この様な動作を行っている間も負荷に対し電力の供給が
行われ、溶接動作の継続を可能にしている。

以上の様に第１の制御回路７に優先して動作する第２の
制御回路８を設けることによって、偏磁に起因するトラ
ンジスタの破壊が防止される。しかし、一般にこの破壊
防止が完全に保証されるには、制御回路８の制御速度或
いはトランジスタの応答性がスイッチング電流の上昇傾
き、つまりｄｉ／ｄｔよりも充分に高速でなければなら
ない。

第２図は、スイッチング回路２のトランジスタ２０．２
１に流れるスイッチング電流波形の三つの形態を表して
いるが、基準電圧Ｅｋ（許容最大電流に対応）およびト
ランジスタの最大定格電流に対応するシャント８０の出
力レベルＥＭを図の様に設定した場合、Ａ、Ｂの電流は
トランジスタを破壊しないが、Ｃの電流はトランジスタ
を破壊するおそれがある。即ち、電流人は制御回路８が
作動せず従ってトランジスタの破壊も無く、また電流Ｂ
も、制御回路８は作動するが、その制御速度はｄ　ｌ　
／　ｄ　ｔに対して充分に高速となるためトランジスタ
の破壊には到らないのに対して、電流Ｃは、ｄ　ｉ　／
　ｄ　ｔが急峻であるため制御速度がその変化に追従出
来ず、つまり制御遅れ時間Ｔの期間内に電流値が最大定
格電流値を越えることになって′、結局この期間Ｔ内で
トランジスタを破壊するおそれが生じてくる。この様な
ことから、制御回路８或いはトランジスタの高速性が要
求される訳であるが、実際にはこうした要求に充分に応
える素子が無く、低価格で汎用の素子を使う限りに於い
ては上述の破壊が生じる危険がないとは言えなかった。

それ故に、この発明の主な目的は、一般的な低価格な素
子を使用したままでトランジスタ等のスイッチング素子
の破壊防止をより一層確実化することにあり、また他の
目的は、一過性の異常電流が発生しても継続して安定に
電力供給の出来る様にすることにあり、更に他の目的は
、出力電流の大小に無関係に、スイッチング素子を最大
定格近く迄、安全に且つ有効に使用出来る様にすること
にある。

この発明を要約すれば、 整流出力の検出量をフィードバックしてスイッチング制
御をするフィードバック系を有する溶接用電源装置に於
いて、 前記フィードバック系の制御回路（第１の制御回路）と
、この制御回路に優先して動作する半導体素子オフ用の
制御回路（第２の制御回路）を有するとともに、第１の
制御回路と第２の制御回路に各々設けられる基準設定電
圧が比例相関して変動するようにしたものである。

以下この発明の実施例を図面を参照して説明する。

第３図はこの発明の実施例である溶接用電源装置の回路
図である。なお、第１図に示す電源装置と同一部分には
同一符号を付してあり、以下においてはその部分の説明
を略する。

構成に於いて第１図と相違する部分は、スイッチング回
路２のトランジスタ２０，２１をオフする第２の制御回
路８中に基準電圧Ｅｋの代わりに第２の基準設定電圧Ｅ
ｆを設け、この基準設定電圧Ｅｆが第１の制御回路７中
の第１の基準設定電圧Ｅｄに比例相関して変動し得る様
にしたことである。即ち、この第２の基準設定電圧Ｅｆ
も第１図の基準電圧Ｅｋと同様にトランジスタ２０．２
１に流れる許容電流の限界を設定する電圧であるが、基
準電圧Ｅｋが一定値であるのに対し基準設定電圧Ｅｆは
、第１の基準設定電圧Ｅｄの設定値に応じて比例して変
動する点が相違している。

この様に、第２の基準設定電圧Ｅｆと第１の基準設定電
圧Ｅｄが比例相関して可変し得る様にすることによって
、上記基準設定電圧Ｅｆを、定常時のシャント８０の出
力レベルより少し高く設定してｔけば、その差は、出力
の大きさが第１の基重設定電圧Ｅｄによって変更されて
も概ね一定に出来ることになる。

次にこの様にすることによってトランジスタの破壊防止
が確実になる理由を説明する。

第４図は上記実施例の電源装置に於ける二つの基準設定
電圧Ｅｄ、Ｅｆとトランジスタのスイッチング電流との
関係を示す。同図に於いて、為は第１の基準設定電圧Ｅ
ｄとスイッチング電流との関係を示し、ｂは第２の基準
設定電圧Ｅｆに対応する電流値、Ｃはトランジスタの最
大定格値を示している。この関係図から、低出力時には
第２の基準設定電圧Ｅｆも低く設定されることがわかる
。

第５図は第１図と第３図に示す電源装置の各々の低出力
時のスイッチング電流波形を示し、電流りは第３図の電
源装置に、電流Ｅは第１図の電源装置に対応しそれぞれ
偏磁が発生した時の電流波形を示す。なお電流Ｆは定常
時の電流波形を示している。

第１図に示す電源装置は既述の様に第２の制御回路の基
準電圧Ｅｋが一定値であるが、この設定値は出力電流を
出来るだけ大きくし得る様第５図に示す様に比較的大き
い値にされる。しかし、この値が大きければ大きい程シ
ャント８０の出力レベルがその設定値に達した時のｄｉ
／ｄｔが急峻となり、同様に整流出力が小さい程その設
定値に達した時（偏磁が生じて）のｄｉ／ｄｉが急峻と
なる。既述の様に、第２の制御回路の制御遅れ期間Ｔが
ｄｉ／ｄｔの変化に追従し得ない期間である場合第５図
の電流Ｅの様にそのピーク値がトランジスタの最大定格
値相当電圧ＥＭを越える危険があるのは、上記の様に基
準電圧Ｅｋが整流出力と無関係に一定の比較的大きい固
定値に設定されていたからと言うことが出来る。

これに対して、電流りは、基準設定電圧Ｅｆが低く設定
されているため、偏磁が発生しても早い時期に第２の制
御回路が作動することによってそのピーク値がトランジ
スタの最大定格電流に達することが無い。即ち、ｄｉ／
ｄｔがまだ小さい段階でトランジスタのオフ制御動作が
開始するため制御遅れ期間Ｔ経過後の電流値を低く押さ
えることが出来る訳である。

また第４図に示す関係から、整流出力の増大に伴って（
基準設定電圧Ｅｄの増大に伴って）基準設定電圧Ｅｆも
大きくなっていくが、定常時のスイッチング電流も大き
いため、やはりｄ　＊　／　ｄ　Ｌがまだ小さい段階で
トランジスタのオフ制御が行われる。

要するに、整流出力の大きさが大きくても小さくても、
常に偏磁が発生した時のｄ　ｉ　／　ｄ　ｔが小さいう
ちに第２の制御回路が作動する様、基準設定電圧Ｅｆが
適切に定められる。

従って、第１図に示す電源装置では特に低出力時の偏磁
発生段階でトランジスタ破壊のおそれがあったが、この
発明に係る電源装置では低出力時に於いてもそうした破
壊のおそれを勲くすことか出来る。また、上記の説明か
ら明らかな様に、第１図に示す電源装置では基準電圧Ｅ
ｋの設定値を、偏磁発生時のトランジスタ破壊の可能性
を高めないためにあまり高い値に出来なかったが、この
発明に係る電源装置ではｄｉ／ｄｔが小さいうちにトラ
ンジスタをオフすることが出来るので、基準設定電圧Ｅ
ｆの最大値を高い値にしてトランジスタを最大定格近く
で作動させることが可能となる。

なお、第１の基準設定電圧Ｅｄと第２の基準設定電圧Ｅ
ｆとを比例相関させる手段としては、最も一般的なもの
として２連ボリユームを用いることが出来るが、これに
制限されるものではなく、電子的に比例相関させる様に
しても良い。

以上詳述した様に、この発明はスイッチングトランジス
タ等の半導体素子に流れる電流を抑制し、その破壊を防
止する第２の制御回路に於いて、スイッチング電流の最
大許容値を定める第２の基準設定電圧を、整流出力の大
きさを定める第１の基準設定電圧に比例相関する様にし
たので、出カドランスの偏磁に起因してスイッチング電
流に異常が生じても常にｄｉ／ｄｔの小さい段階で半導
体素子をオフすることが出来る。従って、制御回路、半
導体素子の応答性を高速にしなくても充分な装置の保護
を図ることが出来、しかも使用素子が汎用の低価格のも
ので良く、また制御回路も簡単な構成で良いため、高信
頼性にして低価格な電源装置にすることが出来る。更に
、半導体素子を最大定格付近で作動させることが出来る
ため、能率の良い電源装置を提供出来る利点もある。

【図面の簡単な説明】 第１図はこの発明の前提である溶接用電源装置の回路図
、第２図は同電源装置のスイッチング電流波形を示す。 また第３図はこの発明の実施例である溶接用電源装置の
回路図、第４図は同装置に於ける二つの基準設定電圧と
スイッチング電流との関係を示す図、第５図は第１図と
第３図に示す電源装置の各々の低出力時のスイッチング
電流波形を示す。 ２・・・スイッチング回路、２０．２１・・・スイン１
ングトランジスタ（半導体素子）、３・・・出カドラン
ス、４・・・整流出力回路、７・・・第１の制御回路、
７３・・・スイッチング制御回路、８・・・９Ｊ２の制
御回路、Ｅｄ・・・第１の基準設定電圧、Ｅｆ・・・第
２の基準設定電圧。 第１図 惇３図 ｆ４４！４ 第５図

Claims (1)

1. 【特許請求の範囲】 少くとも２個の半導体素子を用いたスイッチング回路と
   、このスイッチング回路を一次側に接続し、二次側に整
   流出力回路を接続した出カドランスと、この出カドラン
   スの整流出力の検出量をフィードバックして前記スイッ
   チング回路を周波数制御する第１の制御回路とを有し、
   整流出力の大きさを前記第１の制御回路に設けられる第
   １の基準設定電圧を可変することで変化出来る様にした
   溶接用電源装置に於いて、 前記第１の基準設定電圧に比例相関する第２の基準設定
   電圧を有し、前記第１の制御回路に優先して動作すると
   ともに、前記半導体素子に流れる電流が前記第２の基準
   設定電圧に対応する所定値に達した時、当該半導体素子
   をオフする第２の制御回路を設けたことを特徴とする、
   溶接用電源装置。