JPS5834993B2 - ドウキブンリカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、同期分離回路の改良に係り、特にＶＴＲ（ビ
デオテープレコーダ）等の如く各種の変動する複合ビデ
オ信号を入力とする装置に用いて好適な同期分離回路に
関する。

ＶＴＲにおいては、記録複合ビデオ信号中の垂直同期信
号を分離し該分周出力を回転へラドサーボ系の基準信号
として用いる。

従って、同期信号の乱れは単に記録、再生ビデオ信号の
乱れにとどまらず、回転ヘッドの回転位相の乱調となり
再生画質に重大な影響を及ぼす。

従来、斯種同期分離回路として、例えばベース入力回路
に大容量のコンデンサを備え、ベースに微少バイアス電
流を与えるよう構成したエミッタ接地形式のトランジス
タ回路が使用されているが、斯る回路は、テレビジョン
受像機の如く、高品位の比較的レベルの安定した複合ビ
デオ信号を扱う場合はともかくとして、複合ビデオ信号
中に、ザブ、ノイズを含み或いは商業テレビ放送信号中
のコマーシャル期間の如く一瞬ビデオ信号部分が欠除す
る場合がある複合信号を取扱うＶＴＲにおいては、ラン
ダムな同期信号の欠除に基づく上述の欠点故に採用し得
ない。

本発明は斯る点に鑑み為されたものである。

以下本発明の同期分離回路の詳細を、異なる実施二側を
表わす第１、第２図及び波形説明用の第３図を参照しつ
つ説明する。

両実施例は、いずれも大別して、入力回路部１、クラン
プ増巾回路部２及び同期分離回路部３で構成される。

前記入力回路部１は、従来例のそれ（通常３３μＦ程度
）と対称的な微小容量（例えば０．０１μＦ）のコンデ
ンサ１１と、該コンデンサに直列に接続され、コンデン
サ１２（０，０６４μＦ）と抵抗１３（８２０Ω）の並
列回路で構成される雑音抑制回路１４を備える。

又、前記クランプ増巾回路部２は、クランプダイオード
２１と大容量コンデンサ２２（例えば１００μＦ）の直
列接続と、該接続中点２３に定電圧を与える抵抗分圧回
路２４〔第１図の実施例では、抵抗Ｒ１，Ｒ２及びＲ３
の直列接続、第２図の実施例においては抵抗Ｒ１及びＲ
２の直列接続〕と、クランプダイオードのカソードと前
記雑音抑制回路１４の出力側に接続され、該雑音抑制回
路を通り抜けて加えられる微少ノイズによるクランプレ
ベルの変動を防止する事を目的とするインダクタンス２
５及びクランプされた複合ビデオ信号を入力とするエミ
ッタフォロワ接続トランジスタ２６で構成される。

一方、上記同期分離回路部３は、そのベース３１を前記
エミッタフォロワ接続トランジスタ２６（ＮＰＮ型）の
エミッタ２７に直結されエミッタ接地形式で作動する相
補的（ＰＮＰ型）トランジスタ３２を備え、該トランジ
スタのエミッタは、第１図の実施例の場合には、前記抵
抗分圧回路２４を構成する３個の直列抵抗のうち、Ｒ２
，Ｒ３の接続中点に接続され前記抵抗Ｒ３を橋絡する大
容量コンデンサ２８と相俟って定電位に保たれる。

又、第２図の実施例においては、前記抵抗分圧回路２４
を構成する抵抗Ｒ１，Ｒ２の接続中点、即ちクランプ回
路を構成する大容量コンデンサ２２とクランプダイオー
ド２１の接続中点にダイオード３３を介して接続されて
いる。

以下、本発明の同期分離回路の動作につき説明する。

第３図を参照して、いま、入力回路１の端子■に、サグ
Ｓ１ノイズＮ及びビデオ信号部分を欠くフィールドＦの
いずれか、若しくはそれらの混合した複合ビデオ信号（
第３図イ）が印加されたとする。

前述の如く、上記コンデンサ１１は従来例（３３μＦ）
に比して０４０５〜０．０１μＦと極めて小さい値に選
んであるので、その充電時間も短く、後続のクランプ増
中部と相俟ってザブＳは完全に除去される。

一方、複合ビデオ信号中のノイズＮのうち大きいものは
、前記雑音抑制回路１４で除去され、残る小さいノイズ
もインダクタンス２５で阻止されるため、クランプレベ
ルに変動を与えることはない。

従って上記エミッタフォロワトランジスタ２６のエミッ
タ即ち同期分離用トランジスタ３２０ベース３１には、
第３図口に図示せる如くザブ及び大レベルのノイズを含
まない複合ビデオ信号が印加される。

又、上記コンデンサ１１の値は０．０５〜０６０１μＦ
と従来例のそれに比して大巾に小さい値を採用している
ので、クランプ回路のクランプレベルが入力複合ビデオ
信号の平均値によって例等の影響を受けることもなく、
第３図イ、Ｆの如きビデオ信号部分の抜けたフィールド
を含む複合ビデオ信号に対しても正常にクランプされた
信号となる。

而して、上述の如く、エミッタ接地形式で作動する上記
１〜ランジスタのエミッタ電位が安定化されていること
及び、トランジスタ３２のエミッタの電位をクランプ回
路のクランプレベル設定用、即ちトランジスタ２６のベ
ースバイアス電位設定用電源と共有していること、更に
両トランジスタを直結していることによって温度変化に
対する共通の影響を受けるよう構成し、温度変化を相殺
するという構成と相俟って安定した同期信号を取り出す
ことができる。

又、電源部分等の共有による省部品効果はもとより、上
記抵抗分割回路を構成する抵抗Ｒ１，Ｒ３に比して抵抗
Ｒ２の値は小さいが前２者と直列になっているため、両
トランジスタの直結構成及び−都電源の共用即ちバイア
スの与え方を関連せしめたことと相俟って各部品のバラ
ツキの許容度を大きく選べ且つ調整不要と出来る等の著
しい効果がある。

【図面の簡単な説明】

図面はいずれも本発明の同期分離回路に係り、第１、第
２図は異なる２実施例、第３図は動作波形説明図である
。 主な図番の説明、１１・・・・・・コンデンサ、２４・
・・・・・抵抗分割回路、２１・・・・・・クランプダ
イオード、２２・・・・・・コンデンサ、２６・・・・
・・エミッタフォロワ接続トランジスタ、３２・・・・
・・同期分離トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １０．０１〜０．０５μＦ程度のコンデンサと該コンデ
   ンサに直列に接続されたコンデンサと抵抗の並列回路で
   構成された雑音抑制回路よりなる入力回路部と、 ベースバイアス電流を電源に接続された抵抗分圧回路よ
   りクランプダイオードとインダクタンスの直列回路を介
   して供給されるエミッタフォロワ接続トランジスタを備
   え前記入力回路部の出力を前記エミッタフォロワ接続ト
   ランジスタのベース入力とするクランプ増幅回路部と、 前記エミッタフォロワ接続トランジスタのエミッタにベ
   ースが直結され、エミアタが前記抵抗分圧回路に接続さ
   れてエミッタ接地形式で作動するトランジスタを有する
   同期分離回路部とより成る同期分離回路。