JPS5833749B2 - デンゲンデンアツキヨウキユウソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は特にテレビジョン受像機に使用して有効な電源
電圧供給装置に関するものである。

テレビジョン受像機においてはブラウン管の電子ビーム
を加速するために用いられる電圧は高電圧を必要とする
が、この高電圧が異常に高すぎるとブラウン管内で放電
し、それに伴ない異常電圧が周辺回路に悪影響を及ぼし
、回路素子の破損劣化の原因となる場合が多い。

また、異常に高い高電圧による電子ビームの加速は有害
なＸ線を発生しやすくする場合がある。

従来、この種の異常高圧の発生を検出あるいは防止する
ために種々の保護装置が考えられているが、従来の装置
は構成が複雑′なものが多（、また保護装置系統自体が
故障している時に異常高電圧が発生したとすると全く防
ぎようのないものが多かった。

本発明は上述のような従来装置の欠点を除去し、保護装
置系統が故障した際にも前記のような異常丸高電圧のも
とで映像を被視することができないようにした装置を提
供するものである。

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図である。

同図において、第１の電源電圧を発生する電源回路１は
当該テレビジョン受像機に具備せられる電源スィッチ２
を投入することにより動作し、テレビジョン受像機の必
要な回路に電源電圧を供給する。

上記電源回路１からの第１の電源電圧は電源電圧加算回
路３を経て非直線電源遮断機能を有する遮断回路４に導
かれる。

電源からの電力は上記遮断回路４を介してパルス発生源
である水平発振回路５に供給される。

本構成によれば、電源スイツチ２０投入直後においては
電源電圧加算回路３の出力には、はぼ前記第１の電源電
圧のみが得られ、ある印加電圧以上では遮断特性を呈す
る遮断回路４を介して水平発振回路５に電源電圧を供給
する。

この状態で水平発振回路５に印加される電源電圧は定常
動作時より低いが水平発振回路５が発振動作できるに十
分なだけ選ばれている。

水平発振回路５０発振出力は必要に応じて駆動増幅段を
介して水平出力回路６を駆動する。

水平出力回路６の電源は前記電源回路１かもの第１の電
源電圧が直接印加されており、水平出力回路６の出力に
は通常、フライバックトランス７が接続されている。

水平発振回路、５から供給された水平パルスは水平出力
回路６のフライバックトランス７によって昇圧され高圧
パルスとなる。

フライバックトランス７には高圧整流回路８が接続され
、前記高圧パルスを整流・平滑して、その出力端子９に
ブラウン管の電子ビームを加速するのに必要な陽極電圧
を得る。

一方、フライバックトランス７かも前記高圧パルス電圧
に比例したパルス電圧を取り出し、電源電圧加算回路３
に供給する。

電源電圧加算回路３はこのフライバックパルス電圧の一
部を整流し、第２の電源電圧を得る。

そして、この第２の電源電圧は前記第１の電源電圧に加
算される。

このようにして第１の電源電圧に第２の電源電圧が加算
された状態が遮断回路４を介して水平発振回路５に供給
される電源電圧の定常状態である。

この時、水平発振回路５は所定の発振周波数範囲に入る
。

フライバックトランス７からのフライバックパルスの一
部はさらにＡＦＣ回路１１に供給され、ここでのこぎり
波に整形され、かつＡＦＣ回路１１０入力端子１０に供
給される水平同期信号と位相比較して、前記水平発振回
路５の発振周波数を制御する制御電圧を発生する。

本装置の動作をさらに詳述するために、第２図に前記の
水平発振回路５への印加電源電圧と、それに伴なう水平
出力回路６の出力端子９に生ずる高電圧の時間的変化の
例を示す。

第２図ａは水平発振回路５に供給される電源電圧の遮断
回路４０入力における電圧であり、また、第２図すは高
電圧の対応する変化特性である。

第２図において、時刻ｔ。

において電源スィッチ２が投入されると第１の電源電圧
のみが電源電圧加算回路３および遮断回路４を介して水
平発振回路５に印加され、電圧Ｅ１に向って上昇する。

電源電圧がほぼＥ、に達すると水平発振回路５は発振を
開始する。

しかし、この発振周波数の周波数範囲はＡＦＣ回路１１
の動作にもかかわらず水平同期信号に同期できない周波
数にある。

すなわち、定常な発振状態に達していないことを示す。

一方、水平発振回路５の出力により駆動された水平出力
回路６はフライバックトランス７を通してフライバック
パルスを発生する。

このフライバックパルスの一部は電源電圧加算回路３で
整流されて第２の電源電圧を発生し、第１の電源電圧に
加算される。

この状態では水平発振回路５へ供給される電源電圧は第
２図ａのように時刻ｔ２でほぼ電圧Ｅ２に達し、水平発
振回路５の発振周波数はＡＦＣ回路１１０制御作用によ
り水平同期信号に引込同期した周波数で発振する。

すなわち、定常な発振状態に達する。高電圧もまた第２
図すのように水平発振回路５が発振を開始した時刻ｔ１
より徐々に上昇し、時刻ｔ２で■。

に達する。時刻ｔ２以後は定常な高電圧出力が得られる
（ｔ２〜ｔ３）。

次に第２図すに示すように時刻ｔ３以後に何らかの原因
により高電圧が正常よりも高くなった場合を説明する。

高電圧は一般にフライバックパルスに比例するが、本発
明においては電源電圧加算回路３に供給し、前記第２の
電源電圧を発生するためのパルス電圧は高電圧と比例関
係になるように配慮されている。

したがって前記第２の電源電圧は高電圧の変化に比例し
て変化する。

すなわち、異常高電圧が発生すると第２の電源電圧も上
昇し、遮断回路４が遮断領域になるような電源電圧とし
て印加される。

したがって水平発振回路５への電源電力の供給は遮断さ
れるので水平発振が停止し、異常高電圧の発生が防止さ
れる。

第３図は本発明の具体的な実施例の回路図である。

第３図において、電源回路１は電源スィッチ２を投入す
ることによって第１の電源電圧を回路に供給する。

電源電圧加算回路３はコンデンサ３１、ダイオード３２
、コンデンサ３３より構成されるが、後述のフライバッ
クトランス７の３次巻線とともに電源電圧加算手段を提
供している。

第１図に示した遮断回路４の具体的実施例として、第３
図においてはゲート端子４５を有するサイリスク（シリ
コン制御整流素子）素子４１を用いている。

遮断回路４に含まれる抵抗器４３は本発明の目的を達成
するためにそう人したもので、電源スイッチを投入した
直後、水平発振器５に発振開始できる電源電圧を供給す
るように設定される。

したがって、電源スィッチ２を投入した直後では水平発
振回路５が発振を開始できる程度の電源電圧が水平発振
回路５に供給できる。

水平発振回路５はトランジスタ５１．発振トランス５２
、コンデンサ５５によりフロラキング発振器を構成する
。

発振トランス５２には巻線５３゜巻線５４が装備されて
おり、発振に必要な帰還動作を与えるように接続されて
いる。

発振出力は巻線５６から取り出し次段の水平出力回路６
に供給される。

水平出力回路６は駆動トランジスタ６１゜駆動トランス
６２、水平出カドランジスタロ３、ダンパーダイオード
６４、共振用コンデンサ６５、水平偏向コイル６６、直
流阻止用コンデンサ６７より成り、駆動トランジスタ６
１のコレクタには駆動トランス６２を介して第１の電源
電圧が供給され、水平出カドランジスタロ３のコレクタ
へもフライバックトランス７の１次巻線７２を介して第
１の電源電圧が供給される。

フライバックトランス７０１次巻線７２の両端に発生す
るフライバックパルスを高圧巻線７３で昇圧し、ダイオ
ード８１、コンデンサ８２より成る高圧整流回路８で整
流し、ここから得られる直流高電圧を出力端子９かもブ
ラウン管（図示せず）の陽極に供給する３上記のように
高圧発生手段は水平発振回路５、水平出力回路６、フラ
イバックトランス７、高圧整流回路８を含めて構成され
ている。

フライバックトランス７の第３の巻線７４に誘起したパ
ルス電圧は高圧巻線７３に生じた高圧パルスに極く相似
となるように巻線される。

すなわち、第３の巻線７４は１次巻線７２に対し疎結合
となり、高圧巻線７３に対し密結合となるようにトラン
スコア７１に巻装される。

電源スイツチ２０投入により水平発振回路５が発振を開
始し、フライバックトランス７０１次巻線７２にフライ
バックパルスが生じると３次巻線７４にもパルス電圧が
誘起される。

３次巻線７４の一端は電源回路１に接続され、さらにコ
ンデンサ３１で交流的に短絡されているので、３次巻線
７４で得られるパルス電圧をダイオード３２、コンデン
サ３３で整流・平滑した時に得られる電圧は第２の電源
電圧となり、第１の電源電圧に加算される。

したがって、前記の電源電圧加算手段は電源電圧加算回
路３とフライバックトランス７０３次巻線７４により構
成されている。

電源電圧加算回路３の出力から抵抗器４３を介して水平
発振回路５に定常な電源電力が供給され始めると水平発
振回路５の発振周波数はＡＦＣ回路１１の動作により入
力端子１０に加えられる水平同期信号に対して引込み同
期できる範囲になる。

フライバックトランス７の高圧巻線７３のタップよりフ
ライバックパルスの一部がＡＦＣ回路１１に帰還される
。

ＡＦＣ回路１１はトランジスタ１１１．抵抗１１２，１
１３，１１８，１１９゜１２２および１２６、ダイオー
ド１１６および１１７、コンデンサ１１４，１１５，１
２１ 。

１２３および１２４、可変抵抗１２０から成り位相弁別
動作をする。

このＡＦＣ回路１１は電源回路１から電源電力が供給さ
れ、出力信号を水平発振回路５に供給し、発振周波数を
制御する。

このため定常状態では水平発振回路５の発振周波数は十
分に水平同期信号周波数に引込み同期される。

サイリスク素子４１は水平発振回路５の電源電圧供給点
に接続される第１の端子であるアノードと、接地される
第２の端子であるカソードおよびゲート端子４５を有す
る。

サイリスク素子４１のゲート端子４５と電源電圧加算回
路３の出力端子間には定常動作状態において非導通とな
るような降伏電圧に設定された定電圧素子４２が接続さ
れる。

即ち、サイリスク素子４１のアノード・カソード間は定
常状態では遮断されている。

また、サイリスク素子４１のゲート端子４５とカソード
間には動作安定のために抵抗器４４がそう人されている
。

ここで伺らかの原因でフライバックパルス電圧が上昇し
て高圧電圧が正常より高くなった場合を想定すると、第
３巻線７４の誘起パルス電圧はフライバックパルス電圧
にともなって上昇し、このため電源電圧加算回路３の出
力電圧は正常より高くなる。

電源電圧加算回路３の出力電圧が正常より高くなると、
定電圧素子４２の両端子間には定電圧素子４２の降伏電
圧以上の電圧が供給される。

この結果、サイリスク素子４１はゲート端子４５にゲー
ト電流の供給を受け、サイリスタ素子４１のアノード・
カソード間は導通する。

この時、アノード・カソード間の飽和電圧は１ｖ前後と
なる。

したがって、水平発振回路５に供給される電源電圧は等
価的に遮断されるので、発振が停止し、異常高電圧の発
生は阻止される。

なお、防止動作開始後において、サイリスク素子４１は
電源回路１かも抵抗器４３を介して保持電流が供給され
るために、電源スィッチを切って保持電流を零としない
限り、水平発振回路５が再び発振を開始することはない
。

また、抵抗器４３の値は比較的大きな値に設定可能であ
るため、抵抗器４３を介してサイリスク素子４１に流入
する保持電流は大きくならず、サイリスク素子４１が保
持電流で過熱、破損することはない。

′以上の動作説明においては定電圧素子４２の一端
を電源電圧加算回路３の出力端子に接続した場合を述べ
たが、サイリスタ素子４１のアノードへ前記定電圧素子
４２の一端を接続しても同一の効果を得ることができる
。

また、抵抗器４３０そう人箇所も電源回路１と遮断回路
４を含む間であれば任意の箇所にそう人できる。

以上に述べた本発明の実施例においては遮断回路４全介
して電源電圧を供給する対象として水平発振回路５を例
として説明したが、第３図における駆動トランジスタ６
１あるいはＡＦＣ回路１１に遮断回路４を介して電源電
圧を供給するような回路構成でも可能である。

いずれにおいても本発明の意図スるフライバックパルス
電圧のパルス発生を異常時に遮断あるいは動作停止する
ことができる。

以上のように本発明は回路がきわめて簡単で実用的であ
り、さらに、異常高圧電圧の防止あるいは感知動作は例
えば第３図の実施例でいえば水平出力回路６中のコンデ
ンサ６５の開路が原因であるような故障のみでなく、電
源回路１が何らかう故障を起こし、第１の電源電圧が高
くなったことによる原因の場合にも同様に動作し、極め
て確実で信頼性が高い装置となる。

【図面の簡単な説明】

第１図は本発明の一実施例における電源電圧供給装置の
基本ブロック図、第２図ａ、ｂは同実施例の動作を説明
するための電圧波形図、第３図は本発明の具体的な実施
例の回路図である。 １・・・・・・電源回路、２・・・・・・電源スィッチ
、３・・・・・・電源電圧加算回路、４・・・・・・遮
断回路、５・・・・・・水平発振回路、６・・・・・・
水平出力回路、７・・・・・・フライバックトランス、
８・・・・・・高圧整流回路、４１・・・・・・サイリ
スク素子（電流制御素子）、４２・・・・・・定電圧素
子、４３・・・・・・抵抗器。

Claims (1)

【特許請求の範囲】
1. １ 水平同期信号を基準として動作する水平パルス発生
   手段と、前記水平パルス発生手段に接続され、かつブラ
   ウン管に供給する高圧出力を得るための高圧パルスを発
   生する水平出力手段と、第１の電源電圧を得る第１の電
   源回路装置と、前記高圧パルスの一部を整流して第２の
   電源電圧を得る第２の電源回路装置と、前記第１の電源
   回路装置から供給される第１の電源電圧に前記第２の電
   源回路装置から供給される第２の電源電圧を重畳加算す
   る電源電圧加算手段と、その電源電圧加算手段から前記
   水平パルス発生手段へ至る給電路中に設けられた遮断回
   路を具備し、かつ、前記遮断回路は、定常時において水
   平パルスを発生させるに十分な電源電圧を前記水平パル
   ス発生手段に供給し、前記高圧パルスが正常値より高く
   なった異常時においては前記水平パルス発生手段に供給
   する電源電圧をアース側へ側路して前記水平パルスの発
   生を停止する半導体スイッチング素子を含めて構成して
   なる電源電圧供給装置。