JPS5831796B2 - デイジタル通信方式 - Google Patents
デイジタル通信方式Info
- Publication number
- JPS5831796B2 JPS5831796B2 JP5463179A JP5463179A JPS5831796B2 JP S5831796 B2 JPS5831796 B2 JP S5831796B2 JP 5463179 A JP5463179 A JP 5463179A JP 5463179 A JP5463179 A JP 5463179A JP S5831796 B2 JPS5831796 B2 JP S5831796B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- block
- data
- blocks
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、ブロック単位で時分割多重伝送を行なうディ
ジタル通信方式に関するものである。
ジタル通信方式に関するものである。
音声信号の有意部分のみをディジタル化したブロック単
位で伝送し、無音部分については何も伝送しないように
して、伝送効率を向上する時分割多重伝送のディジタル
通信方式が知られている。
位で伝送し、無音部分については何も伝送しないように
して、伝送効率を向上する時分割多重伝送のディジタル
通信方式が知られている。
例えば第１図に示すように、送信部Ｓに５１２の加入者
が収容され、受信部Ｒにも５１２の加入者が収容されて
、伝送路ＴＬが９４チヤネルの容量を有する場合、加入
者からの信号はそれぞれ符号器ＣＯＤにより所定のディ
ジタル符号に変換されてバスＢＵＳ経由でスイッチ部Ｓ
１に加えられ、音声信号の有意部分と判定されたデータ
のみがフロック単位で多重化部ＭＰＸに加えられ、一定
の待ち行列により伝送路ＴＬに順次ブロック単位で送出
される。
が収容され、受信部Ｒにも５１２の加入者が収容されて
、伝送路ＴＬが９４チヤネルの容量を有する場合、加入
者からの信号はそれぞれ符号器ＣＯＤにより所定のディ
ジタル符号に変換されてバスＢＵＳ経由でスイッチ部Ｓ
１に加えられ、音声信号の有意部分と判定されたデータ
のみがフロック単位で多重化部ＭＰＸに加えられ、一定
の待ち行列により伝送路ＴＬに順次ブロック単位で送出
される。
なお各ブロックにはブロック番号、同期信号等が付加さ
れて送出される。
れて送出される。
受信部Ｒに於いては、多重分離部ＤＭＰＸにより各加入
者別に分配され、スイッチ部Ｓ２に於いて送信部Ｓで有
意部分ではない判定された時間位置に無音データに相当
するアイドル信号ＩＤＬを挿入し、バスＢＵＳ経由でそ
れぞれ復号器ＤＥＣに加えられて復号され、送信側の加
入者からの信号と同じ時間関係の信号が受信側の加入者
に送出される。
者別に分配され、スイッチ部Ｓ２に於いて送信部Ｓで有
意部分ではない判定された時間位置に無音データに相当
するアイドル信号ＩＤＬを挿入し、バスＢＵＳ経由でそ
れぞれ復号器ＤＥＣに加えられて復号され、送信側の加
入者からの信号と同じ時間関係の信号が受信側の加入者
に送出される。
このように伝送路ＴＬのチャネル数は全加入者数よりも
少ないにも拘らず同時接続が可能となるものである。
少ないにも拘らず同時接続が可能となるものである。
第２図は送信側のバッファメモリと受信側の時間スイッ
チメモ！Ｊ Ｔ Ｓ Ｍとの説明図であり、バッファメ
モリＳＱＢは、ブロック単位のデータＡ。
チメモ！Ｊ Ｔ Ｓ Ｍとの説明図であり、バッファメ
モリＳＱＢは、ブロック単位のデータＡ。
Ｂ、Ｃ・・・・・・・・・を入力順に出力するＦＩＦＯ
（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ ）処
理のメモリであり、信号線５ＹＢＮからのブロック番号
、同期信号等の信号がバッファメモリＳＱＢからのブロ
ック単位のデータに付加回路ＭＸに於いて付加されて伝
送路ＴＬに送出される。
（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ ）処
理のメモリであり、信号線５ＹＢＮからのブロック番号
、同期信号等の信号がバッファメモリＳＱＢからのブロ
ック単位のデータに付加回路ＭＸに於いて付加されて伝
送路ＴＬに送出される。
バッファメモリＳＱＢは例えば最大１６ブロツク分のデ
ータ蓄積容量を有し、伝送路ＴＬには一定周期に９２ブ
ロツクのデータが伝送される。
ータ蓄積容量を有し、伝送路ＴＬには一定周期に９２ブ
ロツクのデータが伝送される。
送信部Ｓから伝送路ＴＬを介して伝送されたデータは、
受信部Ｒに於いて、分離回路ＥＸによりフロック番号が
抽出され、中央処理装置ＣＰＵに送られると共に時間ス
イッチＴＳＭの書込アドレスとなり、受信したデータが
時間スイッチメモリＴＳＭに書込まれる。
受信部Ｒに於いて、分離回路ＥＸによりフロック番号が
抽出され、中央処理装置ＣＰＵに送られると共に時間ス
イッチＴＳＭの書込アドレスとなり、受信したデータが
時間スイッチメモリＴＳＭに書込まれる。
即ちブロック番号が送信側の５１２の加入者対応に割当
てられていることにより、時間スイッチメモリＴＳＭの
５１２の加入者対応の領域に受信データの書込みが行な
われる。
てられていることにより、時間スイッチメモリＴＳＭの
５１２の加入者対応の領域に受信データの書込みが行な
われる。
中央処理装置ＣＰＵは交換情報に従った読出アドレスを
用いて時間スイッチメモリＴＳＭからデータを読出すも
ので、それによって所望の加入者間の通話が行なわれる
ことになる。
用いて時間スイッチメモリＴＳＭからデータを読出すも
ので、それによって所望の加入者間の通話が行なわれる
ことになる。
前述の如き従来の方式に於いては、受信側の制御が比較
的簡単であるが、送信部ＳのバッファメモリＳＱＢにデ
ータＡ、Ｂ、Ｃ，・・・・・・・・・が一旦蓄積された
後順次送出され、データＡ、Ｂ、Ｃ，・・・・・・・・
・のブロック番号がそれぞれ０，２．３、・・・・・・
・・・であるとすると、受信部Ｒの時間スイッチメモＩ
Ｊ Ｔ Ｓ Ｍには図示の如く０番地にデータＡ、２番
地にデータＢ、３番地にデータＣが書込まれ、１番地は
使用されないことになる。
的簡単であるが、送信部ＳのバッファメモリＳＱＢにデ
ータＡ、Ｂ、Ｃ，・・・・・・・・・が一旦蓄積された
後順次送出され、データＡ、Ｂ、Ｃ，・・・・・・・・
・のブロック番号がそれぞれ０，２．３、・・・・・・
・・・であるとすると、受信部Ｒの時間スイッチメモＩ
Ｊ Ｔ Ｓ Ｍには図示の如く０番地にデータＡ、２番
地にデータＢ、３番地にデータＣが書込まれ、１番地は
使用されないことになる。
即ち５１２のブロック単位のデータ領域中の９２ブロツ
ク分のみが一定周期中に使用されるに過ぎないものとな
り、時間スイッチメモＩＪ Ｔ Ｓ Ｍの使用効率が低
いものであった。
ク分のみが一定周期中に使用されるに過ぎないものとな
り、時間スイッチメモＩＪ Ｔ Ｓ Ｍの使用効率が低
いものであった。
本発明は、前述の如き従来の欠点を改善したもので、そ
の目的は受信データを蓄積するメモリを経済的に構成し
得るようにすることにある。
の目的は受信データを蓄積するメモリを経済的に構成し
得るようにすることにある。
以下実施例について詳細に説明する。
第３図は本発明の実施例の要部ブロック線図であり、第
２図と同一符号は同一部分を示し、ＴＳＭａは時間スイ
ッチメモリ、Ｍは時間スイッチメモリＴ Ｓ Ｍａに書
込んだデータのアドレスを蓄積するメモリである。
２図と同一符号は同一部分を示し、ＴＳＭａは時間スイ
ッチメモリ、Ｍは時間スイッチメモリＴ Ｓ Ｍａに書
込んだデータのアドレスを蓄積するメモリである。
時間スイッチメモリＴＳＭａは原理的には伝送路ＴＬの
一定周期のブロック数例えば９２ブロツク分のデータ蓄
積容量でも可能であるが、送信部ＳのバッファメモリＳ
ＱＢ等による遅延変動の吸収も考慮して、９２＋αブロ
ック分のデータ蓄積容量とするもので、αは例えば２８
とする。
一定周期のブロック数例えば９２ブロツク分のデータ蓄
積容量でも可能であるが、送信部ＳのバッファメモリＳ
ＱＢ等による遅延変動の吸収も考慮して、９２＋αブロ
ック分のデータ蓄積容量とするもので、αは例えば２８
とする。
即ち１２０ブロツク分のデータ蓄積容量とする。
又メモＩＪ Ｍは５１２の加入者対応の領域を有し、分
離回路ＥＸで抽出したブロック番号を中央処理装置ＣＰ
Ｕに加えると共に、ブロック番号（０〜５１１）をアド
レスとして時間スイッチメモリＴ Ｓ ＭａＯ書込アド
レスを書込み、交換情報に従った読出アドレスによりメ
モリＭの読出しが行なわれ、その読出データが時間スイ
ッチメモリＴＳＭａの読出アドレスとなって、時間スイ
ッチＴ Ｓ Ｍａからデータが読出される。
離回路ＥＸで抽出したブロック番号を中央処理装置ＣＰ
Ｕに加えると共に、ブロック番号（０〜５１１）をアド
レスとして時間スイッチメモリＴ Ｓ ＭａＯ書込アド
レスを書込み、交換情報に従った読出アドレスによりメ
モリＭの読出しが行なわれ、その読出データが時間スイ
ッチメモリＴＳＭａの読出アドレスとなって、時間スイ
ッチＴ Ｓ Ｍａからデータが読出される。
例えばデータＡ、Ｂ、Ｃ，・・・・・・・・・のブロッ
ク番号がＯ１２，３、・・・・・・・・・の場合、時間
スイッチメモＩＪ Ｔ Ｓ Ｍａの０番地から順に書込
まれたとすると、メモリＭには、０番地にＯ１１番地に
データ無し、２番地に１．３番地に２が書込まれる。
ク番号がＯ１２，３、・・・・・・・・・の場合、時間
スイッチメモＩＪ Ｔ Ｓ Ｍａの０番地から順に書込
まれたとすると、メモリＭには、０番地にＯ１１番地に
データ無し、２番地に１．３番地に２が書込まれる。
そして交換情報に従ってメモリＭの０．３．２、・・・
・・・・・・の番地順にメモＩＪＭからの読出しが行な
われたとすると、０，２．１、・・・・・・・・・の順
に読出されて時間スイッチメモリＴＳＭａの読出アドレ
スとなるので、Ａ、Ｃ，Ｂの順でデータの読出しが行な
われることになる。
・・・・・・の番地順にメモＩＪＭからの読出しが行な
われたとすると、０，２．１、・・・・・・・・・の順
に読出されて時間スイッチメモリＴＳＭａの読出アドレ
スとなるので、Ａ、Ｃ，Ｂの順でデータの読出しが行な
われることになる。
ブロック単位のデータが６４バイトからなる場合、第２
図に示す従来例の時間スイッチメモリＴＳＭの容量は、
５１２Ｘ６４Ｘ８＝２６２１４４（ビット）となるが、
本発明の実施例によれば時間スイッチメモリＴＳＭａの
容量は、１２０×６４Ｘ８＝６１４４０（ビット）、又
メモリＭの容量は５１２Ｘ９＝４６０８（ビット）とな
り、合計でも６６０４８（ビット）となるから、従来例
のＨの容量で良いことになり、経済的な構成となる。
図に示す従来例の時間スイッチメモリＴＳＭの容量は、
５１２Ｘ６４Ｘ８＝２６２１４４（ビット）となるが、
本発明の実施例によれば時間スイッチメモリＴＳＭａの
容量は、１２０×６４Ｘ８＝６１４４０（ビット）、又
メモリＭの容量は５１２Ｘ９＝４６０８（ビット）とな
り、合計でも６６０４８（ビット）となるから、従来例
のＨの容量で良いことになり、経済的な構成となる。
以上説明したように、本発明は、複数の通信チャネルか
らの情報をブロック単位で且つブロック番号を付加して
時分割多重伝送するディジタル通信方式に於いて、受信
部Ｒに全通信チャネル数よりも小さく且つ伝送路ＴＬの
チャネル数よりも大きいフロック数、例えば全通信チャ
ネル数が５１２で伝送路ＴＬのチャネル数が９２のとき
、１２０ブロツクを蓄積できる第１のメモＩＪＴＳＭａ
と、この第１のメモリＴＳＭａの情報蓄積アドレスをブ
ロック番号対応に蓄積する第２のメモリＭ、即ち通信チ
ャネルとフロック番号とを対応させたとき、前記情報蓄
積アドレスを蓄積する全通信チャネル数の領域を有する
メモリＭとを設け、この第２のメモリＭの読出情報を第
１のメモＩＪＴＳＭａの読出アドレスとしてブロック単
位の情報の読出しを行なわせるものであり、それによっ
て全通信チャネル数と同数の同時通信を可能とし、メモ
リＴＳＭａの有効利用を図ることができることにより、
メモリ容量を著しく削減し得ることになり、経済的な構
成でディジタル通信を行なうことができることになる。
らの情報をブロック単位で且つブロック番号を付加して
時分割多重伝送するディジタル通信方式に於いて、受信
部Ｒに全通信チャネル数よりも小さく且つ伝送路ＴＬの
チャネル数よりも大きいフロック数、例えば全通信チャ
ネル数が５１２で伝送路ＴＬのチャネル数が９２のとき
、１２０ブロツクを蓄積できる第１のメモＩＪＴＳＭａ
と、この第１のメモリＴＳＭａの情報蓄積アドレスをブ
ロック番号対応に蓄積する第２のメモリＭ、即ち通信チ
ャネルとフロック番号とを対応させたとき、前記情報蓄
積アドレスを蓄積する全通信チャネル数の領域を有する
メモリＭとを設け、この第２のメモリＭの読出情報を第
１のメモＩＪＴＳＭａの読出アドレスとしてブロック単
位の情報の読出しを行なわせるものであり、それによっ
て全通信チャネル数と同数の同時通信を可能とし、メモ
リＴＳＭａの有効利用を図ることができることにより、
メモリ容量を著しく削減し得ることになり、経済的な構
成でディジタル通信を行なうことができることになる。
【図面の簡単な説明】
第１図はブロック単位で時分割多重伝送するディジタル
通信方式の説明用ブロック線図、第２図は従来例の要部
ブロック線図、第３図は本発明の実施例の要部ブロック
線図である。 Ｓは送信部、ＴＬは伝送路、Ｒは受信部、ＳＱＢはバッ
ファメモリ、ＴＳＭ、ＴＳＭａは時間スイッチメモリ、
Ｍはメモリ、ＣＰＵは中央処理装置である。
通信方式の説明用ブロック線図、第２図は従来例の要部
ブロック線図、第３図は本発明の実施例の要部ブロック
線図である。 Ｓは送信部、ＴＬは伝送路、Ｒは受信部、ＳＱＢはバッ
ファメモリ、ＴＳＭ、ＴＳＭａは時間スイッチメモリ、
Ｍはメモリ、ＣＰＵは中央処理装置である。
Claims (1)
- １ 複数の通信チャネルからの情報をブロック単位でか
つブロック番号を付加して時分割多重伝送するディジタ
ル通信方式に於いて、受信部に全通信チャネル数よりも
小さく且つ伝送路のチャネル数よりも大きいフロック数
の情報を蓄積し得る第１のメモリと、該第１のメモリの
情報蓄積アドレスを前記ブロック番号対応に蓄積する第
２のメモリとを設け、該第２のメモリの読出情報を前記
第１のメモリの読出アドレスとしてブロック単位の情報
を読出し、前記全通信チャネル数と同数の同時通信を行
なうことを特徴とするディジタル通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5463179A JPS5831796B2 (ja) | 1979-05-03 | 1979-05-03 | デイジタル通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5463179A JPS5831796B2 (ja) | 1979-05-03 | 1979-05-03 | デイジタル通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55147092A JPS55147092A (en) | 1980-11-15 |
| JPS5831796B2 true JPS5831796B2 (ja) | 1983-07-08 |
Family
ID=12976094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5463179A Expired JPS5831796B2 (ja) | 1979-05-03 | 1979-05-03 | デイジタル通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831796B2 (ja) |
-
1979
- 1979-05-03 JP JP5463179A patent/JPS5831796B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55147092A (en) | 1980-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| JPS60501681A (ja) | 時分割交換システム用制御情報通信装置 | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| US4168401A (en) | Digital switching unit for a multirate time-division multiplex digital switching network | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| US3585306A (en) | Tandem office time division switching system | |
| US4190742A (en) | Process and apparatus for producing conference connections in a PCM time multiplex switching system | |
| US4054757A (en) | Conference circuit using PCM techniques | |
| DK156866B (da) | Fremgangsmaade og apparat til etablering af et antal simultane konferenceforbindelser i et pcm-tidsmultiplekssystem | |
| US4048447A (en) | PCM-TASI signal transmission system | |
| US5654967A (en) | Delay-in-frames correcting system in a PCM transmission line | |
| US5959977A (en) | Apparatus for embodying combined time switching and conference calling functions | |
| US6426951B1 (en) | Device and a method for switching data frames | |
| JPS59501439A (ja) | デマルチプレクサ回路 | |
| EP0103437B1 (en) | Improvements in or relating to digital electronic switching systems | |
| JPS5831796B2 (ja) | デイジタル通信方式 | |
| US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
| KR920009209B1 (ko) | 음성 및 데이타 합성/분리회로 | |
| US4635248A (en) | Start-stop synchronous data transmission system with a reduced redundancy | |
| US4201894A (en) | Arrangement for conversion of random to fixed data channel format | |
| IL45879A (en) | Method and arrangement for multiplexing slow data channels within standard speed pcm-tdm systems | |
| JP2854960B2 (ja) | 非同期デジタル信号多重処理回路 | |
| JP2869673B2 (ja) | データ通信システム | |
| JPS62224194A (ja) | 時分割通信方式における通話路制御方式 | |
| JP3416195B2 (ja) | 構内ディジタル電子交換機のｐｂ信号送出方法 |