JPS5828733B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPS5828733B2
JPS5828733B2 JP14273376A JP14273376A JPS5828733B2 JP S5828733 B2 JPS5828733 B2 JP S5828733B2 JP 14273376 A JP14273376 A JP 14273376A JP 14273376 A JP14273376 A JP 14273376A JP S5828733 B2 JPS5828733 B2 JP S5828733B2
Authority
JP
Japan
Prior art keywords
silicon
nitride film
silicon nitride
mask
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14273376A
Other languages
Japanese (ja)
Other versions
JPS5367364A (en
Inventor
亮 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14273376A priority Critical patent/JPS5828733B2/en
Publication of JPS5367364A publication Critical patent/JPS5367364A/en
Publication of JPS5828733B2 publication Critical patent/JPS5828733B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関する。[Detailed description of the invention] The present invention relates to a method for manufacturing a semiconductor device.

高密度の半導体装置を得るには、その製造過程において
、不純物拡散マスクの開孔幅を微細に得られるかどうか
が重要な要素となる。
In order to obtain a high-density semiconductor device, an important factor in the manufacturing process is whether or not the opening width of the impurity diffusion mask can be made fine.

従来、この不純物拡散マスクは一般的には半導体基板主
表面に形成された酸化膜を写真蝕刻技術による選択エツ
チングすることによって得る。
Conventionally, this impurity diffusion mask is generally obtained by selectively etching an oxide film formed on the main surface of a semiconductor substrate using photolithography.

しかし、この方法は光の回折現象および酸化膜のエツチ
ング速度のばらつき等により開孔幅に制限がなされてい
た。
However, this method has limitations on the opening width due to light diffraction phenomena and variations in the etching rate of the oxide film.

また他の方法として半導体基板の選択酸化方法で不純物
拡散マスクを形成する方法がある。
Another method is to form an impurity diffusion mask by selectively oxidizing a semiconductor substrate.

すなわち、第1図aないしdで示す如く、まずシリコン
基板1の主表面を水蒸気雰囲気中で熱処理することによ
り、ここに膜厚的50OAのシリコン熱酸化膜2を形成
し、この上面に膜厚約1ooo人のシリコン窒化膜3を
例えばCVD (Chem 1calVapour D
eposition )方法で形成する(第1図a)。
That is, as shown in FIGS. 1A to 1D, first, the main surface of the silicon substrate 1 is heat-treated in a steam atmosphere to form a silicon thermal oxide film 2 with a film thickness of 50 OA, and a film thickness of 50 OA is formed on this upper surface. For example, CVD (Chem 1cal Vapor D)
(eposition) method (FIG. 1a).

次に前記シリコン窒化膜3を写真蝕刻技術による選択エ
ツチング方法でエツチングし、開孔形成領域以外の領域
部のシリコン窒化膜を除去する(第1図b)。
Next, the silicon nitride film 3 is etched by a selective etching method using photolithography to remove the silicon nitride film in areas other than the opening forming area (FIG. 1b).

そして再び水蒸気雰囲気中で熱処理をすることにより、
前記シリコン窒化膜3が被覆されていない領域部のシリ
コン熱酸化膜2を膜厚的1.5μ程度に生成させる(第
1図C)。
Then, by heat treatment again in a steam atmosphere,
A silicon thermal oxide film 2 is formed to a thickness of about 1.5 μm in the region not covered with the silicon nitride film 3 (FIG. 1C).

その後前記シリコン窒化膜3を全て除去した後、シリコ
ン熱酸化膜2をシリコン基板1の一部が露出するまでエ
ツチングを行う。
After the silicon nitride film 3 is completely removed, the silicon thermal oxide film 2 is etched until a part of the silicon substrate 1 is exposed.

しかしながらこのような方法においても前述した方法と
同様な理由で開孔幅に匍]限がなされ、その最小値は約
5μ程度であった。
However, even in this method, there is a limit on the opening width for the same reason as in the above-mentioned method, and the minimum value is about 5 μm.

したがって本発明の目的はより微細寸法の不純物拡散マ
スクを形成し、これにより高集積化を図った半導体装置
の製造方法を提供するものである。
Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that is highly integrated by forming an impurity diffusion mask with finer dimensions.

このような目的を達成するために本発明は、シリコン基
板表面に形成されたシリコン酸化膜上にシリコン窒化膜
からなるマスクを形成する工程と、水蒸気雰囲気中で熱
処理をすることにより選択酸化をすると同時に前記シリ
コン窒化膜端辺下のシリコン基板表面にシリコン窒化膜
を形成する工程と、前記マスクを除去した後、酸化性雰
囲気中で熱処理する工程と、シリコン基板上面のシリコ
ン酸化膜をシリコン基板表面に形成されている前記シリ
コン窒化膜が露出するまでエツチングし、その後シリコ
ン窒化膜を除去する工程とからなるものである。
In order to achieve such an object, the present invention includes a step of forming a mask made of a silicon nitride film on a silicon oxide film formed on the surface of a silicon substrate, and selective oxidation by heat treatment in a steam atmosphere. At the same time, a step of forming a silicon nitride film on the surface of the silicon substrate under the edge of the silicon nitride film, a step of heat-treating in an oxidizing atmosphere after removing the mask, and a step of forming a silicon oxide film on the upper surface of the silicon substrate on the surface of the silicon substrate. This step consists of etching until the silicon nitride film formed on the surface is exposed, and then removing the silicon nitride film.

以下、実施例を用いて本発明の詳細な説明する。Hereinafter, the present invention will be explained in detail using Examples.

第2図aないしdは本発明に係る半導体装置の製造方法
の一実施例の要部を示す断面工程図である。
FIGS. 2a to 2d are cross-sectional process diagrams showing essential parts of an embodiment of the method for manufacturing a semiconductor device according to the present invention.

以下工程順に説明する。第2図C:再1図においてCの
工程までなされたシリコン基板1を用意する。
The steps will be explained below in order. FIG. 2C: A silicon substrate 1 which has been subjected to the step C in FIG. 1 is prepared.

この場合、選択酸化のマスクとなったシリコン窒化膜3
の端部下のシリコン熱酸化膜2′には幅約1μのシリコ
ン窒化膜4が形成されることが従来から知られている。
In this case, the silicon nitride film 3 that served as a mask for selective oxidation
It is conventionally known that a silicon nitride film 4 having a width of approximately 1 μm is formed on the silicon thermal oxide film 2' under the end of the silicon oxide film 2'.

これはシリコン窒化膜3をマスクにして水蒸気雰囲気中
で高温処理をすると(第1図C参照)、水蒸気の水分と
マスクであるシリコン窒化膜3とでSi3N4+H2O
−’)Si02+NH3の反応が起り、これにより発生
したNH3が選択酸化で生ずるシリコン酸化膜2中を拡
散し、シリコン基板1とSi十NH3→Si3N4+H
2のような反応が生じてシリコン窒化膜4が形成される
のである。
When high-temperature treatment is performed in a steam atmosphere using the silicon nitride film 3 as a mask (see Figure 1C), the moisture in the steam and the silicon nitride film 3 acting as a mask combine to form Si3N4+H2O.
-') A reaction of Si02 + NH3 occurs, and the NH3 generated thereby diffuses in the silicon oxide film 2 produced by selective oxidation, and connects to the silicon substrate 1 and Si + NH3 → Si3N4 + H
A reaction as shown in 2 occurs and a silicon nitride film 4 is formed.

第2図C:再当なエツチング液で選択酸化の際マスクと
なったシリコン窒化膜3を全て除去する。
FIG. 2C: The silicon nitride film 3, which served as a mask during selective oxidation, is completely removed using a suitable etching solution.

第2図C:再び酸化性の雰囲気中で熱処理を施こすこと
により前記シリコン熱酸化膜2および7をさらに生成さ
せる。
FIG. 2C: The silicon thermal oxide films 2 and 7 are further formed by performing heat treatment again in an oxidizing atmosphere.

この場合、前記シリコン窒化膜4上のシリコン熱酸化膜
2“は前記シリコン窒化膜4がマスクとなり酸化性の雰
囲気中の酸素と半導体のシリコンの反応を遮蔽すること
からこれ以上膜厚を増大することはなく、この領域は他
の領域部のシリコン熱酸化膜に対して凹陥部5が形成さ
れる。
In this case, the silicon thermal oxide film 2'' on the silicon nitride film 4 becomes thicker because the silicon nitride film 4 acts as a mask and blocks the reaction between oxygen in the oxidizing atmosphere and silicon in the semiconductor. Instead, a recess 5 is formed in this region with respect to the silicon thermal oxide film in other regions.

第2図d:シリコン基板1主表面に形成されているシリ
コン熱酸化膜を前記シリコン窒化膜40表面が露出する
までエツチングする。
FIG. 2d: The silicon thermal oxide film formed on the main surface of the silicon substrate 1 is etched until the surface of the silicon nitride film 40 is exposed.

そして露出されたシリコン窒化膜4のみをエツチングし
てシリコン基板1の一部領域を露出させる。
Then, only the exposed silicon nitride film 4 is etched to expose a partial region of the silicon substrate 1.

このようにすれば、開孔部はシリコン窒化膜4が形成さ
れている領域に形成され、前記シリコン窒化膜の幅は約
1μ程度であることから幅約1μの開孔部が得られるこ
とになる。
In this way, the opening is formed in the region where the silicon nitride film 4 is formed, and since the width of the silicon nitride film is about 1 μ, an opening with a width of about 1 μ can be obtained. Become.

またこのようにすれば開孔部形成において従来の如(写
真蝕刻技術による選択エツチングを行なわないためマス
クずれ等がな(再現性に優れ、かつマスク欠陥によるパ
ターン欠陥も生ずることはない。
In addition, in this case, in the formation of the openings, there is no mask shift or the like because selective etching by photolithography is not performed as in the conventional method (reproducibility is excellent, and pattern defects due to mask defects do not occur).

なお、シリコン窒化膜4の膜厚は一般的には小さいもの
であることから、これを犬とするため、第1図Cの工程
において、できるだけ高温で熱処理をすることにより、
シリコン窒化膜3と水分との反応によって生ずるNH3
の発生量を犬とさせ、また第2図Cの工程において、酸
化の際のマスクとして耐えられるよう酸化温度を900
℃以下にし、かつ酸化時の水蒸気を1気圧以上にすると
良好な結果が得られることが実験的に証明された。
Note that since the thickness of the silicon nitride film 4 is generally small, in order to reduce the thickness of the silicon nitride film 4, heat treatment is performed at as high a temperature as possible in the step shown in FIG.
NH3 generated by the reaction between silicon nitride film 3 and moisture
In the process shown in Figure 2C, the oxidation temperature was set at 900°C so that it could withstand the oxidation as a mask.
It has been experimentally proven that good results can be obtained when the temperature is below 0.degree. C. and the water vapor during oxidation is above 1 atm.

本実施例では、拡散深さが一様な不純物拡散層形成の際
のマスクを形成する方法について述べたものであるが、
特に不純物拡散層の深さが小なる場合、電極を形成する
際に不純物拡散層の周辺部において強いストレスが加わ
り、その結果この部分に電極材料の異常拡散が惹起され
PN接合不良が生ずる。
This example describes a method for forming a mask when forming an impurity diffusion layer with a uniform diffusion depth.
In particular, when the depth of the impurity diffusion layer is small, strong stress is applied to the peripheral portion of the impurity diffusion layer when forming the electrode, and as a result, abnormal diffusion of the electrode material is induced in this portion, resulting in a PN junction failure.

そのために従来では不純物拡散層の周辺部の拡散深さを
犬としていた。
For this reason, in the past, the diffusion depth at the periphery of the impurity diffusion layer was determined to be deep.

以下、このような構成における不純物拡散層を微細に形
成する際のマスク形成方法について第3図aないしCで
示す要部工程図を用いて工程順に説明する。
Hereinafter, a mask forming method for forming a fine impurity diffusion layer in such a structure will be explained in order of steps using the main part process diagrams shown in FIGS. 3A to 3C.

第3図C:露出図dで示した構成からなるシリコン基板
1を用意し、シリコン基板1の露出部にシリコン基板1
と異なる導電型の不純物を拡散して不純物拡散層6を形
成する。
FIG. 3C: Prepare a silicon substrate 1 having the configuration shown in exposure diagram d, and place the silicon substrate 1 on the exposed part of the silicon substrate 1.
An impurity diffusion layer 6 is formed by diffusing impurities of a conductivity type different from that of the first and second conductivity types.

第3図b:シリコン酸化膜のみをエツチングするエツチ
ング液でシリコン酸化膜2および2′をシリコン酸化膜
2′の膜厚外だけエツチングし、シリコン基板1の一部
表面を露出させる。
FIG. 3b: Using an etching solution that etches only the silicon oxide film, the silicon oxide films 2 and 2' are etched only beyond the thickness of the silicon oxide film 2', so that a part of the surface of the silicon substrate 1 is exposed.

第3図C:露出されたシリコン基板1面にシリコン基板
1と異なる導電型の不純物を拡散して比較的薄い不純物
拡散層6′を形成する。
FIG. 3C: An impurity of a conductivity type different from that of the silicon substrate 1 is diffused into the exposed surface of the silicon substrate 1 to form a relatively thin impurity diffusion layer 6'.

このようにすれば、電極形成の際のストレスが加わる部
分において、不純物拡散層の深さを犬とでき、しかも深
さが犬なる部分の不純物拡散層幅は約1μと小なるため
従来と比較して極めて高密度の不純物拡散層を得ること
ができる。
In this way, the depth of the impurity diffusion layer can be reduced in the area where stress is applied during electrode formation, and the width of the impurity diffusion layer in the area where the depth is reduced is as small as approximately 1μ, compared to conventional methods. As a result, an impurity diffusion layer with extremely high density can be obtained.

本実施例においては拡散層形域を一般的に述べたもので
あるが、バイパーラトランジスタのエミツタ層あるいは
MIS型トランジスタのソース領域、ドレイン領域形成
等に応用できるものである。
In this embodiment, the diffusion layer region is generally described, but it can be applied to the formation of the emitter layer of a bipolar transistor or the source region and drain region of an MIS type transistor.

以上述べたように本発明に係る半導体装置の製造方法に
よれば、より微細寸法の不純物拡散マスクを形成でき、
これにより高集積化を図ることができる。
As described above, according to the method for manufacturing a semiconductor device according to the present invention, an impurity diffusion mask with finer dimensions can be formed,
This makes it possible to achieve high integration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aないしdは従来における半導体装置の製造方法
の一例を示す要部断面工程図、第2図aないしdは本発
明に係る半導体装置の製造方法一実施例の要部を示す断
面工程図、第3図aないしCは本発明に係る半導体装置
の製造方法の他の実施例の要部を示す断面工程図である
。 1・・・・・・シリコン基板、2,2′・・・・・・シ
リコン熱酸化膜、3,4・・・・・・シリコン窒化膜、
5・・・・・・凹陥部、6、σ・・・・・・不純物拡散
層。
1A to 1D are cross-sectional process diagrams showing essential parts of an example of a conventional semiconductor device manufacturing method, and FIGS. 2A to 2D are sectional process diagrams showing essential parts of an embodiment of a semiconductor device manufacturing method according to the present invention. 3A to 3C are cross-sectional process diagrams showing essential parts of another embodiment of the method for manufacturing a semiconductor device according to the present invention. 1... Silicon substrate, 2, 2'... Silicon thermal oxide film, 3, 4... Silicon nitride film,
5... Concave portion, 6, σ... Impurity diffusion layer.

Claims (1)

【特許請求の範囲】 1 シリコン基板表面に形成されたシリコン酸化膜上に
シリコン窒化膜からなるマスクを形成する工程と、水蒸
気雰囲気中で熱処理することにより選択酸化すると同時
に前記マスク端辺下のシリコン基板表面にシリコン窒化
膜を形成する工程と、前記マスクを除去した後、酸化性
雰囲気中で熱処理する工程と、シリコン基板上面のシリ
コン酸化膜をシリコン基板表面に形成されている前記シ
リコン窒化膜が露出するまでエツチングし、その後前記
シリコン窒化膜を除去する工程とを含むことを特徴とす
る半導体装置の製造方法。 2 シリコン基板表面に形成されたシリコン酸化膜上に
シリコン窒化膜からなるマスクを形成する工程と、水蒸
気雰囲気中で熱処理することにより選択酸化すると同時
に、前記マスク端辺下のシリコン基板表面にシリコン窒
化膜を形成する工程と、前記マスクを除去した後、酸化
性雰囲気中で熱処理をする工程と、シリコン基板上面の
シリコン酸化膜をシリコン基板表面に形成されている前
記シリコン窒化膜が露出するまでエツチングし、その後
前記シリコン窒化膜を除去する工程と、前記シリコン窒
化膜を除去することにより露出されたシリコン基板面に
不純物を拡散する工程と、前記マスクを形成した領域部
のシリコン酸化膜を除去し、露出されたシリコン基板面
に不純物を拡散する工程とを含むことを特徴とする半導
体装置の製造方法。
[Claims] 1. A step of forming a mask made of a silicon nitride film on a silicon oxide film formed on the surface of a silicon substrate, and selectively oxidizing the silicon under the edge of the mask by heat treatment in a steam atmosphere. a step of forming a silicon nitride film on the surface of the substrate; a step of heat-treating in an oxidizing atmosphere after removing the mask; A method of manufacturing a semiconductor device, comprising the steps of: etching the silicon nitride film until it is exposed; and then removing the silicon nitride film. 2. Forming a mask made of a silicon nitride film on the silicon oxide film formed on the surface of the silicon substrate, selectively oxidizing the silicon nitride film by heat treatment in a water vapor atmosphere, and at the same time forming a silicon nitride film on the silicon substrate surface under the edge of the mask. a step of forming a film; a step of heat-treating in an oxidizing atmosphere after removing the mask; and etching the silicon oxide film on the top surface of the silicon substrate until the silicon nitride film formed on the surface of the silicon substrate is exposed. After that, a step of removing the silicon nitride film, a step of diffusing impurities into the silicon substrate surface exposed by removing the silicon nitride film, and a step of removing the silicon oxide film in the region where the mask is formed are performed. 1. A method for manufacturing a semiconductor device, comprising the steps of: diffusing impurities into an exposed silicon substrate surface.
JP14273376A 1976-11-27 1976-11-27 Manufacturing method of semiconductor device Expired JPS5828733B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14273376A JPS5828733B2 (en) 1976-11-27 1976-11-27 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14273376A JPS5828733B2 (en) 1976-11-27 1976-11-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5367364A JPS5367364A (en) 1978-06-15
JPS5828733B2 true JPS5828733B2 (en) 1983-06-17

Family

ID=15322304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14273376A Expired JPS5828733B2 (en) 1976-11-27 1976-11-27 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5828733B2 (en)

Also Published As

Publication number Publication date
JPS5367364A (en) 1978-06-15

Similar Documents

Publication Publication Date Title
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
US4210689A (en) Method of producing semiconductor devices
JPH03145730A (en) Manufacture of ic semiconductor device
US4465705A (en) Method of making semiconductor devices
JPH0516173B2 (en)
JPS5828733B2 (en) Manufacturing method of semiconductor device
JPS6115579B2 (en)
US3801383A (en) Method for alignment of diffusion masks for semiconductors
JPH088262A (en) Manufacture of semiconductor device
JPS6118348B2 (en)
US4012763A (en) Semiconductor device having insulator film with different prescribed thickness portions
JP2594697B2 (en) Method for manufacturing semiconductor device
JP2674964B2 (en) Method for manufacturing semiconductor device
JPS5975667A (en) Manufacture of semiconductor device
JPS6339103B2 (en)
JPS61136233A (en) Manufacture of semiconductor device
JPS6081863A (en) Manufacture of semiconductor device
JPH0117256B2 (en)
JPH04216651A (en) Manufacture of semiconductor device
JPH01162351A (en) Manufacture of semiconductor device
JPH01123471A (en) Manufacture of semiconductor device
JPS594078A (en) Manufacture of semiconductor device
JPS6054777B2 (en) Manufacturing method of semiconductor device
JPH0570931B2 (en)
JPS58216436A (en) Preparation of semiconductor device