JPS5826683B2 - パルス幅変調方式による電力増幅回路 - Google Patents
パルス幅変調方式による電力増幅回路Info
- Publication number
- JPS5826683B2 JPS5826683B2 JP51082546A JP8254676A JPS5826683B2 JP S5826683 B2 JPS5826683 B2 JP S5826683B2 JP 51082546 A JP51082546 A JP 51082546A JP 8254676 A JP8254676 A JP 8254676A JP S5826683 B2 JPS5826683 B2 JP S5826683B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- output
- signal
- oscillator
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はパルス幅変調方式による電力増幅回路に係り、
パルス幅変調波の基本パルスに対する変調分のみにより
スイッチングして負荷に正あるいは負の電源より直接電
流を供給し、また、無信号時負荷に電流を流さないよう
にすることにより、無信号時の雑音特性及び電力利用効
率等を向上しうる電力増幅回路を提供することを目的と
する。
パルス幅変調波の基本パルスに対する変調分のみにより
スイッチングして負荷に正あるいは負の電源より直接電
流を供給し、また、無信号時負荷に電流を流さないよう
にすることにより、無信号時の雑音特性及び電力利用効
率等を向上しうる電力増幅回路を提供することを目的と
する。
第１図は従来のパルス幅変調方式による電力増幅回路の
１例のブロック系統図を示す。
１例のブロック系統図を示す。
同図中、入力端子１より入来した交流信号は帰還回路５
よりの矩形波と重畳された後積分器２に供給され、ここ
でパルス幅変調される。
よりの矩形波と重畳された後積分器２に供給され、ここ
でパルス幅変調される。
積分器２の出力パルス幅変調波はバッファアンプ３を経
て終段スイッチング回路４に供給され、これをオン、オ
フ制御する。
て終段スイッチング回路４に供給され、これをオン、オ
フ制御する。
スイッチング回路４よりオン、オフの時電力増幅されて
取り出された出力信号は帰還回路５に印加される一方、
出力端子６より低域フィルタ（図示せず）を通して負荷
７に印加される。
取り出された出力信号は帰還回路５に印加される一方、
出力端子６より低域フィルタ（図示せず）を通して負荷
７に印加される。
このパルス幅変調方式による電力増幅回路、すなわちい
わゆる０級アンプは、終段スイッチング回路４における
増幅素子をスイッチング制御するようにしているため、
増幅素子の発熱が殆どない。
わゆる０級アンプは、終段スイッチング回路４における
増幅素子をスイッチング制御するようにしているため、
増幅素子の発熱が殆どない。
一方、従来の他の電力増幅回路にはその動作点の別によ
りＡ級、Ｂ級、ＡＢ級等があったが、これらはいずれも
アイドリング電流を流す必要があり、又増幅素子の活性
領域において動作させているため、多量の増幅出力を取
り出すためには多量の素子内損失となって発熱すること
により、電力利用効率が悪いという欠点があった。
りＡ級、Ｂ級、ＡＢ級等があったが、これらはいずれも
アイドリング電流を流す必要があり、又増幅素子の活性
領域において動作させているため、多量の増幅出力を取
り出すためには多量の素子内損失となって発熱すること
により、電力利用効率が悪いという欠点があった。
一例をあげると最も効率の良いＢ級プッシュプル増幅回
路でもその最大出力時において約７０％位である。
路でもその最大出力時において約７０％位である。
これに対し、第１図に示す０級アンプは前述したように
増幅素子の発熱が殆どなく上記の他の電力増幅回路に比
し電力利用効率が良い。
増幅素子の発熱が殆どなく上記の他の電力増幅回路に比
し電力利用効率が良い。
然るに、従来の０級アンプは無信号時、積分器２におい
てデユーティ・サイクル５０％の矩形波が出力され負荷
Ｔに電流が流れていた。
てデユーティ・サイクル５０％の矩形波が出力され負荷
Ｔに電流が流れていた。
このため、負荷７が例えばスピーカであると、高調波を
多く含んだパルス電圧が加えられることになり、無信号
暗雑音が発生し易くなり、また音声変換効率をより向上
できない等の欠点があった。
多く含んだパルス電圧が加えられることになり、無信号
暗雑音が発生し易くなり、また音声変換効率をより向上
できない等の欠点があった。
本発明は上記欠点を除去したものであり、以下第２図及
び第３図Ａ−Ｆと共にその１実施例につき説明する。
び第３図Ａ−Ｆと共にその１実施例につき説明する。
第２図は本発明になるパルス幅変調方式による電力増幅
回路の１実施例のブロック系統図、第３図Ａ−Ｆは夫々
第２図の動作説明用タイムチャートを示す。
回路の１実施例のブロック系統図、第３図Ａ−Ｆは夫々
第２図の動作説明用タイムチャートを示す。
第２図において、入力端子８，８′間に入来した交流信
号は、パルス幅変調器９に加えられ、ここでクロック発
振器１０よりの所定繰り返し周波数でデユーティ・サイ
クル５０％の矩形波に同期し、かつ、入力の振幅に比例
してパルス幅変調される。
号は、パルス幅変調器９に加えられ、ここでクロック発
振器１０よりの所定繰り返し周波数でデユーティ・サイ
クル５０％の矩形波に同期し、かつ、入力の振幅に比例
してパルス幅変調される。
パルス幅変調器９の出力パルス幅変調波は第３図Ａにａ
で示す如くになり、２人力ナンドゲート１５の一方の入
力端子に印加される一方、インバータ１２で位相反転さ
れて第３図ＣにＣで示す如きパルス幅変調波とされた後
２人力ナンドゲート１４の一方の入力端子に印加される
。
で示す如くになり、２人力ナンドゲート１５の一方の入
力端子に印加される一方、インバータ１２で位相反転さ
れて第３図ＣにＣで示す如きパルス幅変調波とされた後
２人力ナンドゲート１４の一方の入力端子に印加される
。
一方、クロック発振器１０の出力パルスは遅延回路１１
に供給され、ここで上記パルス幅変調波ａとの時間合わ
せをされて第３図Ｂに示す如き信号すとされる。
に供給され、ここで上記パルス幅変調波ａとの時間合わ
せをされて第３図Ｂに示す如き信号すとされる。
この遅延回路１１の出力パルスｂは上記２人力ナンドゲ
ート１４の他方の入力端子に印加される一方、インバー
タ１３で位相反転されて第３図りにｄで示す如きパルス
とされた後上記２人カナンドゲート１５の他方の入力端
子に印加される。
ート１４の他方の入力端子に印加される一方、インバー
タ１３で位相反転されて第３図りにｄで示す如きパルス
とされた後上記２人カナンドゲート１５の他方の入力端
子に印加される。
これにより、ナントゲート１４の出力は第３図Ｅにｅで
示す如く入力交流信号の正極性成分がパルス幅変調され
た場合のデユーティ・サイクル５０％のクロックパルス
ｂのパルス幅よリモ狭い変調波が印加されたときには、
パルス幅変調波ａのデユーティ・サイクル５０％のクロ
ックパルスに対する変調分のみがローレベルの信号とし
て取り出される。
示す如く入力交流信号の正極性成分がパルス幅変調され
た場合のデユーティ・サイクル５０％のクロックパルス
ｂのパルス幅よリモ狭い変調波が印加されたときには、
パルス幅変調波ａのデユーティ・サイクル５０％のクロ
ックパルスに対する変調分のみがローレベルの信号とし
て取り出される。
同様に、ナントゲート１５の出力は第３図Ｆにｆで示す
如く入力交流信号の負極性成分がパルス幅変調された場
合のデユーティ・サイクル５０％のクロックパルスｂの
パルス幅よリモ広い変調波が印加されたときには、パル
ス幅変調波ａのデユーティ・サイクル５０％のクロック
パルスに対する変調分のみがローレベルの信号として取
り出される。
如く入力交流信号の負極性成分がパルス幅変調された場
合のデユーティ・サイクル５０％のクロックパルスｂの
パルス幅よリモ広い変調波が印加されたときには、パル
ス幅変調波ａのデユーティ・サイクル５０％のクロック
パルスに対する変調分のみがローレベルの信号として取
り出される。
上記信号ｅは、そのローレベルの信号の期間中、バッフ
ァアンプ１６を経て、例えばトランジスタ等の増幅機能
を有するスイッチング素子１８をスイッチングする。
ァアンプ１６を経て、例えばトランジスタ等の増幅機能
を有するスイッチング素子１８をスイッチングする。
そして、スイッチング素子１８のスイッチングにより、
低域フィルタ（図示せず）を通して端子２０と接地間に
接続された負荷２１に正の電源Ｖから直接電流を供給す
る。
低域フィルタ（図示せず）を通して端子２０と接地間に
接続された負荷２１に正の電源Ｖから直接電流を供給す
る。
また、上記信号ｆも、そのローレベルの信号の期間中、
バッファアンプ１７を経て、例えばトランジスタ等の増
幅機能を有するスイッチング素子１９をスイッチングす
る。
バッファアンプ１７を経て、例えばトランジスタ等の増
幅機能を有するスイッチング素子１９をスイッチングす
る。
そして、スイッチング素子１９のスイッチングにより、
上記の負荷２１に負の電源−■から直接電流を供給する
。
上記の負荷２１に負の電源−■から直接電流を供給する
。
次に無信号時の場合の動作につき説明するに、無信号時
はパルス幅変調器９の出力信号はクロック発振器１０の
出力矩形波と同一のデユーティ・サイクル５０％の無変
調の矩形波であるため、スイッチング素子１８，１９は
いずれもオフ状態を保ち、オンになることはない。
はパルス幅変調器９の出力信号はクロック発振器１０の
出力矩形波と同一のデユーティ・サイクル５０％の無変
調の矩形波であるため、スイッチング素子１８，１９は
いずれもオフ状態を保ち、オンになることはない。
従って、負荷２１には電流は全く流れない。
これにより、無信号時に発生する雑音を大幅に低減でき
、音声変換効率を向上することができる。
、音声変換効率を向上することができる。
また、スイッチング素子１８ 、１９を、例えば更に２
つスイッチング素子を設けてブリッジ形のスイッチング
素子群を構成しても良く、その他種々の形態の違ったス
イッチング素子群を構成でき、かつ、これを簡単に駆動
することができる。
つスイッチング素子を設けてブリッジ形のスイッチング
素子群を構成しても良く、その他種々の形態の違ったス
イッチング素子群を構成でき、かつ、これを簡単に駆動
することができる。
なお、上記実施例において、スイッチング素子１８．１
９は、それぞれのスイッチングにより、負荷に正の電源
あるいは負の電源からの直接電流を供給するよう構威し
さえすればよく、増幅機能を有するスイッチング素子で
あれば如何なるものでもよい。
９は、それぞれのスイッチングにより、負荷に正の電源
あるいは負の電源からの直接電流を供給するよう構威し
さえすればよく、増幅機能を有するスイッチング素子で
あれば如何なるものでもよい。
さらにこのスイッチング素子は、トランス結合のように
、１次側に流れる電流の向きによって、２次側に接続す
る負荷に交流電流を供給するといったものではないから
、トランスがもっている欠点、すなわち、重量寸法の制
限による１次側のインダクタンス不足に起因した低音域
での周波数特性劣化を除去することができる。
、１次側に流れる電流の向きによって、２次側に接続す
る負荷に交流電流を供給するといったものではないから
、トランスがもっている欠点、すなわち、重量寸法の制
限による１次側のインダクタンス不足に起因した低音域
での周波数特性劣化を除去することができる。
上述の如く、本発明になるパルス幅変調方式による電力
増幅回路は、所定周期のデユーティ・サイクル５０多の
パルスを出力する発振器と、該発振器の上記パルスに同
期し入力信号の振幅に比例してパルス幅変調された変調
波を出力するパルス幅変調器と、該発振器の出力と該パ
ルス幅変調器の出力変調波とにより上記変調波の上記入
力交流信号の正極性成分に対応する変調分のみを取り出
す第１の信号伝送手段と、この第１の信号伝送手段の出
力によってスイッチングされ正の電源を負荷に接続する
第１のスイッチング素子と、該発振器の出力と該パルス
幅変調器の出力変調波とにより上記変調波の上記入力交
流信号の負極性の取分に対応する変調分のみを取り出す
第２の信号伝送手段と、この第２の信号伝送手段の出力
によってスイッチングされ負の電源を該負荷に接続する
第２のスイッチング素子とよりなり、該第１あるいは第
２のスイッチング素子のスイッチングにより該負荷に賦
圧あるいは負の電源より直接電流を供給するよう構成し
たため、無信号時の出力を原理的に全く無くすことがで
き、従って無信号時における雑音の発生を原理的に全く
なくすことができ、電力利用効率及び音声変換効率を従
来にくらべて向上することができ、また、本発明に用い
られるスイッチング素子は電源と負荷との間を直接スイ
ッチングしており、トランス結合を用いて結合する必要
がないから、トランス結合の欠点、すなわち、重量、寸
法の制限による１次側のインダクタンス不足に起因した
低音域での周波数特性劣化を除去でき、スイッチング素
子の信頼性を大幅に向上でき、さらに入力交流信号の正
あるいは負極性成分によるパルス幅変調波のデユーティ
・サイクル５０％のクロックパルスに対する変調分のみ
により夫々側々のスイッチング素子をスイッチングする
ため、負荷に正あるいは負の電源から直接電流を供給す
ることができるので、入力交流信号に対して忠実な電力
増幅出力信号を取り出すことができる等の特長を有する
ものである。
増幅回路は、所定周期のデユーティ・サイクル５０多の
パルスを出力する発振器と、該発振器の上記パルスに同
期し入力信号の振幅に比例してパルス幅変調された変調
波を出力するパルス幅変調器と、該発振器の出力と該パ
ルス幅変調器の出力変調波とにより上記変調波の上記入
力交流信号の正極性成分に対応する変調分のみを取り出
す第１の信号伝送手段と、この第１の信号伝送手段の出
力によってスイッチングされ正の電源を負荷に接続する
第１のスイッチング素子と、該発振器の出力と該パルス
幅変調器の出力変調波とにより上記変調波の上記入力交
流信号の負極性の取分に対応する変調分のみを取り出す
第２の信号伝送手段と、この第２の信号伝送手段の出力
によってスイッチングされ負の電源を該負荷に接続する
第２のスイッチング素子とよりなり、該第１あるいは第
２のスイッチング素子のスイッチングにより該負荷に賦
圧あるいは負の電源より直接電流を供給するよう構成し
たため、無信号時の出力を原理的に全く無くすことがで
き、従って無信号時における雑音の発生を原理的に全く
なくすことができ、電力利用効率及び音声変換効率を従
来にくらべて向上することができ、また、本発明に用い
られるスイッチング素子は電源と負荷との間を直接スイ
ッチングしており、トランス結合を用いて結合する必要
がないから、トランス結合の欠点、すなわち、重量、寸
法の制限による１次側のインダクタンス不足に起因した
低音域での周波数特性劣化を除去でき、スイッチング素
子の信頼性を大幅に向上でき、さらに入力交流信号の正
あるいは負極性成分によるパルス幅変調波のデユーティ
・サイクル５０％のクロックパルスに対する変調分のみ
により夫々側々のスイッチング素子をスイッチングする
ため、負荷に正あるいは負の電源から直接電流を供給す
ることができるので、入力交流信号に対して忠実な電力
増幅出力信号を取り出すことができる等の特長を有する
ものである。
第１図は従来回路の１例のブロック系統図、第２図は本
発明回路の１実施例のブロック系統図、第３図Ａ−Ｆは
夫々第２図の動作説明用タイムチャートである。 ９・・・・・・パルス幅変調器、１０・・・・・・発振
器、１１・・・・・・遅延回路、１６，１７・・・・・
・バッファアンプ、１８．１９・・・・・・スイッチン
グ素子。
発明回路の１実施例のブロック系統図、第３図Ａ−Ｆは
夫々第２図の動作説明用タイムチャートである。 ９・・・・・・パルス幅変調器、１０・・・・・・発振
器、１１・・・・・・遅延回路、１６，１７・・・・・
・バッファアンプ、１８．１９・・・・・・スイッチン
グ素子。
Claims (1)
- １ 所定周期のデユーティ・サイクル５０％のパルスを
出力する発振器と、該発振器の上記パルスに同期し入力
信号の振幅に比例してパルス幅変調された変調波を出力
するパルス幅変調器と、該発振器の出力と該パルス幅変
調器の出力変調波とにより上記変調波の上記入力交流信
号の正極性成分に対応する変調分のみを取り出す第１の
信号伝送手段と、この第１の信号伝送手段の出力によっ
てスイッチングされ正の電源を負荷に接続する第１のス
イッチング素子と、該発振器の出力と該パルス幅変調器
の出力変調波とにより上記変調波の上記入力交流信号の
負極性の成分に対応する変調分のみを取り出す第２の信
号伝送手段と、この第２の信号伝送手段の出力によって
スイッチングされ負の電源を該負荷に接続する第２のス
イッチング素子とよりなり、該第１あるいは第２のスイ
ッチング素子のスイッチングにより該負荷に賦圧あるい
は負の電源より直接電流を供給するよう構成したことを
特徴とするパルス幅変調方式による電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51082546A JPS5826683B2 (ja) | 1976-07-13 | 1976-07-13 | パルス幅変調方式による電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51082546A JPS5826683B2 (ja) | 1976-07-13 | 1976-07-13 | パルス幅変調方式による電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS538550A JPS538550A (en) | 1978-01-26 |
| JPS5826683B2 true JPS5826683B2 (ja) | 1983-06-04 |
Family
ID=13777491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51082546A Expired JPS5826683B2 (ja) | 1976-07-13 | 1976-07-13 | パルス幅変調方式による電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826683B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051724A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | デジタルパワーアンプ及びデジタルアナログ変換器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112758A (ja) * | 1974-07-23 | 1976-01-31 | Victor Company Of Japan |
-
1976
- 1976-07-13 JP JP51082546A patent/JPS5826683B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112758A (ja) * | 1974-07-23 | 1976-01-31 | Victor Company Of Japan |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051724A (ja) * | 2001-08-08 | 2003-02-21 | Sony Corp | デジタルパワーアンプ及びデジタルアナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS538550A (en) | 1978-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3899074B2 (ja) | Ｐｗｍ負帰還によるデジタルｐｗｍ入力ｄ級音響増幅器 | |
| JPH02177607A (ja) | パルス幅変調増幅回路 | |
| US6788137B2 (en) | Switching amplifier and signal amplifying method | |
| JPH02288710A (ja) | スイッチング増幅器と波形処理方法 | |
| KR100995268B1 (ko) | 동기 제어 발진 변조기 | |
| US4882664A (en) | Synchronous modulation circuit | |
| US6307431B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
| JPS62258507A (ja) | Ａｍ−ｒｆ送信器のためのパルス幅変調器 | |
| KR100780589B1 (ko) | 제어식 자기-발진 모듈레이터 | |
| EP1588484B1 (en) | Pulse modulated power converter | |
| JPS5826683B2 (ja) | パルス幅変調方式による電力増幅回路 | |
| US20050122183A1 (en) | Pulse width modulator circuit having negative bias | |
| US8410851B1 (en) | Switching amplifier with an inductor | |
| JPS5834043B2 (ja) | Ｄ級電力増幅器 | |
| GB2343573A (en) | An efficient PWM switched amplifier with variable carrier frequency | |
| JP3319072B2 (ja) | 電力増幅器 | |
| JPS6345907A (ja) | 電力増幅器 | |
| SU619915A1 (ru) | Источник питани посто нного напр жени | |
| JPH09130159A (ja) | 電力増幅器 | |
| SU1690140A1 (ru) | Преобразователь посто нного напр жени в знакопеременное напр жение заданной формы | |
| RU2022450C1 (ru) | Усилитель мощности | |
| SU377956A1 (ru) | Ключевой усилитель | |
| JPS6089110A (ja) | Ｐｗｍ増幅器 | |
| JPS61161005A (ja) | 振幅変調送信機 | |
| SU1029356A1 (ru) | Преобразователь посто нного напр жени в переменное заданной формы |