JPS5825715A - 正弦波信号を逓倍周波数信号により標本化するための方法及びデバイス - Google Patents

正弦波信号を逓倍周波数信号により標本化するための方法及びデバイス

Info

Publication number
JPS5825715A
JPS5825715A JP57128294A JP12829482A JPS5825715A JP S5825715 A JPS5825715 A JP S5825715A JP 57128294 A JP57128294 A JP 57128294A JP 12829482 A JP12829482 A JP 12829482A JP S5825715 A JPS5825715 A JP S5825715A
Authority
JP
Japan
Prior art keywords
signal
output
input
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57128294A
Other languages
English (en)
Inventor
ダニエル・ルジユオル
パスカル・ポロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS5825715A publication Critical patent/JPS5825715A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/047Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Measuring Phase Differences (AREA)
  • Color Television Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 埴 本発明は所定周波数O正弦波信号を該所定1数O遁倚周
波歇を有する信号によ)標本化するための方法及び腋方
法を実施する丸めOデパイスに係ゐ。
入力信号tζOように標本化する方法に既に知られてい
るが、先行技術デバイスでは標本化信号及び入力信号間
の相対的位相調整が余部活発に実施されない。
前記の欠点を改善すべく、本発tso7J法では瞬時ジ
ャンプによ)標本化信号及び入力信号間の所望の相対位
相変位が得られるよう帆なっていゐΦ即ち標本化信号を
入力信号の位相の基準値に合わせて調整するのである。
この鳩舎該基皐値は零であってよい。
本発明は周波数FO正弦波信号を皺周波数O逓倍周旋数
を有する標本化信号によ〉標本化する方法に係るが、こ
の方法によれば標本化信号ム(1)及び入力信号1(t
)基準位相値間の相対位相変位を最小限にす為ことが可
能である。
本発−O方法は以下O段階から成っている。
−周液数kFを有し、前記の所定周波数に等しし得る標
本化信号ム(1)を発生させる段階、この鳩舎kFi正
O整数を表わし、信号ム(t)0位相は増分子/kpだ
け関整畜れ得、Tは入力信号のナイクル、P拡止の整数
であL標本化信号ム(1)は入力信号:I(t)に依存
する。
−標本化信号ム(1)から得られる位相基準信号の発生
と、入力信号1c (t)及び骸標本化信号関の相対位
相振れの測定。
一人力信号m(t)o基準位相値に対する標本化信号ム
(t)0相対位相振れを最小限に抑えるべく。
鋏標本化信号O可能な限〉0位相整定よ〕選択を行う段
階。
本発明は更に、このような方法を実施する丸めOデバイ
スに%係る。
以下、添付図面に基づき具体例を挙げて本発明をよ)詳
細に説−するが、本発明はこれら具体例に限定され為も
ので杜ない。
所定周液数FO正弦波信号]1:(t)を皺信号E(t
)K依存する周波数kFO標本化償号信号)デジタル信
号に変換する鳩舎、周波数kFの該依存信号及び周波数
yro*入力信号間O位相がどのように変化しようとも
、入力信号IC(t)t)基準位相値に対する標本化信
号ム(1)の位相誤差は常に最小限に留められ為ことが
望壜しい、この鳩舎に拡止の整数でTo)、入力信号鳶
(1)の基準位相値間零であ〉得る。
嬉imlは本発1lIWcよる標本化デバイスを示して
い為、入力信号1 (t)は例えばム111IIL(!
πFt)の形状を有して−ゐ、VCOタイプ即ち電圧制
御発纏響(voltage *ontrol os*1
llat*r)タイプの従属発mszは周波数Fの傭号
組t)に依存する信号D(t)tie為OKl!jli
ltL!。
周波数kFO前記儒号D(t)から得られる標本化儒漫
ム(1)は、pを正OIl数とすれば、入力信号1株)
に対しν傭の位置に位相間IIEiiれ得る。換言すれ
#i、標本化儒奇ム(1)は、Tを入力信号のナイタル
とすると、入力信号1(t)基準位相に対しT/icp
よ)小宴い誤差をもりて葺椙畜れ得ゐ0である。
例えば、標本化は信号ム(1)13立上)前縁毎Kl!
施され為。
ζOようにして、8りO信号IC(t)及びム(1)を
アナーメーデジタル変換器IK送入すれば信号E(t)
が償奇ム(t)Kよって標本化畜れ、出力で標本化デジ
タル信号8(t)が得られる。該信号a (t)は例え
ばマルチビット二進ワード信号である。
第3Ii紘周皺数rO入力儒号K(t)と、標本化信号
ム(1)が変位回路の出力でと〉得る1個の位置ム(1
)とを示している・これらν儒0位置から1つが選択畜
れるOである。該閣ではに−4、p■8である丸め、標
本化信号ム(1)がと)得る変位位置は8個存在する。
こOようにして、pO値が増加すれば標本化信号ム(t
)0人力償号1(t)tc対する相対整相O正確畜も増
大する。
標本化償奇ム(1)及び入力信号1(t)閏の相対位相
は位椙欄j11m路7で橢定畜れる。皺■路7は、デバ
イ/6によaS本化信号ム(1)七に一5周波数分割し
良後得られゐ周波数Fの信号と信号& (t)との関O
位椙差tIIm定する回路であ〉、周波ayes記信号
は入力信号1 (t)K対する位相基準として使用畜れ
為。
位椙振れが測定されるとその結果に基づ龜、標本化信号
ム(1)及び入力信号1(t)位相基準値間の相対位相
を最小@にすべく該信号ム(t)0種々の位相から1つ
を選択すゐことが可能となる。
(以下金白) 鋏メモリは例えばプログラーマプルリードオンリーメモ
リ(Progr紅nableread−only m@
mory)  即ちFROMタイプでるυ 測定され九
位相差の関数える制御ワード1″)を取に出すととによ
)、標本化信号ム(1)のと)得るp個の位相から1つ
を選択するためのテーブルが記憶されている。
位相が入力信号に対しp個の位fKlill!Iされ得
るような標本化信号A(t)を得るためには1発振器2
よ〉発aSれ九周波数kFの信号を、周波数pkF即ち
該信号の周波数kFを倍周器3でp倍にする仁とKより
得られる周波数を持つクロックH(t)によって制御さ
れるシフトレジメタ5へ送る。周波数kFtP倍にする
動作は例えば所望の周波数pkFK同調され九フィルタ
などを使用1て実施畜れ得る。シフトレジスタ5の出力
線マルチゾレクt4の入力に接続されてお如、該iルチ
プレクサによってシフトレジスタ5のp個の出力から1
つが選択され、その結果標本化信号A(1)が有し得る
p個の位相から1つが選出される。鍍マルチゾレクサ社
、標本化信号A(t)及び入力信号1(t)間の相対位
相差の関数としてメモリ8から送出される制御ワードに
よシ制御される。
位SSW定回路7からの信号は例えばPROM80ア「
レメ指定などに使用される。位相誤差とT/kp分との
補正とを考厘に入れてマルチプレクサの入力から1つが
選択されるための残留位相誤差r tiO(: r (
T/kPとなる。本具体例のアナログ−デジタル変換器
は並列出力を有するタイプであるが、−変形例(図示せ
ず)として直列出力を有す為アナログ−デジタル変換器
を使用してもよい、第iml及び第2図で/々スが2重
層によシ示されているのはそのためである。
信号v(t)は位相測定バリデーション信号で6砂1例
えば、状111”l”にある場合内部で位相測定が実施
されるべ11窓を形成する論理信号などである。該窓の
外側では位相測定計算は無効になる。
JlZ図は入力信号E(t)に対して調整され得る位相
を持つ標本化信号A(t)の別の発生法を示している。
標本化プロセスは前述の具体例と同一であるが、第1i
tの回路4及び5に代えて第2図では回路9及び10が
使用されている。
マルチプレクサ4によってシフトレジスタ5のp個の出
力から1つを選択する代シに1倍周器3の出力で得られ
る周波数PkFのクロック信号の/噛ルスを特定数消去
する即ちブランキングするのである。その結果信号I(
t)が得られ、該信号の周波数をpで分割すれば入力信
号E(t)に対しp個の位置に調整され得る位相を持つ
標本化信号A(t )f:得ることができる。そのため
には。
倍周器3の出力に接続されたパルスジランキング回路l
Oを対応表が記憶されているメモリ8からの信号によ抄
制御する。骸メモリ8は第1図の場合と同様に制御され
る。換言すれば該メモリは例えばPROMタイプなどで
あシ、測定堪れ九位相差の関数える制御ワードを得るた
めの対応表を記憶している。該ブランキング回路は更に
信号M(1)及びC(t)を受容する2つの制御入力を
も有している。
信号M(t)は標本化信号A(t)の位相を調整する信
号である。信号C(t)aカウンタを周波数pkFの信
号の消去すべきノ噛ルス数に等しい値KIIL荷する丸
めの信号であり、カウンタをこのように負荷すれば消去
すべき/臂ルス数の差引計算を行なうことが可能となる
。前記プランヤング回路の出力はpで除算を行なうデバ
イダ90入力に接続されている。
第4図は変換プロセスの説明図である。
特定具体例によれば、アナログ−デジタル変換器lは並
列出力を有する変換器でTon、例えば、MSBが正負
記号(slgn) を表わす9ビツトの2連符号化ワー
ドなどを発生する。正弦波信号のビークピーク振幅拡2
1増分、即ち本具体例では512゜に分割される。
従来の方法で線、標本化信号A(t)社位相が入力信号
E(t)に依存する周波数kFの信号D(1)よシ得ら
れる。その場合公知の倍周器3が使用され、kは4に等
しいよう選択される。第4図の線図は夫々信号D(t)
、H(t)、I(t)及びA(t)を構成する複数のノ
Qルスを示している。
信号g(t)に対する信号人(1)の位相変位は時間軸
上に示されたaに等しい。
標本化社信号すイクルT内の!間ttt tmt tm
及びt4で実施され、該標本化時間後アナnグーデジタ
ル変換器1の並列出力で、これらサンプルの振l1iI
vN1乃至VN4を表わす一連の9ビツトワードが得ら
れる。
標本化を何回繰返えそうとも、変換すべき信号1c(t
)及び標本化信号A(t)間の位相変位紘一定であp振
幅及び正負記号に@して決定された所定の値に等しくな
らなければならない、以後この基準値をβ又唸公称値と
称する。
現実には、第4図に示されている如く、実の位相変位差
aは標本化信号(標本化時間を特徴づける立上シ前縁の
みを図示)によって得られるであろう点線の公称値βと
は具なる。
αおよσβ間の差を最小限にする方法は多数存在する。
この差は以後残留位相誤差φと称され、φは関係式φ=
β−αで表わされる。
前記残留位相誤差の測定法は本発明の範囲外の問題であ
るが、参考までにこの測定を簡単、正確、迅速に実施し
、且つ本発明に特に適する方法を簡単に説明する。
この測定法では、変換すべき入力信号K(t)は第4図
の場合と同様の方法により、a号E(t)の4倍の周波
数を持つ信号A(i)を使用して標本化される。本具体
例ではアナログ−デジタル変換器が9ピツ)O二進ワー
ドを発生し5M8Bがす/プルの正負記号を表わす丸め
、512のデジタル、レベルが存在し得る。
正弦波入力信号がm(t)蒙ムsln (gπFt)で
示される場合は、1ナイクル中に:、  sinαを表
わすサンプルVN1とgosaを表わすサンプルvNf
lとが得られる。この場合サンプルのデジタル量が25
6を越えると(正弦画線の正の弧)、該デジタル量線2
つの関数の計算に直接使用され、逆K。
O乃m256 (負の弧)の場合は、変換器によって与
えられ九デジタル量の2#の補数が存在する。
識別は正負記号で表わすピット21を鉤べることによシ
実IIIAされる。夷11[Ka、標本値は夫々A s
inφとA @omφとを表わしていた。ムはアナ關グ
信号の最大振幅である。係数ムから独立すべく1次にム
l sinφ1の関数としてm−又はcotφを計算す
る。そのためにはこれら2つの値の比較を行なう。
諌言*によれば、を簡グ及びaotjrO絶対値紘以下
O如く計算される。
間歇ムle@s)l及びムl sin l l紘第1図
に基自説−し九デバイスで使用されているものと同一□
FROMを使用することによp反転され得、ム+eos
*+ 及びム1sln)lを表わすことを二進ワードで
アドレス指定1れ得る。
前述の如く、2つの値ム1畠in町及びム1eosjr
1間O比較結果に応じ、シーセス最終段階で夫々を簡憂
 又は cot pi K基づき角度ダが算出される。
ζO計算を実施するには、を簡y又拡@otpを表わす
二進9−Fでアドレス指定され且つ検知すべfIi残留
位相誤差を表わす二進ワードを出力に与えるFROMを
使用することも可能である。
咳プロセスでは一〇#l定値が正弦波信号の振幅に左右
されることはなく、正確さはアナログ−デジタル変換器
よシ与えられるビット数のみに依存する。該具体例では
9ビツトの場合の正確さはlよ〉大きい。
即ち、前述の測定法嫁入力信号E(t)の振幅に左右さ
れない測定を可能くするものであり、このことは鋏、振
幅が、例えばビデオのバースト信号の如く、可変性の場
合に極めて重要な意味を持つ。
加えて、計算速度が速く、最大の正確度が得られる。
鋏位相φ測定法は第2図のデバイスと並んで。
例えばp=8の場合のPAL又はNTSC信号によシ構
成された入力信号E(t)などを使用して考察し得る。
複合信号PAL又aNTSCは各走査線の初頭に色副搬
送波の一部から成るパースト1(t)を有している。″
鋏正弦波信号は信号人(1)の標本化位相を測定し且つ
各走査線毎に鋏位相を標本化信号が副搬送波と同位相に
なるよう補正すべく作用する。そのためKは、1iIl
搬送波搬送波対する標本化信号の位相差を最小にすぺ〈
回路10によゐ橢定後局波数pkF(p−8,k −4
)O信号O/4ルスを壺走査線毎に幾つか消去即ちプラ
ン中ングする。信号v(Bは信号B(t)が存在する間
の位相測定のみを有効なものとする。
縞S図の信号m(t)はフィールド同時代カラーテレビ
ジ冒ンシステムで使用されるタイプの複合テレビジ冒ン
信号である。該信号は表示手段の走査線を表わす時限に
分割されてお夛、これら時@O初馴に所謂副搬送波信号
と称される高周波数正弦波信号を有する。信号C(t)
aカウンタの負荷信号でTo!>%これらカウンタ拡回
路10で消*されるぺ龜周液数pkF(p=8.km4
)の信号Aルス数に合わせて負荷される。信号M(t)
は位相φを修正する丸めの信号であシ、F(t)は標本
化信号A(t)の位相を調整すべく周波数pkFの信号
のパルスを正確な数だけ消去するための時間窓である。
入力信号g(t)がテレビジョン信号である場合は標本
化信号と約4MHzの周波数Fを有する色副搬送波との
間の位相変位を最小限にする。この場合得られる最小位
相変位d 1/32 X 360°■11@である。
アナ闘グーデジタル変換器は例えばTRW社よシ市販さ
れているDC1019タイプなどの如く9ピット並列出
力型であってよい。
本発明によるデバイスは特にビデオテープレコーダで使
用するのに適している。
【図面の簡単な説明】
第1図は本発明によるデバイスを示す線図、第2図は本
発明デ/lイスの変形具体例を示す線図。 第3図及び第4図は本発明によるデバイスの機能を説明
する九めO線図、gs図は本発明デ/寄イスの変形異体
例の機能をIl@するための線図である。 1・・・A−D変換器、ト・・被制御発振器、3・・・
倍周器、4・・・マルチゾレクす、ト・・シフトレジス
タ、6.―□・・・デ/セイ!%丁・・・位相測定回路
。 8・・・メ令り、10・・・ゾツンキング回路。 手続補正書 昭和511−9 月q 日 蛯庁長官若杉和夫殿 1、事件の表示 昭和57年 特 願第128294号
2、発明の名称  正弦波信号を逓倍周波数信号によシ
標本化するだめの方法及びジノ9イス 3、補正をする者 事件との関係  特許出願人 名 称   トムソンーセエスエフ 自   発 6、補正により増加する発明の数   −7、補正の対
象 明 細 書 8、補正の内容 (1)  F14細書中、4F許請求の範囲を別紙のと
おシ補正する。 (2)  明細書中、JI7頁第2行目に「方法に」と
あるを「方法は」と補正する。 1411許−求の範■ (1)周液数yの正弦波信号1(t)を遁僑周波fIL
kFO標本化信号ム(1)で標本化する方法であp、こ
れら8信号が最小相対位相変位を有してお〉、 一人力周波atto逓倍周減数える周液数Wを有し1位
4gが入力信号1(t)K応じて変化する信号D(t)
を発生する段階。 −Tが入力信号のナイクル、pが正O!1数であれば、
位相が入力信号E(t)に対し増分子/iqsだけ調整
され得る周波数綻の標本化償4#ム旦2t−鍵記信号1
)(t)よp発生する段階。 −鍵記標本化信号ム(1)よシ得られる位相基準信号を
発生し、且つ入力信号E(t)K対する標本化信号A 
(t)の相対位相振れを一定する段階、並びに 線入力信号1(t)0基準位相値に対する標本化信号ム
(1)の相対位相振れを最小@に抑えるべ(亀鋏標本化
信号のとシ得る複数の位相整定位置よ〕選択を行なう段
階 から成っていることを4$−とする方法。 (2)  アナaメーデジタル変換器よシ送出されるデ
ジタル信号8(t)がマルチビット二進ワード信号であ
ることを特徴とする特許請求OS凹嬉1項にf!載の方
法。 (3)  入力信号の基準位相値が零であることを特徴
とする特許請求の範囲第1項に記載の方法。 (4)入力信号ム(1)がフィールド同時式カラーテレ
ビジ望ンシステムの複合テレビジョン信号であり、該テ
レビジョン信号が表示手段の走査線を表わす時限に分割
されてお)%誼時限の出発点毎に高周波数正弦波即ち所
謂副搬送液信号が存在し、pが8に等しく、kが4nに
等しく、 nが1または1以上の整数であることを特徴
とする特許請求の範囲第2項に記載の方法。 (5)フィールド同時式カラーテレビジョンシステムが
PAL″eあるヒとを特徴とする特許請求の範囲第4項
に記載の方法。 (8)フィールド同時式カラーテレビジ璽ンシステムが
NT8C″e6ることを特徴とする特許請求の範囲第4
項に記載の方法。 (7)  周波@Fの正蚊波信号1(t)の逓倍周波数
Wの標本化信号ム(t)Kよって標本化する丸めのデバ
イスであり、これら2信号が最小相対位相変位を有して
sP6゜ 一周波数4を有し位相が入力信号に応じて変化する位相
基準信号D it) を発生する機能を備え九被制御発
振器、 一腋被制御発振器の出力に!1続された入力と。 Tが入力信号のナイタル、pが整数の場合増分子/kp
だけ変位させる変位制御入力と、標本化信号ム(1)を
送出する出力とを有する整相回路。 線入力信号K (t)をデジタル出力信号8(t)に変
換し、標本化入力で#紀標本信号A lt)を受容する
アナログ−デジタル羨換器、並びに−整11Wjl路の
出力とデジタル出力とに夫々接続され九2つの入力と、
誼整相回路の制御入力に接続された1つの出力とを有す
る変位制御回路 を含んでいることを特徴とするデバイス。 (8)標本化信号ム(t)0整相回路が。 −被制御発儀器の出力に接続され大入力を有し周波数を
p倍にする倍周回路。 −発振−の出力Km統された入力と倍周器O出力に接続
され九変位制御入力とを有するPJR式シフトレジスタ
、並びに −該シフトレジスタの9個の段に接続された9個の入力
と、相対位相変位の関数としてシフトレジスタの出力か
ら1)を選出する制御回路の出力Kfm絖場れた入力と
を有するマルチプレクt を含んで砂るヒとを特徴とする特許請求の範囲117項
に記載のデバイス。 (9)  標本化信奇ム(1)の位相を調整する回路が
。 −微制御発振器の出力に!II!され大入力を1′:)
有し周波数をP*にする倍周回路。 −倍周lIの出力Km絖され大入力1つと。 皺倚周器からの信号のパルスを幾つか消去するための制
御回路の出力Vcl!絖された制御入力とを有する。Q
ルスデランキング回路、韮びに 一諌プランキング回路の出力に接続された入力を有し、
pで除算を行ない、出力から標本化信号A(t)を発す
る回路 から成りていることを特徴とする特許請求の範囲第7項
に記載のデバイス。 鱒 変位制御回路が。 線棒本化信号及び入力信号間の相対位相を媚定する回路
、並びに 一測定され大損対位相と倍周器から送、出されえ信号の
消去ナベ自ノルス数との間の相応関係テーブルが記憶1
れているメ%す から成ル、該メモリが相対位相測定回路からの出力信号
によ〉アドレス指定され1次いで標本化信号の位相間a
n路を制御し得る制御ワードを発することを特徴とする
特許請求の範囲第7項に記載のデバイス。

Claims (1)

  1. 【特許請求の範囲】 11)周液数FO正弦波信号IC(t)を逓倍周波数d
    OVa本化信号ム(1)で標本化する方法であ)。 ヒれら3信号が最小相対位相変位を有してお)、 □入力周液数O遁倍周波数える周波kFを有し1位相が
    入力信号E株)に応じて変化する信号Dot)を発生す
    み段階。 □Tが入力信号01イクル、Pが正O11数であれに1
    位相が入力信号1(t)K対し増分子/kpfeけ調整
    され得る周波数kFの標本化信号(ム)を前記信号D(
    t)よ)発生する段階、 □前記標本化信号ム(1)よ如得られる位相基準信号を
    発生し、且つ入力信号1 (t)K対する標本化信号ム
    (t)C)相対位相振れを捌定する段階、tLびに □人力信号E (t) O基準位相値に対する標本化償
    号ム(t)0相対位相振れを最小限に抑えるべく、誼標
    本化信号のと)得る複数の位相整定位置よ蒙選択を行な
    う段階 から成りていることを特徴とする方法。 (2)アナalP−デジタル変換器よp送出されるデジ
    タル信号8(t)がマルチビット二進ワード信号である
    ことt特徴とすゐ特許請求OI’ll第1項に記載の方
    法。 (3) 入力信号の基準位相値が零であることを特徴と
    する特許請求O範囲第1項に記載O方法。 (4) 入力信号ム(1)がフィールド同時式カラーテ
    レビジwyVステ五の複合テレビジlン信号でToに、
    骸テレピリ1ノ信号が表示手段の走査線t−表わす時@
    に分@されてシ)、骸時隈O出発点毎に高周波数正弦波
    即ち所u11搬送被信号が存在し、pが8に等しく、k
    が4mK勢しくnが1以上の整数であることを特徴とす
    る特許請求cns纂8項に記載O方法。 (5)フィールド同時式カラーテレビジ画ンシステムが
    PALであることを特徴とする特許請求の範■第4項に
    記載O方法。 (6)  ツイールr同時式カラーテレビシ璽ンシステ
    ムがNT8Cでh為ことを特徴とする特許績求omim
    第4項に記載O方法。 (7)  周液款FIID正弦流信号IC(t)を逓倍
    周波数kFO標本化償号ム(1)によって標本化するた
    めOデバイスであ)、これら8信号が最小相対位相変位
    を有してシシ、 一周皺数kFを有し位相が入力信号に応じて資化する位
    相基準信号b(t)を発生すみ機能を備え九被制御発振
    暢。 □峡被制御発振器の出力Kil!!され大入力と、増分
    子/kpだけ変位させる変位制御入力と、標本化信号ム
    (1)1送出する出力とを有する整相回路。 □人力信号E (t) tデジタル出力信号5(t)に
    変換し、標本化入力で前記標本化信号ム(1)を受容す
    るアナログ−デジタル変換器、並びに □整相回路の出力とデジタル出力とに夫々接続された2
    つの入力と、該整相回路の制御入力に接続され九1つO
    出力とを有する変位制御回路 を倉んでいることt−特徴とするデバイス。 (8)  標本化信号ム(1)の11s回路が、−被制
    御発振器の出力に接続された入力を::、″。 有し周波数をp倍にすゐ倍周回路、 −発振器の出力に接続され大入力と倍周器の出力に接続
    され九変位制御入力とを有すJIP段式シフトレジスタ
    %並びに −該シフトレジスpo1個の段IIC!I絖されえ2個
    の入力と、相対位相変位に応じてシフトレジスタの出力
    から1つを選出する制御回路の出力K11lll畜れた
    入力とを有するマルチプレタす を會んでいることを特徴とする特許請求の範囲第1項に
    記載Oデバイス。 (9)  標本化信号ム(t)0位相をllll11す
    る回路が。 □被制御発振器O出力に接m畜れた入力を1つ有し周波
    数をp倍にする倍周回路、□倍周IIO出力Km続畜れ
    大入力1つと。 陳倍周器からt)414#t)Aルスを幾つか消去する
    丸めの制御回路O出力Ell統畜れえ制御入力とを有す
    るAルスゾツy中ンメ回路、並びに □鋏デツン命ン/M路O出力ecli!I畜れ大入力を
    有し、p−’e除算を行ない、出力から標本化信号ム(
    1)を発する回路 から成りていることを特徴とする特許請求の範S第7項
    に記載Oデバイス。 a・ 変位制御關lIが、 一標本化信号及び入力信号間の相対位相を一定する回路
    、mびに 一測定され九相対位相と倍周器から送出され良信号の消
    去すべ自/噌ルス数との間の相応関係テーブルが記憶さ
    れているメモリから成)、誼メ4νが相対位軸側電回路
    からの出力信号によにアドレス指定され、次いで標本化
    信号の位相調整回路を制御し得る制御ワードを発すゐこ
    とを4111とする特許請求の範囲第7項に記載Oデバ
    イス。
JP57128294A 1981-07-24 1982-07-22 正弦波信号を逓倍周波数信号により標本化するための方法及びデバイス Pending JPS5825715A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8114421 1981-07-24
FR8114421A FR2510330B1 (fr) 1981-07-24 1981-07-24 Procede et dispositif pour l'echantillonnage d'un signal sinusoidal de frequence determinee par un signal de frequence multiple de cette frequence determinee

Publications (1)

Publication Number Publication Date
JPS5825715A true JPS5825715A (ja) 1983-02-16

Family

ID=9260837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57128294A Pending JPS5825715A (ja) 1981-07-24 1982-07-22 正弦波信号を逓倍周波数信号により標本化するための方法及びデバイス

Country Status (6)

Country Link
US (1) US4541009A (ja)
EP (1) EP0071505B1 (ja)
JP (1) JPS5825715A (ja)
CA (1) CA1202420A (ja)
DE (1) DE3266812D1 (ja)
FR (1) FR2510330B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059346U (ja) * 1991-02-18 1993-02-09 秀明金属株式会社 什器類などの高さ調整装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543600A (en) * 1983-09-19 1985-09-24 Rca Corporation Digital signal phase measuring apparatus as for a phase-locked loop
EP0392569A3 (en) * 1985-04-12 1990-11-28 Tektronix Inc. Digital phase adjustment
US5010507A (en) * 1989-01-25 1991-04-23 Westinghouse Electrical Corp. Sampled digital filter system
EP0640261A4 (en) * 1992-05-14 1995-04-05 Vlsi Technology, Inc. Data transmission delaying circuit using time-multiplexed latch enable signals.
DE69737171T2 (de) * 1996-07-22 2007-10-04 Nippon Telegraph And Telephone Corp. Schaltung zur Taktrückgewinnung
DE102007046318A1 (de) * 2007-09-27 2009-04-02 Robert Bosch Gmbh Abtastverfahren
TW201304418A (zh) * 2011-07-15 2013-01-16 Askey Technology Jiangsu Ltd 頻率校正方法及系統
US8587351B1 (en) * 2012-05-11 2013-11-19 Hamilton Sundstrand Corporation Method for synchronizing sampling to sinusoidal inputs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626306A (en) * 1969-10-23 1971-12-07 Gen Electric Automatic baud synchronizer
US3789308A (en) * 1970-12-02 1974-01-29 Singer Co Digital phase locked loop
JPS5923154B2 (ja) * 1976-10-08 1984-05-31 ソニー株式会社 カラ−映像信号再生装置
US4122487A (en) * 1977-01-28 1978-10-24 Ampex Corporation Precision phase controlled clock for sampling television signals
US4301466A (en) * 1980-02-01 1981-11-17 Ampex Corporation Fast acting phase shifting apparatus for use in digital sampling systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059346U (ja) * 1991-02-18 1993-02-09 秀明金属株式会社 什器類などの高さ調整装置

Also Published As

Publication number Publication date
FR2510330A1 (fr) 1983-01-28
DE3266812D1 (en) 1985-11-14
FR2510330B1 (fr) 1987-01-02
EP0071505B1 (fr) 1985-10-09
CA1202420A (en) 1986-03-25
EP0071505A1 (fr) 1983-02-09
US4541009A (en) 1985-09-10

Similar Documents

Publication Publication Date Title
US5758129A (en) Data display apparatus
US4752828A (en) Method for producing a geometrical transformation on a video image and devices for carrying out said method
US4450482A (en) Digital real-time video image processing device
JPS5825715A (ja) 正弦波信号を逓倍周波数信号により標本化するための方法及びデバイス
US4819196A (en) Digital-based phase control system
US4503453A (en) Digital method and device for correcting the phase error of a sampled signal as applicable to the correction of television signals
US4721904A (en) Digital phase difference detecting circuit
US3482086A (en) Constant writing rate vector generator
US5172394A (en) Method for reducing the content of spurious signals in the output signals of a mixer, and mixer for carrying out the method
US4180859A (en) System for measuring the speed of rotation of a synchro by means of a sampling technique
EP1077529A1 (en) Phase modulation having individual placed edges
DE19643853A1 (de) Vorrichtung zur Verarbeitung von Videosignalen
US3482309A (en) Intensity control for vector generators having uniform vector trace time
JP2863902B2 (ja) デジタル・オーディオ・サンプル・クロックの直接合成回路及び方法
US4209751A (en) Channel selection apparatus
US3217251A (en) Orthogonal spectral analysis apparatus for message waveforms
US20050010625A1 (en) Method and apparatus for generation of arbitrary mono-cycle waveforms
US3538345A (en) Phase demodulator circuits
US3493735A (en) Computer circuits for processing trigonometric data
US3399299A (en) Apparatus for phase stability determination
JPS62188483A (ja) 時間軸誤差補正装置
JPH11346152A (ja) クロック信号生成装置
JPS58102979A (ja) コンピュータ表示同期信号発生装置
JP2621260B2 (ja) 画像の拡大縮小装置
GB2126827A (en) Electro-optical tube registration