JPS5825286B2 - input/output device - Google Patents

input/output device

Info

Publication number
JPS5825286B2
JPS5825286B2 JP51087606A JP8760676A JPS5825286B2 JP S5825286 B2 JPS5825286 B2 JP S5825286B2 JP 51087606 A JP51087606 A JP 51087606A JP 8760676 A JP8760676 A JP 8760676A JP S5825286 B2 JPS5825286 B2 JP S5825286B2
Authority
JP
Japan
Prior art keywords
line
input
output
output device
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51087606A
Other languages
Japanese (ja)
Other versions
JPS5313324A (en
Inventor
中尾好宏
那須昭吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51087606A priority Critical patent/JPS5825286B2/en
Publication of JPS5313324A publication Critical patent/JPS5313324A/en
Publication of JPS5825286B2 publication Critical patent/JPS5825286B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は入出力装置に係り、特に計算機システムに於け
るプロセス入出力に適用する好適な入出力装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output device, and particularly to an input/output device suitable for use in process input/output in a computer system.

計算機制御システムにおいて、入出力制御装置を介して
複数のプラントとの接続の為の端末カードを有するシス
テムにあっては、1枚のカードの故障がシステム全体の
動作不良となることがある。
In a computer control system that includes terminal cards for connection to a plurality of plants via an input/output control device, a failure of one card may cause malfunction of the entire system.

第1図は従来の計算機制御システムにおける標準的なデ
ィジタル入出力装置のブロック図を示すもので、同図中
1はCPU、2はディジタル入力制御装置、3はアドレ
スライン、4はデータライン、5はエラーライン、6は
一致回路、7はゲート、8,11はレベル変換器、9は
外部接点、10はヒユーズ、12は故障出力ゲート、1
3は電源ラインをそれぞれ示すものである。
FIG. 1 shows a block diagram of a standard digital input/output device in a conventional computer control system, in which 1 is a CPU, 2 is a digital input control device, 3 is an address line, 4 is a data line, 5 is a is an error line, 6 is a matching circuit, 7 is a gate, 8 and 11 are level converters, 9 is an external contact, 10 is a fuse, 12 is a fault output gate, 1
3 indicates power supply lines.

かかる構成に於いて、CPU1の指令によりディジタル
入力制御装置2がアドレスライン3にアドレスを送出す
る。
In this configuration, the digital input control device 2 sends an address to the address line 3 in response to a command from the CPU 1.

外部接点9には電源ライン13よりヒユーズ10を通じ
て電圧が印加されており、接点9の状態はレベル変換器
8に依り、内部レベルに変換される。
A voltage is applied to the external contact 9 from a power line 13 through a fuse 10, and the state of the contact 9 is converted to an internal level by a level converter 8.

一致回路6はアドレスライン3の内容に依り自身が選択
された時、ゲート7を開いてデータライン4にデ゛−夕
を送出し、ディジタル入出力装置2はそのデータをCP
U1に送る。
When the matching circuit 6 is selected according to the contents of the address line 3, it opens the gate 7 and sends data to the data line 4, and the digital input/output device 2 outputs the data to the CP.
Send to U1.

かかるシステムに於いて、外部への信号線、例えば第1
図の1部が地絡した場合、その地絡部14を通じて過大
な電流が流れてヒユーズ10が切断してしまう。
In such a system, a signal line to the outside, e.g.
If a ground fault occurs in one part of the figure, an excessive current will flow through the ground fault part 14 and the fuse 10 will break.

この時、レベル変換器11及び故障出力ゲート12を通
じて、故障したことがエラーライン5を通じてディジタ
ル入力制御装置2に伝えられる。
At this time, through the level converter 11 and the failure output gate 12, the failure is transmitted to the digital input control device 2 through the error line 5.

従って、CPU1は故障が発生したことを検出してシス
テム全体の動作停止等の保護動作を行う。
Therefore, the CPU 1 detects that a failure has occurred and performs protective actions such as stopping the operation of the entire system.

以上の動作に依れば、ヒユーズ10が切断しただけでも
その故障はラインタル入出力装置全体の動作不良を招く
事となってしまう。
According to the above-described operation, even if the fuse 10 is disconnected, its failure will cause malfunction of the entire input/output device.

従って本発明の目的は上記従来技術の欠点をなくシ、一
枚のカードの故障によってシステム全体の動作不全とな
る事を防止し得る入出力装置を提供するにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to eliminate the drawbacks of the prior art described above and to provide an input/output device that can prevent malfunction of the entire system due to failure of one card.

第2図は本発明の一実施例に係る入出力装置のブロック
図を示すもので、第1図示構成と異なる点は、一致回路
6の出力が故障出力ゲート12に対しても印加されてい
ることである。
FIG. 2 shows a block diagram of an input/output device according to an embodiment of the present invention, and the difference from the configuration shown in the first diagram is that the output of the matching circuit 6 is also applied to the fault output gate 12. That's true.

かかる構成によれば、あるカードに於いて故障が発生し
た場合、故障はアドレスライン3に依って当該カードが
選択された時のみ故障出力ゲート12が動作してエラー
ライン5を通じてディジタル入力制御装置2に伝えられ
る事となり、他の正常なカードがアドレスされている時
は、エラーライン5に故障を示す信号は載らない。
According to this configuration, when a failure occurs in a certain card, the failure output gate 12 operates only when the card is selected by the address line 3, and the failure is output to the digital input control device 2 through the error line 5. When another normal card is being addressed, no signal indicating a failure will appear on the error line 5.

従って、例えばあるカードにヒユーズ切断等のトラブル
を生じても、他のカードには何ら影響を与えず、当該カ
ードだけの故障として処理することができる。
Therefore, even if a trouble such as a broken fuse occurs in a certain card, it will not affect other cards and can be treated as a failure only in that card.

aち、故障発生信号も、他のデータと同じ様に、Jアド
レス指定してエラーライン等のパスラインに載せる事に
依り、故障発生個所を特定することが出来るもので、極
めて効果的なシステム運用が図れるものである。
Similarly to other data, the fault occurrence signal can also be specified with a J address and placed on a path line such as an error line, thereby making it possible to identify the location of the fault, making this an extremely effective system. It is possible to plan the operation.

なお上記実施例に於いては、ヒユーズ切断の場S合を例
示したが、エラーラインとして複数の母線を設けること
に依り、他のあらゆる故障に対処する事が出来る。
In the above embodiments, the fuse cutout S case was illustrated, but by providing a plurality of busbars as error lines, it is possible to deal with all other failures.

また、上記実施例に於いては、ディジタル系を例に取っ
て説明したが、本発明は他のあらゆるシステムに於いて
も適用し得るものである。
Furthermore, although the above embodiments have been explained by taking a digital system as an example, the present invention can be applied to any other system.

以上、述べた如く本発明に依れば、1箇所あるいは数箇
所に故障が発生した場合においても、その影響が広範に
拡大する事を防止し、故障範囲を最小限に抑える事を可
能ならしめた新規の入出力装置を得ることが出来るもの
である。
As described above, according to the present invention, even if a failure occurs in one or several places, the influence can be prevented from spreading widely and the range of failure can be minimized. It is possible to obtain a new input/output device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の計算機制御システムに於ける標準的なデ
ィジタル入出力装置のブロック図、第2図は本発明の一
実施例に係る入出力装置のブロック図である。 各図を通じて同一符号は同−又は相当部分を示すもので
、2はディジタル入力制御装置、3はアドレスライン、
5はエラーライン、6は一致回路、10はヒユーズ、1
2は故障出力ゲ゛−トである。
FIG. 1 is a block diagram of a standard digital input/output device in a conventional computer control system, and FIG. 2 is a block diagram of an input/output device according to an embodiment of the present invention. Throughout each figure, the same reference numerals indicate the same or equivalent parts, 2 is a digital input control device, 3 is an address line,
5 is the error line, 6 is the matching circuit, 10 is the fuse, 1
2 is a fault output gate.

Claims (1)

【特許請求の範囲】[Claims] I CPUとデータラインを通じて連結される複数個
の端末ユニット、前記端末ユニットの中の1つを選択す
る為のアドレスデータを載せるアドレスライン、前記ア
ドレスラインのデータが自己ユニットを指定するもので
あるこ吉を判別するべく各端末ユニット毎に設けられた
一致回路、前記各端末ユニット毎に設けられ故障検出を
行う故障検出手段、前記一致回路出力と前記故障検出手
段出力に基いて、アドレスされた端末ユニットからのみ
故障検出信号をエラーラインに載せるゲート手段を備え
る事を特徴とする入出力装置。
I. A plurality of terminal units connected to the CPU through a data line, an address line carrying address data for selecting one of the terminal units, and a controller in which the data on the address line specifies the own unit. a matching circuit provided for each terminal unit to determine the condition; a fault detection means provided for each terminal unit to perform fault detection; and a terminal unit addressed based on the matching circuit output and the fault detection means output. An input/output device characterized by comprising gate means for placing a failure detection signal only from an error line on an error line.
JP51087606A 1976-07-22 1976-07-22 input/output device Expired JPS5825286B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51087606A JPS5825286B2 (en) 1976-07-22 1976-07-22 input/output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51087606A JPS5825286B2 (en) 1976-07-22 1976-07-22 input/output device

Publications (2)

Publication Number Publication Date
JPS5313324A JPS5313324A (en) 1978-02-06
JPS5825286B2 true JPS5825286B2 (en) 1983-05-26

Family

ID=13919616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51087606A Expired JPS5825286B2 (en) 1976-07-22 1976-07-22 input/output device

Country Status (1)

Country Link
JP (1) JPS5825286B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595329A (en) * 1982-07-02 1984-01-12 Nec Corp Terminal controlling system
JPH0620183Y2 (en) * 1989-07-05 1994-05-25 日本信号株式会社 Signal processor protector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120538A (en) * 1973-03-16 1974-11-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120538A (en) * 1973-03-16 1974-11-18

Also Published As

Publication number Publication date
JPS5313324A (en) 1978-02-06

Similar Documents

Publication Publication Date Title
JPS5825286B2 (en) input/output device
JPH10105422A (en) Control circuit of protecting device
JP2000165420A (en) Bus system
JPS59201126A (en) Common bus control system
JPS58155433A (en) Connecting system of separate input/output units
JPS6138363Y2 (en)
JP3330261B2 (en) Digital protection and control equipment
JPS61169036A (en) System supervisory device
JPS5682955A (en) Multiple computer system
JPS61122759A (en) Information processing system having monitoring function network
JPS61193222A (en) Portable memory
JPH0214281Y2 (en)
JPH05199646A (en) Supervisory controller for digital relay
JPS6410788B2 (en)
JPS61135321A (en) Total digital apparatus for electric station
JPH01113837A (en) Data processor
JPH02192342A (en) Secondary station device
JPH07302208A (en) Protective relay device
JPH0414374B2 (en)
JPS6318445A (en) Device for supporting development of microcomputer
JPH04271420A (en) Activation maintenance system for device
JPS61239318A (en) System for transmitting signal indicating abnormality of power source
JPS59178556A (en) Log out system
JPH05108588A (en) Multiprocessor system
JPS61135317A (en) Total digital apparatus for electric station