JPS5824870A - 半導体素子試験装置 - Google Patents
半導体素子試験装置Info
- Publication number
- JPS5824870A JPS5824870A JP12326881A JP12326881A JPS5824870A JP S5824870 A JPS5824870 A JP S5824870A JP 12326881 A JP12326881 A JP 12326881A JP 12326881 A JP12326881 A JP 12326881A JP S5824870 A JPS5824870 A JP S5824870A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- terminal
- gate
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子、例えばＦＥＴの電力試験用装置に
関する。 − Ｆ’ＥＴ、特にＧ ａ Ａ ｓショットキバリアＦＢＴ
においては、製品のスクリーニング工程で電力エージン
グが一般に実施されている。一般によりｓｓは製品毎に
大きく違うため、特定のＩＤ を流してエージングを
実施する場合、第１図に示すような定 。
関する。 − Ｆ’ＥＴ、特にＧ ａ Ａ ｓショットキバリアＦＢＴ
においては、製品のスクリーニング工程で電力エージン
グが一般に実施されている。一般によりｓｓは製品毎に
大きく違うため、特定のＩＤ を流してエージングを
実施する場合、第１図に示すような定 。
電流回路を構成して試験を実施している。すなわち、ｎ
型の供試Ｉｉ’ Ｅ Ｔ １０のドレイン２にドレイン
抵抗７全通して試験電源８からの電圧を印加しソース３
は接地し、比較器４の出力をゲート保護抵抗６全通して
ＦＥｌｖｌＯのゲート１に接続し、比較器４の反転入力
にはドレイン基準電圧５を加え、非反転入力はＦＥＴ１
０のドレイン２と接続した試験回路構成である。なお、
９はゲート電圧制限用の定電圧ｉ°イオードである。
型の供試Ｉｉ’ Ｅ Ｔ １０のドレイン２にドレイン
抵抗７全通して試験電源８からの電圧を印加しソース３
は接地し、比較器４の出力をゲート保護抵抗６全通して
ＦＥｌｖｌＯのゲート１に接続し、比較器４の反転入力
にはドレイン基準電圧５を加え、非反転入力はＦＥＴ１
０のドレイン２と接続した試験回路構成である。なお、
９はゲート電圧制限用の定電圧ｉ°イオードである。
ＧａＡｓシ薔ットキバリア型ＦｇＴ、特に大電力用ＦＥ
Ｔは第２図に示す如く、外形がいわゆるストリップライ
ン型が多く、ソース接地で使用され、ソース接地面はビ
ス止め可能なフランジ３となっている。従って、スクリ
ーニング等でエージングを実施する際には、ソース３は
ビスで止め、ドレインリード２．ゲートリード１はおさ
え用ビンでおさえている。ドレイン・ソースの接触が確
実にとれていれば、第１図の回路では電流は流れる。
Ｔは第２図に示す如く、外形がいわゆるストリップライ
ン型が多く、ソース接地で使用され、ソース接地面はビ
ス止め可能なフランジ３となっている。従って、スクリ
ーニング等でエージングを実施する際には、ソース３は
ビスで止め、ドレインリード２．ゲートリード１はおさ
え用ビンでおさえている。ドレイン・ソースの接触が確
実にとれていれば、第１図の回路では電流は流れる。
ゲート端子１の接触がうまくとれなかった場合、ドレイ
ン２に流れる電流はコントロールされない不定の電流と
なる。Ｇ ａ Ａ ｓシ璽ットキバリア型ＰＥＴの場合
、ドレイン電流が大きい領域でドレイン耐圧は小さくな
る傾向があり、ゲートコントロールがきかない状態、即
ち、大電流領域ではしばしば素子を破壊させていた。
ン２に流れる電流はコントロールされない不定の電流と
なる。Ｇ ａ Ａ ｓシ璽ットキバリア型ＰＥＴの場合
、ドレイン電流が大きい領域でドレイン耐圧は小さくな
る傾向があり、ゲートコントロールがきかない状態、即
ち、大電流領域ではしばしば素子を破壊させていた。
本発明の目的は、従来のＦＥＴ用電力試験装置のもつ欠
点を除去した素子破壊のおそれなしに試験できるＦＥＴ
用電力試験装置を提供するにある。
点を除去した素子破壊のおそれなしに試験できるＦＥＴ
用電力試験装置を提供するにある。
すなわち、本発明の半導体素子試験装置は、定電圧、定
電流型１” ｌ（Ｔ電力試験装置において、ＰＩ！；Ｔ
のゲート接続用端子をセンス端子とし該端子電圧がｎｑ
ＦＥＴに対し負電圧、Ｉ）ＷＦＥＴに対し正電圧である
ことを確認するだめの比較器を有し、該比較器出力によ
シトレイン電源が動作する構成を有する。
電流型１” ｌ（Ｔ電力試験装置において、ＰＩ！；Ｔ
のゲート接続用端子をセンス端子とし該端子電圧がｎｑ
ＦＥＴに対し負電圧、Ｉ）ＷＦＥＴに対し正電圧である
ことを確認するだめの比較器を有し、該比較器出力によ
シトレイン電源が動作する構成を有する。
つぎに本発明を実施例によシ説明する。
第３図は本発明の一実施例の回路図である。第３図にお
いて、本発明の試験装置が従来例の第１図と違うところ
は、第１図の回路構成に加えてゲート電圧センサ用端子
１７．比較器１１．比較器用基準電圧１２．保護抵抗１
３．スイッチ用トランジスタ１４．スイッチ用トランジ
スタのエミッタ電源１５．供試１” ＥＴドライブ用ト
ランジスタ１６が設けられていることである。
いて、本発明の試験装置が従来例の第１図と違うところ
は、第１図の回路構成に加えてゲート電圧センサ用端子
１７．比較器１１．比較器用基準電圧１２．保護抵抗１
３．スイッチ用トランジスタ１４．スイッチ用トランジ
スタのエミッタ電源１５．供試１” ＥＴドライブ用ト
ランジスタ１６が設けられていることである。
つぎに第３図の動作について説明する。
供試ＦＥＴｌ０はドレイン２の電圧が基準電圧５により
低い間は比較器４が動作し、ＰＩ（Ｔｘ。
低い間は比較器４が動作し、ＰＩ（Ｔｘ。
のゲート１に負電圧が印加され電流は流れない。
ドレイン電圧が基準電圧を越えると、比較器４は比較器
４への２つの入力を等しくするようにゲート電圧のコン
トロールを始める。即ち、ドレインｔｉｅＩ、 とｔ’
る。！：、（■ＤＤ−ＩＤｘｆＬ７）＝基準電圧（■５
）となるようにゲート１の電圧をコントロールする。こ
こでＲ７は第３図の保護抵抗７の抵抗値を示す。
４への２つの入力を等しくするようにゲート電圧のコン
トロールを始める。即ち、ドレインｔｉｅＩ、 とｔ’
る。！：、（■ＤＤ−ＩＤｘｆＬ７）＝基準電圧（■５
）となるようにゲート１の電圧をコントロールする。こ
こでＲ７は第３図の保護抵抗７の抵抗値を示す。
本発明による例では、さらにゲートが完全に接触したが
どうか、実際にゲートのリードにセンス端子１７を設け
、このセンス端子１７をもう１つの比較器１１の非反転
入力端子に入力し、基準電圧１２と比較して負電圧が印
加されているか否かたしかめる。センス電圧が十分負で
あれば、比較器１１が動作し比較器出力は負方向で最大
電圧がでる。この電圧を制限抵抗１３を介してスイッチ
用トランジスタ】４を動作させる。トランジスタ１４が
動作すると、それに連らなるドライブ用トランジスタ１
６のペースに電流が流れ、供試ＦＥＴ１０が動作する。
どうか、実際にゲートのリードにセンス端子１７を設け
、このセンス端子１７をもう１つの比較器１１の非反転
入力端子に入力し、基準電圧１２と比較して負電圧が印
加されているか否かたしかめる。センス電圧が十分負で
あれば、比較器１１が動作し比較器出力は負方向で最大
電圧がでる。この電圧を制限抵抗１３を介してスイッチ
用トランジスタ】４を動作させる。トランジスタ１４が
動作すると、それに連らなるドライブ用トランジスタ１
６のペースに電流が流れ、供試ＦＥＴ１０が動作する。
もし、逆にゲートの接触が悪ければ、センス端子１７に
は十分な負電圧があられれず、比較器１１の出力は正電
圧があられれ、スイッチ用トランジスタ１４はオンしな
い。従って供試ＦＢ’１ｒｌＯのドレイン２には伺ら電
圧が与えられず、電流は流れないため供試ＦＥＴｌ０を
破壊させることはない。
は十分な負電圧があられれず、比較器１１の出力は正電
圧があられれ、スイッチ用トランジスタ１４はオンしな
い。従って供試ＦＢ’１ｒｌＯのドレイン２には伺ら電
圧が与えられず、電流は流れないため供試ＦＥＴｌ０を
破壊させることはない。
なお、本例では、ドレイン電源を動作させるだめのスイ
ッチとしてトランジスタを利用しているが、リレー回路
でもよい。また、基準電圧１２は供試Ｆ）３Ｔによって
適当にえらべばよい。比較器５− １１への入力信号を非反転入力とするか、反転入力とす
るかは、次のスイッチ用トランジスタ１４の極性によっ
て決まり、反転にすればスイッチはＮＰＮ形とすればよ
い。
ッチとしてトランジスタを利用しているが、リレー回路
でもよい。また、基準電圧１２は供試Ｆ）３Ｔによって
適当にえらべばよい。比較器５− １１への入力信号を非反転入力とするか、反転入力とす
るかは、次のスイッチ用トランジスタ１４の極性によっ
て決まり、反転にすればスイッチはＮＰＮ形とすればよ
い。
第１図は従来のｌｉ’ Ｅ Ｔの定電圧、定電流型ｈｐ
Ｅ Ｔ電力試験装置の回路図、第２図はストリップラ
イン形ｆｌ″ＥＴの外形を示す斜視図、第３図は本発明
の一実施例の回路図である。 １・・・・・・ケート、２・・・・・・ドレイン、３・
・曲ソース、４・・・・・・比較器、５・・・・・・ド
レイン基準電圧、６・・・・・・ゲート保護抵抗、７・
・・・・・ドレイン抵抗、８・・曲試験電源、９・・・
・・・ゲート電圧制限用ダイオード、１０・・・・・・
供試１”ＥＴ。
Ｅ Ｔ電力試験装置の回路図、第２図はストリップラ
イン形ｆｌ″ＥＴの外形を示す斜視図、第３図は本発明
の一実施例の回路図である。 １・・・・・・ケート、２・・・・・・ドレイン、３・
・曲ソース、４・・・・・・比較器、５・・・・・・ド
レイン基準電圧、６・・・・・・ゲート保護抵抗、７・
・・・・・ドレイン抵抗、８・・曲試験電源、９・・・
・・・ゲート電圧制限用ダイオード、１０・・・・・・
供試１”ＥＴ。
Claims (1)
- 供試半導体素子に対し試験電源から所定の定電圧、定電
流を加えて電力試験を行う試験装置において、前記供試
半導体素子のゲート接続用端子をセンス端子とし、該端
子電圧がｎ型半導体素子に対し負電圧、ｎ型半導体素子
に対し正電圧であること１を確認するための比較器を有
し、該比較器出力によシ前記試験電源のオン・オフ動作
を制御することを特徴とする半導体素子試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12326881A JPS5824870A (ja) | 1981-08-05 | 1981-08-05 | 半導体素子試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12326881A JPS5824870A (ja) | 1981-08-05 | 1981-08-05 | 半導体素子試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5824870A true JPS5824870A (ja) | 1983-02-14 |
Family
ID=14856351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12326881A Pending JPS5824870A (ja) | 1981-08-05 | 1981-08-05 | 半導体素子試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299374U (ja) * | 1989-01-26 | 1990-08-08 |
-
1981
- 1981-08-05 JP JP12326881A patent/JPS5824870A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0299374U (ja) * | 1989-01-26 | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10295577B1 (en) | Current sensor with extended voltage range | |
| TWI405984B (zh) | 診斷電路及其方法 | |
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| JP3121821B2 (ja) | 負荷の短絡検出回路装置 | |
| EP1829216B1 (en) | Power switching apparatus with open-load detection | |
| JP2009207077A (ja) | 半導体集積回路装置 | |
| JPS5824870A (ja) | 半導体素子試験装置 | |
| JP2522466B2 (ja) | 電力用半導体装置 | |
| JP5969941B2 (ja) | 半導体トランジスタのテスト方法 | |
| US20230283273A1 (en) | Short circuit detection and limiting channel current in transistor before turn off in short circuit condition | |
| US5144514A (en) | Transistor device drive circuit | |
| US20210247462A1 (en) | Open load detection circuits | |
| US5576615A (en) | Method and circuit for detecting faulty recirculation diode in a switched mode power supply | |
| JPH02266614A (ja) | 固体リレー回路の負荷過渡電圧保護回路 | |
| JP2927847B2 (ja) | 半導体装置 | |
| JPH0736298Y2 (ja) | 測定用電源 | |
| EP3744576B1 (en) | A driver circuit, corresponding device and system | |
| WO1999056139A1 (fr) | Appareil permettant de detecter les defaillances d'un dispositif a solenoide | |
| JPH02278171A (ja) | 半導体装置 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPH07130957A (ja) | 集積回路装置 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPH05268724A (ja) | 出力保護回路 | |
| JP2001016760A (ja) | 電源供給制御装置 | |
| JPH03201457A (ja) | 半導体装置の試験方法 |