JPS5823749B2 - Monolithic integrated current source - Google Patents

Monolithic integrated current source

Info

Publication number
JPS5823749B2
JPS5823749B2 JP47095648A JP9564872A JPS5823749B2 JP S5823749 B2 JPS5823749 B2 JP S5823749B2 JP 47095648 A JP47095648 A JP 47095648A JP 9564872 A JP9564872 A JP 9564872A JP S5823749 B2 JPS5823749 B2 JP S5823749B2
Authority
JP
Japan
Prior art keywords
transistor
pnp
substrate
collector
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP47095648A
Other languages
Japanese (ja)
Other versions
JPS4841681A (en
Inventor
クラウス・シユトライト
アードルフ・クゲルマン
ハルトムート・ザイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPS4841681A publication Critical patent/JPS4841681A/ja
Publication of JPS5823749B2 publication Critical patent/JPS5823749B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 トランジジトロン社の社内公報″′″SASCOImf
ormation”第2号、1969年に記載の論文″
’TTL −S chaltungen m it K
lemmdiode”から)また” Hand bo
ok of Sem 1conductorE 1ek
troni es”第3巻XMe Graw −Hll
l BookCo m pany、1970年、11〜
40頁に記載のL 、 Hunter による論文か
ら、スイッチトランジスタのエミッターベース間に、順
方向または逆方向で動作するダイオードを並列接続する
ことによって、動作温度が高い場合にスイッチトランジ
スタのオン、オフを不確実にする原因となる逆方向漏れ
電流を漏洩すなわち導く方法が公知である。
[Detailed description of the invention] Transigitron's internal bulletin ``''SASCOImf
Ormation"No. 2, Paper written in 1969"
'TTL-Schaltungen m it K
from ``lemmdiode'') ``Hand bo''
ok of Sem 1conductorE 1ek
troni es” Volume 3 XMe Graw-Hll
l BookCom pany, 1970, 11-
From the article by L. Hunter on page 40, it is possible to prevent the switch transistor from turning on or off at high operating temperatures by connecting a diode that operates in the forward or reverse direction in parallel between the emitter and base of the switch transistor. Methods are known to leak or channel the reverse leakage currents that are responsible for ensuring this.

更に英国特許第1180284号明細書から、スイッチ
トランジスタのエミッターベース間に逆方向漏れ電流を
漏洩すなわち導く素子として、順方向動作のダイオード
の代りに、スイッチトランジスタと同じ型のコレクター
ベース間が短絡されているトランジスタを並列接続する
ことも公知である。
Furthermore, from British Patent No. 1,180,284, instead of a forward-acting diode as the element that leaks or conducts reverse leakage current between the emitter and base of the switch transistor, a collector-base short circuit of the same type as the switch transistor is used. It is also known to connect transistors in parallel.

この場合、この漏洩用トランジスタのエミッターベース
間は順方向動作のダイオードを形成する。
In this case, the emitter-base of this leakage transistor forms a forward operating diode.

更にまた、英国特許第769584号及び英国特許第8
91229号明細書から、スイッチトランジスタのエミ
ッターベース間に漏洩素子として、ベース開放のトラン
ジスタを並列接続する方法も公知である。
Furthermore, British Patent No. 769584 and British Patent No. 8
91229 also discloses a method of connecting transistors with open bases in parallel as leakage elements between the emitter and base of switch transistors.

これらの構成は総べて、高い動作温度においてスイッチ
トランジスタが確実に申し分のないスイッチ特性をもつ
ようにするためのものである。
All these configurations are intended to ensure that the switch transistor has satisfactory switching characteristics at high operating temperatures.

これに対し本発明は、エミッタが電圧源の負極に接続さ
れたnpn )ランジスタを有するモノリシック集積電
流源に関する。
In contrast, the invention relates to a monolithically integrated current source having an npn (npn) transistor whose emitter is connected to the negative pole of a voltage source.

この種の電流源は、U、Tietze、Ch、 5ch
enk共著のテキスト” Halbleiter −S
chaltlmgste−chnik”第2版(19
71年)、112頁、第6.45図から公知である。
This kind of current source is U, Tietze, Ch, 5ch
Text co-authored by Enk “Halbleiter-S”
chatlmgste-chnik” 2nd edition (19
71), p. 112, Figure 6.45.

この種の電流源では、npn )ランジスタのサブスト
レートダイオードに流れ込む逆方向漏れ電流によって、
本来一定に保たれるべき出力電流の値が温度上昇に伴な
って上昇するという不都合が生じる。
In this type of current source, the reverse leakage current flowing into the substrate diode of the npn transistor causes
A problem arises in that the value of the output current, which should originally be kept constant, increases as the temperature rises.

従って本発明の課題は、特許請求の範囲の上意概念とし
て記載の電流源において、電流源の出力電流を出来るだ
け温度に依存しないようにすることによって、npn
)ランジスタのサブストレートへの逆方向漏れを補償す
ることにある。
Therefore, an object of the present invention is to make the output current of the current source as temperature-independent as possible in the current source described as the essential concept of the claims.
) The purpose is to compensate for reverse leakage of the transistor into the substrate.

この課題を本発明では次のようにして解決する。This problem is solved in the following manner in the present invention.

即ち、バーチカルnpn )ランジスタを有してお枳該
トランジスタのエミッタが電圧源の負極に接続されてい
る、モノリシック集積電流源において、単一の半導体サ
ブストレートに第1および第2コレクタを備えた第1
トランジスタとしてのうpnp チラルpnp )ランジスタを集積化して構成し、さら
に該第1pnp)ランジスタの電極そのものと前記半導
体サブストレートとから第2pnp)ランジスタを構成
し、前記第1pnp)ランジスタのエミッタを電圧源の
正極に電気接続し、第1コレクタをバーチカルnpn
)ランジスタのコレクタに接続し、ラテラルpnp )
ランジスタの第2コレクタとベースとの間に第2pnp
)ランジスタを接続しその際前記第1 pnp )ラン
ジスタのベースを第2pnp )ランジスタのエミッタ
に接続し、第2pnpトランジスタのベースを第1 p
np )ランジスタの第2コレクタに接続し、第2pn
p)ランジスタのコレクタをモノリシック集積電流源の
共通のサブストレートに接続し、その除菌2pnp)ラ
ンジスタはラテラルトランジスタかまたはバーチカルサ
ブストレートトランジスタのいずれかの形式に構成した
のである。
In a monolithically integrated current source comprising a vertical npn (npn) transistor, the emitter of which is connected to the negative pole of a voltage source, a first and a second collector are connected to a single semiconductor substrate. 1
A second pnp (pnp) transistor is configured by integrating a pnp (pnp) transistor as a transistor, a second pnp (pnp) transistor is configured from the electrode of the first pnp) transistor itself and the semiconductor substrate, and the emitter of the first pnp) transistor is connected to a voltage source. electrically connect the first collector to the positive electrode of the vertical npn
) connected to the collector of transistor, lateral pnp )
A second pnp between the second collector and the base of the transistor
) transistors, the base of the first pnp transistor being connected to the emitter of the second pnp transistor, and the base of the second pnp transistor being connected to the first pnp transistor.
np) connected to the second collector of the transistor, and the second pn
p) The collectors of the transistors were connected to a common substrate of a monolithically integrated current source and their sterilization was performed.2pnp) The transistors were constructed either in the form of lateral transistors or vertical substrate transistors.

さらに本発明によれば、第3pnp)ランジスタをラテ
ラルトランジスタとして単一の半導体サブストレートに
集積化して設け、第1 pnp )ランジスタをラテラ
ルトランジスタとして構成し、その際、第3pnp)ラ
ンジスタのコレクタを第1 pnp )ランジスタのベ
ースと接続し、第3pnp)ランジスタのエミッタを電
圧源の負極と電気接続したのである。
Furthermore, according to the invention, the third pnp) transistor is provided as a lateral transistor integrated in a single semiconductor substrate, and the first pnp) transistor is configured as a lateral transistor, with the collector of the third pnp) transistor being connected to the third pnp) transistor as a lateral transistor. 1 pnp) transistor, and the emitter of the third pnp) transistor was electrically connected to the negative electrode of the voltage source.

次に本発明の実施例を図面を用いて詳細に説明する。Next, embodiments of the present invention will be described in detail using the drawings.

第1図〜第3図の実施例では、電流源npn )ランジ
スタフ0のエミッタが電圧源の負極2に接続されている
In the embodiment of FIGS. 1-3, the emitter of the current source npn) is connected to the negative pole 2 of the voltage source.

この場合、電流源npn )ランジスタフ0のサブスト
レー上へ流れる逆方向漏れ電流、すなわちサブストレー
トダイオード72中に流ねう出力電流71に対して不都
合な逆方向電流73を、トランジスタ70のコレクタで
直ちに補償できるということを前提としている。
In this case, the collector of the transistor 70 immediately compensates for the reverse leakage current 73 flowing onto the substrate of the current source npn), that is, the reverse current 73 that flows in the substrate diode 72 and is detrimental to the output current 71. This assumes that you can do it.

この為に本発明の実施例では、補償電流74を供給する
補償回路を用いる。
For this purpose, the embodiment of the invention uses a compensation circuit that supplies compensation current 74.

この補償電流は補償素子の逆方向漏れ電流から得られる
ものであシ、障害作用をするサブストレートへ流れる逆
方向漏れ電流73にほぼ等しい。
This compensation current is derived from the reverse leakage current of the compensation element and is approximately equal to the reverse leakage current 73 flowing to the faulty substrate.

補償回路は第1図に示すように、エミッタが電圧源の正
極4に導電接続されているラテラルpnpトランジスタ
76を1つ備えている。
The compensation circuit, as shown in FIG. 1, comprises one lateral pnp transistor 76 whose emitter is conductively connected to the positive pole 4 of the voltage source.

ラテラルトランジスタ76はコレクタを2つ有し、その
うちの1つがnpnトランジスタ70に接続されている
The lateral transistor 76 has two collectors, one of which is connected to the npn transistor 70.

ラテラルpnp )ランジスタフ6の第2のコレクタと
ベースは相互に接続されている。
Lateral pnp) The second collector and base of Langistav 6 are interconnected.

これにより、製品のばらつきに起因する電流増幅率の影
響を著しく減少させることができる。
This makes it possible to significantly reduce the influence of current amplification factors caused by product variations.

両コレクタが相等しい大きさの場合負帰還される装置の
電流増幅度は1を幾らか下回り比較的一定であって、そ
の結果多くの場合pnp )ランジスタフ6のn形ベー
ス層ヲnpn)ランジスタTOのn形コレクタ層と相等
しい大きさにした場合サブストレートへの逆方向漏れ電
流77によりサブストレートへの逆方向漏れ電流73の
十分な補償が行なわれる。
If both collectors are of equal size, the current amplification of the negative feedback device is relatively constant, somewhat below 1, so that in most cases the pnp) n-type base layer of the transistor TO When the size of the n-type collector layer is made equal to that of the n-type collector layer, the reverse leakage current 77 to the substrate sufficiently compensates for the reverse leakage current 73 to the substrate.

第2図に示すように良好に増幅作用をするpnpトラン
ジスタ78、有利にはバーチカルサブストレートトラン
ジスタを負帰還ループ中に挿入接続すればラテラルトラ
ンジスタ76の電流増幅度の影響をほぼ完全に取除くこ
とができる。
As shown in FIG. 2, by inserting and connecting a pnp transistor 78 with good amplifying action, preferably a vertical substrate transistor, into the negative feedback loop, the influence of the current amplification degree of the lateral transistor 76 can be almost completely removed. Can be done.

この装置においてラテラルトランジスタT6のサブスト
レートへの逆方向漏れ電流77が欠除しているとすれば
、補償電流T4は、 トランジスタ78のpnp サブストレートダイオード80中に流れ込む逆方向漏れ
電流に等しくなる。
If the reverse leakage current 77 into the substrate of the lateral transistor T6 is absent in this device, the compensation current T4 will be equal to the reverse leakage current flowing into the pnp substrate diode 80 of the transistor 78.

電流源トランジスタ770のサブストレートへの逆方向
漏れ電流73の正確な補償のためにはpnp )ランジ
スタフ8のベース層をトランジスタ70のコレクタ層と
同じ大きさにしさえすればよいことになる。
For accurate compensation of the reverse leakage current 73 into the substrate of the current source transistor 770, it is only necessary to make the base layer of the pnp transistor 8 the same size as the collector layer of the transistor 70.

しかしながらラテラルトランジスタ76のサブストレー
トダイオードT5を流れる逆方向漏れ電流77は電流の
正確な収支を乱す;さらにこの逆方向漏れ電流は次のよ
うな大きさ、即ちラテラルトランジスタ76のベース電
流のうちpnp )ランジスタのエミッタ電流に対して
何も残らずその結果トランジスタT8が遮断されるよう
な大きさになることがある。
However, the reverse leakage current 77 flowing through the substrate diode T5 of the lateral transistor 76 disturbs the accurate balance of current; furthermore, this reverse leakage current has a magnitude of: pnp of the base current of the lateral transistor 76) It may become so large that nothing remains for the emitter current of the transistor, so that transistor T8 is cut off.

このような難点は本発明によシ第3図に示すように、ほ
かのラテラルpnp )ランジスタ81を設けることに
よって取除かれる。
These difficulties are obviated in accordance with the present invention by providing another lateral pnp transistor 81, as shown in FIG.

このトランジスタはなお障害作用をするサブストレート
への逆方向電流7Tの補償のため、そのサブストレート
ダイオード83中に流れ込む増幅されたサブストレート
への逆方向電流82を供給し、pnp)ランジスタフ8
に対するエミッタ電流を確保する。
This transistor still supplies an amplified reverse current 82 to the substrate, which flows into its substrate diode 83, to compensate for the reverse current 7T to the interfering substrate;
Ensure emitter current for

さらにラテラルトランジスタ81はコレクターエミッタ
逆方向電流を供給しこのコレクターエミッタ逆方向電流
は近似的にラテラルトランジスタ16のコレクターエミ
ッタ逆方向電流を補償する。
Furthermore, lateral transistor 81 supplies a collector-emitter reverse current that approximately compensates for the collector-emitter reverse current of lateral transistor 16 .

第3図の実施例では要するに補償電流74はpnp )
ランジスタフ8のサブストレートへの逆方向電流79に
全く等しい。
In the embodiment shown in FIG. 3, the compensation current 74 is pnp)
It is exactly equal to the reverse current 79 to the substrate of Langistav 8.

このトランジスタ78のベース層を電流源トランジスタ
70のコレクタ層と等しい大きさにすればこのトランジ
スタのサブストレートへの逆方向電流73は良好に補償
される。
By making the base layer of this transistor 78 equal in size to the collector layer of current source transistor 70, the reverse current 73 into the substrate of this transistor is well compensated.

次に前述のトランジスタ?0.76.78,81の、単
一の半導体サブストレートにおける集積化について説明
する。
Next, the aforementioned transistor? 0.76, 78, 81 on a single semiconductor substrate will be described.

特公昭41−5656号明細書に、トランジスタをモノ
リシック集積技術で構成する方法が示されている。
Japanese Patent Publication No. 41-5656 discloses a method of constructing transistors using monolithic integration technology.

この公知文献の第6図、第7図、第8図には、いかにし
てラテラルpnp )ランジスタT1とバーチカルnp
n )ランジスタT2 とを1つの共通のサブストレー
ト10に集積して構成するかが示されている。
6, 7, and 8 of this known document show how the lateral pnp) transistor T1 and the vertical np
n) transistor T2 are integrated on one common substrate 10.

同明細書の第9図(本願の第4図)は、3つのトランジ
スタT、、T2.T3の集積構成を示しており、その際
、トランジスタT□はラテラルpnp )ランジスタで
あり、トランジスタT2およびT3は各々バーチカルn
pn )ランジスタである。
FIG. 9 of the same specification (FIG. 4 of the present application) shows three transistors T, , T2 . An integrated configuration of T3 is shown, where transistor T□ is a lateral pnp) transistor and transistors T2 and T3 are each a vertical np
pn) is a transistor.

本発明によシ補償すべき、トランジスタ70の漏れ電流
73は、第1図〜第3図において、サブストレートダイ
オードT2を通って逆方向に流れる。
The leakage current 73 of transistor 70, which is to be compensated according to the invention, flows in the opposite direction through substrate diode T2 in FIGS. 1-3.

第4図においてnpn )ランジスタT2の拡散層は、
n形層12bによって形成されておシ同時にこのトラン
ジスタT2のコレクタ領域を形成している。
In FIG. 4, the diffusion layer of transistor T2 (npn) is
It is formed by the n-type layer 12b and also forms the collector region of this transistor T2.

n形層12bI!ip形のサブストレート10と共にp
n接合部を形成し、′サブストレートダイオードとして
示されておシ、サブストレート10に対する層12bの
電気絶縁に用いられる。
N-type layer 12bI! p with the ip type substrate 10
It forms an n-junction and is designated as a 'substrate diode' and is used for electrical isolation of layer 12b from substrate 10.

しかし実際にはこのサブストレートダイオードを逆方向
に、寄生電流である1漏れ電流13”が流れる。
However, in reality, a leakage current 13'', which is a parasitic current, flows in the reverse direction through this substrate diode.

この寄生電流は特に温度が高まると無視できない値にな
るので、本発明の技術構成によシ補償する。
Since this parasitic current becomes a non-negligible value especially as the temperature increases, it is compensated for by the technical configuration of the present invention.

そのためにトランジスタ76および78を付加接続する
か、またはトランジスタ76゜78.81を付加接続す
るように構成する。
For this purpose, the transistors 76 and 78 are additionally connected, or the transistors 76, 78, 81 are additionally connected.

その際トランジスタ76および81はラテラルpnp
)ランジスタであシ、従って第4図のトランジスタT1
の構造に相応する。
Transistors 76 and 81 are then lateral pnp
) transistor T1 in FIG.
corresponds to the structure of

これに対しトランジスタ78は、pnp形ラテラルトラ
ンジスタかまたはバーチカルpnpサブストレートトラ
ンジスタとして構成することができる。
Transistor 78, on the other hand, can be constructed as a pnp lateral transistor or as a vertical pnp substrate transistor.

トランジスタ78をバーチカルサブストレートトランジ
スタとして構成することができるのは、トランジスタ7
8のコレクタをアースないしサブストレート13に接続
することができ、従ってこのbレクタをモノリシック回
路装置のサブストレート13そのものによって構成する
ことができるからである。
The transistor 78 can be configured as a vertical substrate transistor.
8 can be connected to ground or to the substrate 13, so that this b collector can be formed by the substrate 13 itself of the monolithic circuit arrangement.

この簡単化されたトランジスタ78に相応するものは、
第4図に示されているトランジスタT1において、′寄
生トランジスタ”としてのバーチカルサブストレートト
ランジスタである。
The equivalent of this simplified transistor 78 is
The transistor T1 shown in FIG. 4 is a vertical substrate transistor as a ``parasitic transistor''.

即ちこの寄生トランジスタは、pnpトランジスタT□
のn形ベースがp形すブストレートと共にpn接合物を
構成することによって、トランジスタT1のところに形
成される。
That is, this parasitic transistor is a pnp transistor T□
An n-type base of is formed at transistor T1 by forming a p-n junction with a p-type substrate.

即ちこの寄生トランジスタは、トランジスタT1のエミ
ッタと、そのベースと、更にコレクタとしてのサブスト
レートとから構成される。
That is, this parasitic transistor is composed of the emitter of the transistor T1, its base, and the substrate serving as the collector.

第4図から明らかなようにトランジスタT1のラテラル
pnp構成のコレクタ領域を除去すると、残りのトラン
ジスタT1のp形エミッタ領域とp形すブストレートと
から、バーチカル動作のトランジスタ、所謂バーチカル
pnpサブストレートトランジスタが構成される。
As is clear from FIG. 4, when the collector region of the lateral pnp configuration of the transistor T1 is removed, a vertical operation transistor, a so-called vertical pnp substrate transistor, is formed from the p-type emitter region and the p-type substrate of the remaining transistor T1. is configured.

このようなバーチカルpnpサブストレートトランジス
タは、本願発明の装置ではトランジスタ78として有利
に用いることができる。
Such a vertical pnp substrate transistor can be advantageously used as transistor 78 in the device of the present invention.

なぜならトランジスタ78のコレクタは直接サブストレ
ート13ないしアースと接続することができる、つまり
サブストレートそのものから形成することができるから
である。
This is because the collector of the transistor 78 can be connected directly to the substrate 13 or to ground, that is, it can be formed from the substrate itself.

これによシベース領域の面積を縮小することができるの
で、チップの面が節約される。
This allows the area of the base region to be reduced, thereby saving chip area.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はpnp )ランジスタを1つだけ有する補償回
路を備えた電流源の回路図、第2図は2つのpnp )
ランジスタから成る補償回路を備えた電流源の回路図、
第3図は3つのpnp )ランジスタから成る電流源の
回路図、第4図はトランジスタの集積化構成図である。 10.13・・・サブストレート、12b・・・N形層
、73.77.79.82・・・サブストレートへの逆
方向電流、?2.75.80.83・・・サブストレー
トダイオード、74・・・補償電流、76.81・・・
ラテラルトランジスタ、p・・・p形層、N・・・n形
層、T、、T、、T3・・・トランジスタ。
Fig. 1 is a circuit diagram of a current source with a compensation circuit having only one pnp transistor, Fig. 2 is a circuit diagram of a current source with a compensation circuit having only one pnp transistor;
Schematic diagram of a current source with a compensation circuit consisting of transistors,
FIG. 3 is a circuit diagram of a current source consisting of three pnp (pnp) transistors, and FIG. 4 is a diagram of an integrated structure of transistors. 10.13...Substrate, 12b...N-type layer, 73.77.79.82...Reverse current to substrate, ? 2.75.80.83...Substrate diode, 74...Compensation current, 76.81...
Lateral transistor, p...p-type layer, N...n-type layer, T,,T,,T3...transistor.

Claims (1)

【特許請求の範囲】 1 バーチカルnpn )ランジスタを有しており、該
トランジスタのエミッタが電圧源の負極に接続されてい
る、モノリシック集積電流源において、単一の半導体サ
ブストレートに、第1および第2コレクタを備えた第1
pnp )ランジスタとしてのラテラルI]np)ラ
ンジスタフ6を集積化して構成し、さらに前記第1 p
np )ランジスタフ6のエミッタを電圧源の正極4に
電気接続し、第1コレクタをバーチカルnpn )ラン
ジスタフ0のコレクタに接続し、ラテラルpnp )ラ
ンジスタフ6の第2コレクタとベースとの間に第2pn
p)ランジスタフ8を接続しその際前記第1pnp)ラ
ンジスタT6のベースを第2pnp)ランジスタフ8の
エミッタに接続し、第2pnp)ランジスタフ8のベー
スを第1 pnp )ランジスタフ6の第2コレクタに
接続し、第2pnp)ランジスタフ8のコレクタをモノ
リシック集積電流源の共通のサブストレート13に接続
し、その除菌2pnp)ランジスタフ8はラテラルトラ
ンジスタかまたはバーチカルサブストレートトランジス
タのいずれかの形式に構成したことを特徴とする、モノ
リシック集積電流源。 2 第3pnp)ランジスタ81をラテラルトランジ
スタとして単一の半導体サブストレートに集積化して設
け、第1pnp)ランジスタフ6をラテラルトランジス
タとして構成し、その際、第3 pnpトランジスタ8
1のコレクタを第1pnp)ランジスタフ6のベースと
接続し、第3pnp)ランジスタ81のエミッタを電圧
源の負極4と電気接続した特許請求の範囲第1項記載の
モノリシック集積電流源。
Claims: In a monolithically integrated current source comprising a vertical npn (npn) transistor, the emitter of which is connected to the negative pole of a voltage source, a first and a 1st with 2 collectors
pnp) Lateral I as a transistor]np) The transistor 6 is integrated and configured, and the first p
np) electrically connect the emitter of the rangestaff 6 to the positive pole 4 of the voltage source, connect the first collector to the collector of the vertical npn) rangestaff 0, lateral pnp) connect the second collector of the rangestaff 6 between the second collector and the base
p) connecting the transistor T6, in which the base of the first pnp transistor T6 is connected to the emitter of the second pnp transistor 8, and the base of the second pnp transistor T6 is connected to the second collector of the first pnp transistor 6; , 2nd pnp) connecting the collectors of the lungistaphs 8 to a common substrate 13 of the monolithically integrated current source, characterized in that the sterilization of the 2pnp) lungistaphs 8 is configured either in the form of a lateral transistor or a vertical substrate transistor. A monolithically integrated current source. 2) the third pnp) transistor 81 is provided as a lateral transistor integrated in a single semiconductor substrate; the first pnp) transistor 6 is configured as a lateral transistor, with the third pnp transistor 8
2. A monolithic integrated current source as claimed in claim 1, wherein the collector of the first pnp transistor is electrically connected to the base of the first pnp transistor, and the emitter of the third pnp transistor is electrically connected to the negative pole of the voltage source.
JP47095648A 1971-09-22 1972-09-22 Monolithic integrated current source Expired JPS5823749B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712147179 DE2147179C3 (en) 1971-09-22 1971-09-22 Monolithically integrated power source

Publications (2)

Publication Number Publication Date
JPS4841681A JPS4841681A (en) 1973-06-18
JPS5823749B2 true JPS5823749B2 (en) 1983-05-17

Family

ID=5820199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP47095648A Expired JPS5823749B2 (en) 1971-09-22 1972-09-22 Monolithic integrated current source

Country Status (6)

Country Link
JP (1) JPS5823749B2 (en)
DE (1) DE2147179C3 (en)
FR (1) FR2153437B1 (en)
GB (2) GB1413466A (en)
IT (1) IT967693B (en)
NL (1) NL7212778A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3220736A1 (en) * 1981-08-21 1983-04-28 Burr-Brown Research Corp., 85734 Tucson, Ariz. CIRCUIT ARRANGEMENT AND METHOD FOR CURRENT CURRENT COMPENSATION IN SEMICONDUCTORS
US4430624A (en) * 1982-06-24 1984-02-07 Motorola, Inc. Current mirror circuit arrangement
GB2135846B (en) * 1983-02-04 1986-03-12 Standard Telephones Cables Ltd Current splitter
JPS6089960A (en) * 1984-08-06 1985-05-20 Nec Corp Semiconductor integrated circuit device
DE3933433A1 (en) * 1988-11-02 1990-05-03 Bosch Gmbh Robert CURRENT CONTROLLER
JP3457126B2 (en) * 1996-07-12 2003-10-14 三菱電機株式会社 Control device for vehicle alternator
JP5700896B1 (en) * 2014-03-20 2015-04-15 株式会社ショーワ Cover member and shock absorber

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB769584A (en) * 1954-09-20 1957-03-13 Mullard Radio Valve Co Ltd Improvements in or relating to means for compensating transistor circuit arrangements in relation to external conditions
GB891229A (en) * 1958-10-17 1962-03-14 Advanced Res Associates Inc Circuit for thermal compensation of transistors
US3509362A (en) * 1966-08-19 1970-04-28 Rca Corp Switching circuit

Also Published As

Publication number Publication date
DE2147179A1 (en) 1973-03-29
DE2147179B2 (en) 1977-07-28
FR2153437B1 (en) 1976-10-29
NL7212778A (en) 1973-03-26
GB1413467A (en) 1975-11-12
FR2153437A1 (en) 1973-05-04
DE2147179C3 (en) 1984-11-08
GB1413466A (en) 1975-11-12
JPS4841681A (en) 1973-06-18
IT967693B (en) 1974-03-11

Similar Documents

Publication Publication Date Title
JPS5823749B2 (en) Monolithic integrated current source
US4345166A (en) Current source having saturation protection
TWI688205B (en) Bandgap voltage reference circuit
GB1264260A (en) Improvements in monolithic integrated circuit memories
US4894622A (en) Integrated current-mirror arrangement comprising vertical transistors
US3737800A (en) High voltage operational amplifier
JP2560010B2 (en) Anti-saturation circuit of stacked PNP transistor
JPS60806B2 (en) Integrated negative feedback amplifier
JP2759226B2 (en) Reference voltage generation circuit
GB1176786A (en) Transistor Circuit Arrangements.
JP2812065B2 (en) Clamp circuit
JPH0530365Y2 (en)
JPS6328503B2 (en)
JP2633831B2 (en) Bipolar semiconductor integrated circuit
JPS61156420A (en) Series regulator integrated circuit
JPS61276340A (en) Semiconductor integrated circuit device
JPS60136249A (en) Semiconductor device
JPH0248715A (en) Band gap reference voltage circuit
JPS63164457A (en) Semiconductor integrated circuit
JPS62237755A (en) Semiconductor integrated circuit
JPS60107858A (en) Darlington photo transistor
GB891229A (en) Circuit for thermal compensation of transistors
JPS5951568A (en) Semiconductor integrated circuit
JP2000269750A (en) Semiconductor circuit
JPS638810A (en) Power supply circuit