JPS58222786A - 電流形インバ−タ装置の制御法 - Google Patents
電流形インバ−タ装置の制御法Info
- Publication number
- JPS58222786A JPS58222786A JP57103859A JP10385982A JPS58222786A JP S58222786 A JPS58222786 A JP S58222786A JP 57103859 A JP57103859 A JP 57103859A JP 10385982 A JP10385982 A JP 10385982A JP S58222786 A JPS58222786 A JP S58222786A
- Authority
- JP
- Japan
- Prior art keywords
- self
- commutation
- gto
- arc extinguishing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、自己消弧素子をブリッジ接続して形成される
電流形インバータ装置の制御法に関する。
電流形インバータ装置の制御法に関する。
自己消弧素子の一つであるゲートターンオアサイリスタ
（以下ＧＴＯと略す）から形成された電流形インバータ
装置の一例として、従来よシ第１図に示された構成のも
のが知られている。
（以下ＧＴＯと略す）から形成された電流形インバータ
装置の一例として、従来よシ第１図に示された構成のも
のが知られている。
第１図の如く、交流電源１はコンバータ２の入力端に接
続されてお夛、このコンバータ２の直流出力は、リアク
トル３を介してインバータ４に供給されるようになって
いる。インバータ４は３相ブリツジ結線されたものでＬ
Ｊ）、各アームは田℃４１〜４６とダイオードＤ、〜Ｄ
、の直列接続されたものから形成されている。このイン
バータ４の出力は負荷５に接続されている。
続されてお夛、このコンバータ２の直流出力は、リアク
トル３を介してインバータ４に供給されるようになって
いる。インバータ４は３相ブリツジ結線されたものでＬ
Ｊ）、各アームは田℃４１〜４６とダイオードＤ、〜Ｄ
、の直列接続されたものから形成されている。このイン
バータ４の出力は負荷５に接続されている。
また、負荷５には進相コンデンサ６が並列に接続されて
いる。なお、前記ＧＴＯ４１〜４６のゲートには、第２
図に示されたゲート制御回路から、ゲート制御信号が入
力されるようになっている。
いる。なお、前記ＧＴＯ４１〜４６のゲートには、第２
図に示されたゲート制御回路から、ゲート制御信号が入
力されるようになっている。
第２図に示された如く、ゲート制御回路は、論理回路７
とゲートアンプ８とから形成されている。
とゲートアンプ８とから形成されている。
論理回路７は入力される目標周波数に応じた周波数指令
信号に基づいて、各ＧＴＯ４１〜４６の点弧は消弧のタ
イミング等を演算するものであシ、出力信号はゲートア
ンプ８によって増幅されゲート制御信号として各ＧＴＯ
に入力されるようになっている。
信号に基づいて、各ＧＴＯ４１〜４６の点弧は消弧のタ
イミング等を演算するものであシ、出力信号はゲートア
ンプ８によって増幅されゲート制御信号として各ＧＴＯ
に入力されるようになっている。
上記した従来のゲート制御回路の転流時の制御動作につ
いて、ＧＴＯ４１からＧＴＯ４２に転流させる場合を例
にとって説明する。
いて、ＧＴＯ４１からＧＴＯ４２に転流させる場合を例
にとって説明する。
第３図（ａ）〜（ｆ）にＧＴＯ４１からＧＴＯ４２に転
流させるときの各部の信号波形図等が示されている。
流させるときの各部の信号波形図等が示されている。
第３図（ａ）に示された如く、ＴｏにおいてＧＴＯ４１
を消弧させるため論理回路７の出力（ａ）は高レベルか
ら低レベルに変わる。このとき、同図（ｂ）に示された
如＜、Ｔｘ、遅れてＧＴＯ４２ｉ点弧させるため論理回
路７の出力（ｂ）が低レベルから高レベルに変わる。こ
の遅れ時間ＴＬは、論理回路７を構成する論理素子の動
作遅れ特性に起因するものであシ、１つの周波数指令信
号から、複数の且つ態様の異なる論理出力信号を形成す
る過程で生ずるものでおる。同様に、ゲートアンプ８に
おいても信号伝送遅れがアシ、上記論理回路７の出力信
号（ａ）、 （ｂ）は、第３図（Ｃ）、（ｄ）に示され
た如く各々Ｔｏ １．Ｔｏ１遅延され、ＧＴＯ４１およ
び４２の各ゲートにゲート制御信号（Ｃ） 、 （ｄ）
として出力される。このゲート制御信号（Ｃ）、 （ｄ
）が入力されるＧＴＯの消弧・点弧動作は、周知の如く
ターンオフＴ ＯＦＦ又はターンオンＴＯＨの遅れを伴
い、第論理回路７の出力信号（ａ）が低レベルになって
から、実際にＧＴＯ４１がオフされる時間Ｔ１と、ＧＴ
Ｏ４２がオンされる時間Ｔ！が、 Ｔ１＝Ｔｅｌ＋Ｔｏｒｒ≦ＴＬ＋Ｔｏｍ＋ＴｏＮ＝Ｔｔ
（１）なる関係におると、回申斜線で示した期間にお
いては、転流に係るＧＴＯ４１と４２とがともにオフさ
れることがある。この期間、直流リアクトル３に蓄えら
れていたエネルギの放電はアーム主回路ではなく、図示
されていないコンデンサスナバ回路を介して行われるこ
とになる。ところが、通常スナバ回路のコンデンサは、
直流リアクトル３の放電エネルギを吸収するには容量が
小さいものである。従って、コンデンサが過充電状態と
なり、これによってＧＴＯの７ノ一ドーカソード間寛圧
（以下Ａ−Ｋｌ！］電圧と略す。）が、許容耐電圧を越
えた過電圧となシＧＴＯを破壊させるというこ
Ｉとがあった。
を消弧させるため論理回路７の出力（ａ）は高レベルか
ら低レベルに変わる。このとき、同図（ｂ）に示された
如＜、Ｔｘ、遅れてＧＴＯ４２ｉ点弧させるため論理回
路７の出力（ｂ）が低レベルから高レベルに変わる。こ
の遅れ時間ＴＬは、論理回路７を構成する論理素子の動
作遅れ特性に起因するものであシ、１つの周波数指令信
号から、複数の且つ態様の異なる論理出力信号を形成す
る過程で生ずるものでおる。同様に、ゲートアンプ８に
おいても信号伝送遅れがアシ、上記論理回路７の出力信
号（ａ）、 （ｂ）は、第３図（Ｃ）、（ｄ）に示され
た如く各々Ｔｏ １．Ｔｏ１遅延され、ＧＴＯ４１およ
び４２の各ゲートにゲート制御信号（Ｃ） 、 （ｄ）
として出力される。このゲート制御信号（Ｃ）、 （ｄ
）が入力されるＧＴＯの消弧・点弧動作は、周知の如く
ターンオフＴ ＯＦＦ又はターンオンＴＯＨの遅れを伴
い、第論理回路７の出力信号（ａ）が低レベルになって
から、実際にＧＴＯ４１がオフされる時間Ｔ１と、ＧＴ
Ｏ４２がオンされる時間Ｔ！が、 Ｔ１＝Ｔｅｌ＋Ｔｏｒｒ≦ＴＬ＋Ｔｏｍ＋ＴｏＮ＝Ｔｔ
（１）なる関係におると、回申斜線で示した期間にお
いては、転流に係るＧＴＯ４１と４２とがともにオフさ
れることがある。この期間、直流リアクトル３に蓄えら
れていたエネルギの放電はアーム主回路ではなく、図示
されていないコンデンサスナバ回路を介して行われるこ
とになる。ところが、通常スナバ回路のコンデンサは、
直流リアクトル３の放電エネルギを吸収するには容量が
小さいものである。従って、コンデンサが過充電状態と
なり、これによってＧＴＯの７ノ一ドーカソード間寛圧
（以下Ａ−Ｋｌ！］電圧と略す。）が、許容耐電圧を越
えた過電圧となシＧＴＯを破壊させるというこ
Ｉとがあった。
本発明の目的は、転流に係る２つの自己消弧素子がとも
にオフされる期間を除去し、自己消弧素子の過電圧によ
る破壊等を防止することができる電流形インバータ装置
の制御法を提供することにある。
にオフされる期間を除去し、自己消弧素子の過電圧によ
る破壊等を防止することができる電流形インバータ装置
の制御法を提供することにある。
本発明は、転流に係る２つの自己消弧素子な転流制御す
るにあたシ、消弧される素子の消弧信号のみを所定時間
遅延させることにより、それらの素子がともにオフされ
る期間を除去し、自己消弧素子の破壊を防止しようとす
るものである。
るにあたシ、消弧される素子の消弧信号のみを所定時間
遅延させることにより、それらの素子がともにオフされ
る期間を除去し、自己消弧素子の破壊を防止しようとす
るものである。
以下、本発明法の適用された好適な一実施例に基づいて
説明する。
説明する。
第４図に本発明法によるゲート制御回路のブロック構成
図が、第５図（ａ）〜（ｈ）に各部の信号波形図が示さ
れている。
図が、第５図（ａ）〜（ｈ）に各部の信号波形図が示さ
れている。
第４図に示された如く、論理回路７の出力信号は、パル
スストレッチャ９を介してゲートアンプ８に入力されて
いる。パルスストレッチャ９は周知のパルス幅を拡幅さ
せる機能構成を有するものであシ、入力される矩形波信
号のレベルが、例えば立上る時間は遅延させず、引き下
る時間のみを遅延させるものである。
スストレッチャ９を介してゲートアンプ８に入力されて
いる。パルスストレッチャ９は周知のパルス幅を拡幅さ
せる機能構成を有するものであシ、入力される矩形波信
号のレベルが、例えば立上る時間は遅延させず、引き下
る時間のみを遅延させるものである。
このようなパルスストレッチャ９が設けられていること
から、第３図（ａ）、（ｂ）と同様な奸５図（ａ）。
から、第３図（ａ）、（ｂ）と同様な奸５図（ａ）。
Ｇ）に示された信号が入力されると、パルスストレッチ
ャ９の出力信号波形は第５図（Ｃ）、（Φに示された如
く、前記信号（ａ）の引き下多時間をＴＤ遅延させた信
号（Ｃ）と、前記信号軸）の立上υ時間はそのままの信
号（Φがそれぞれ出力される。このＴＤは、式（１）に
おけるＴ、がＴｔ＞Ｔ＋ となるように選定される。こ
れらの信号（Ｃ） 、 （ｄ）はゲートアンプ８によっ
て増幅されるが、このとき前述した如く信号がそれぞれ
Ｔｏｍ、Ｔｏ１時間遅延され、出力は・第５図（ｅ）、
（ｆ）に示された波形のものとなる。これによってゲー
ト制御されるＧＴＯ４１，４２の動作は、第５図（ロ）
、０１）に示されたものとな！５、ＧＴＯ４２がＴ、に
おいて点弧されてから、ＴＤ′ 時間遅れてＧＴＯ４
１がオフされる。つま、！ｌ）、Ｔｏ’は、Ｔｏ’ ＝
Ｔ＋ Ｔｔ ＝（Ｔｎ＋ＴｏＩ＋Ｔｏｒｙ） （Ｔｔ、＋Ｔａｌ＋
’ｌ’ｏＮ）・・・・・・ （２） であるから、ＴＤ’＞０ならしめるように各遅れ時間の
バラツキ等をも考慮して、前記Ｔｏが定められている。
ャ９の出力信号波形は第５図（Ｃ）、（Φに示された如
く、前記信号（ａ）の引き下多時間をＴＤ遅延させた信
号（Ｃ）と、前記信号軸）の立上υ時間はそのままの信
号（Φがそれぞれ出力される。このＴＤは、式（１）に
おけるＴ、がＴｔ＞Ｔ＋ となるように選定される。こ
れらの信号（Ｃ） 、 （ｄ）はゲートアンプ８によっ
て増幅されるが、このとき前述した如く信号がそれぞれ
Ｔｏｍ、Ｔｏ１時間遅延され、出力は・第５図（ｅ）、
（ｆ）に示された波形のものとなる。これによってゲー
ト制御されるＧＴＯ４１，４２の動作は、第５図（ロ）
、０１）に示されたものとな！５、ＧＴＯ４２がＴ、に
おいて点弧されてから、ＴＤ′ 時間遅れてＧＴＯ４
１がオフされる。つま、！ｌ）、Ｔｏ’は、Ｔｏ’ ＝
Ｔ＋ Ｔｔ ＝（Ｔｎ＋ＴｏＩ＋Ｔｏｒｙ） （Ｔｔ、＋Ｔａｌ＋
’ｌ’ｏＮ）・・・・・・ （２） であるから、ＴＤ’＞０ならしめるように各遅れ時間の
バラツキ等をも考慮して、前記Ｔｏが定められている。
従って、転流に係る２つの自己消弧素子であるＧＴＯ４
１，４２のいずれか一方が、常にオンされていることか
ら、ＧＴＯ４１が点弧されているときの電流経Ｍ（交流
電源１−コンバータ２−直流リアクドル３−ＧＴＯ４１
−ダイオードＤ１−負荷５−ダイオードＤＩ −ＧＴＯ
４６−コンバータ２−交流電源１）が開路される前に、
ＧＴＯ４２が点弧されたときの電流経路（９，流電源ｌ
−コンバータ２−直流リアクドル３−ＧＴＯ４２−ダイ
オードＤ重−負荷５−ダイオードＤｅ−ＧＴＯ４６−コ
ンバータ２−交流電源１）が閉路されることから、直流
リアクトルに蓄えられていたエネルギ等による放電電流
はスナバ回路に流されることなく、スムーズに転流され
たＧＴＯ主回路に流される。
１，４２のいずれか一方が、常にオンされていることか
ら、ＧＴＯ４１が点弧されているときの電流経Ｍ（交流
電源１−コンバータ２−直流リアクドル３−ＧＴＯ４１
−ダイオードＤ１−負荷５−ダイオードＤＩ −ＧＴＯ
４６−コンバータ２−交流電源１）が開路される前に、
ＧＴＯ４２が点弧されたときの電流経路（９，流電源ｌ
−コンバータ２−直流リアクドル３−ＧＴＯ４２−ダイ
オードＤ重−負荷５−ダイオードＤｅ−ＧＴＯ４６−コ
ンバータ２−交流電源１）が閉路されることから、直流
リアクトルに蓄えられていたエネルギ等による放電電流
はスナバ回路に流されることなく、スムーズに転流され
たＧＴＯ主回路に流される。
上記したように、本実施例によれば、転流に係るＧＴＯ
がともにオフされる期間を除去させることができること
から、ＧＴＯｔ−過電圧破壊から守ることができる。
がともにオフされる期間を除去させることができること
から、ＧＴＯｔ−過電圧破壊から守ることができる。
なお、本発明に係る信号遅延法は、上記実施例に示した
パルスストレッチャに限られるものではないことは言う
までもない。また、自己消弧素子もＧＴＯに限られるも
のではなく、電流源に接続されて用いられる他の自己消
弧素子であっても同様に適用可能である。
パルスストレッチャに限られるものではないことは言う
までもない。また、自己消弧素子もＧＴＯに限られるも
のではなく、電流源に接続されて用いられる他の自己消
弧素子であっても同様に適用可能である。
以上説明したように、本発明によれば、簡単な回路構成
を付加するだけで、転流に係る２つの自己消弧素子が、
ともにオフされる期間が除去され、転流時の異常過電圧
の発生が防止されることから、自己消弧素子を過電圧破
壊から保護することかできるという効果がある。
を付加するだけで、転流に係る２つの自己消弧素子が、
ともにオフされる期間が除去され、転流時の異常過電圧
の発生が防止されることから、自己消弧素子を過電圧破
壊から保護することかできるという効果がある。
図面の簡単な説明な説明
第１図は本発明の適用可能な電流形インバータ装置の一
例のブロック構成図、第２図はゲート制御回路の従来例
のブロック構成図、第３図（ω〜（０は第２図図示ゲー
ト制御回路の各部用力信号波形図、第４図は本発明の適
用された一実施例のゲート制 １□；何回路の
ブロック構成図、第５図（ａ）〜（ｈ）は第４図図示実
施例の各部用力信号波形図である。
例のブロック構成図、第２図はゲート制御回路の従来例
のブロック構成図、第３図（ω〜（０は第２図図示ゲー
ト制御回路の各部用力信号波形図、第４図は本発明の適
用された一実施例のゲート制 １□；何回路の
ブロック構成図、第５図（ａ）〜（ｈ）は第４図図示実
施例の各部用力信号波形図である。
４・・・インバータ、７・・・論理回路、８・・・ゲー
トアン早 ｌ 凹 第 ２目 第 ３ 目 ７＋ Ｔ２
トアン早 ｌ 凹 第 ２目 第 ３ 目 ７＋ Ｔ２
Claims (1)
- １、自己消弧素子をブリッジ接続して形成されるインバ
ータを備えた電流形インバータ装置において、転流に係
る２つの前記自己消弧素子を転流制御するにあたって、
一方の素子を点弧させた後所定時間経過してから他方の
素子を消弧させるように制御すること全特徴とする電流
形インバータ装置の制御法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103859A JPS58222786A (ja) | 1982-06-18 | 1982-06-18 | 電流形インバ−タ装置の制御法 |
| US06/504,436 US4549259A (en) | 1982-06-18 | 1983-06-15 | Gate control circuit for current-type inverter apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103859A JPS58222786A (ja) | 1982-06-18 | 1982-06-18 | 電流形インバ−タ装置の制御法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222786A true JPS58222786A (ja) | 1983-12-24 |
| JPH0472469B2 JPH0472469B2 (ja) | 1992-11-18 |
Family
ID=14365169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103859A Granted JPS58222786A (ja) | 1982-06-18 | 1982-06-18 | 電流形インバ−タ装置の制御法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4549259A (ja) |
| JP (1) | JPS58222786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736148A (en) * | 1985-10-09 | 1988-04-05 | Kabushiki Kaisha Toshiba | AC motor control method and its control apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249895A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 周波数変換装置 |
| EP2773032A1 (en) * | 2013-03-01 | 2014-09-03 | GE Energy Power Conversion Technology Ltd | Current source converter with gate turn off semiconductor elements and a special commutation mode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204776A (ja) * | 1982-05-21 | 1983-11-29 | Mitsubishi Electric Corp | 電流形インバータ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446333A (en) * | 1977-09-20 | 1979-04-12 | Toshiba Corp | Inverter device |
-
1982
- 1982-06-18 JP JP57103859A patent/JPS58222786A/ja active Granted
-
1983
- 1983-06-15 US US06/504,436 patent/US4549259A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58204776A (ja) * | 1982-05-21 | 1983-11-29 | Mitsubishi Electric Corp | 電流形インバータ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736148A (en) * | 1985-10-09 | 1988-04-05 | Kabushiki Kaisha Toshiba | AC motor control method and its control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472469B2 (ja) | 1992-11-18 |
| US4549259A (en) | 1985-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617012A (en) | Power converter protecting apparatus for electric power system | |
| JP2000078753A (ja) | 電力調相装置とその電力調相装置を適用した送電システム | |
| JPH07221619A (ja) | 並列接続された電力用半導体モジュールの負荷をバランスする方法及び装置 | |
| US4173722A (en) | Digital pulse generator with end-stop detection and control | |
| JPS58222786A (ja) | 電流形インバ−タ装置の制御法 | |
| US3555397A (en) | Thyristor current converter with means for rapidly extinguishing the load current | |
| KR860001480B1 (ko) | 역률조정방법 및 그 장치 | |
| JPS6412176B2 (ja) | ||
| JPH08313619A (ja) | レーダ用パルス変調器 | |
| JP2004248345A (ja) | 分散型電源システム | |
| JPH03294913A (ja) | 無効電力補償装置のゲートパルス発生装置 | |
| JPH10335999A (ja) | 過電流保護機能を持つゲート駆動回路 | |
| JPS5911736A (ja) | 送電制御装置 | |
| JP2003199357A (ja) | 電力変換装置 | |
| SU936198A1 (ru) | Устройство дл защиты тиристорного инвертора напр жени | |
| JP2972322B2 (ja) | 大電力パルス発生器 | |
| JP3019555B2 (ja) | Ｇｔｏサイリスタインバータ | |
| JP3122317B2 (ja) | スナバエネルギ回生装置 | |
| JPS59165958A (ja) | 自己消弧形半導体素子のスナバ回路 | |
| JPS59106885A (ja) | 半導体スイツチ駆動回路 | |
| JP3240721B2 (ja) | 電力回生装置 | |
| JPS59122380A (ja) | サイリスタ異常検出回路 | |
| JPH11113264A (ja) | サイリスタ変換器 | |
| JPS6087663A (ja) | サイリスタ制御装置 | |
| JPS6332013B2 (ja) |