JPS5821982A - 画像システムの輝度調整回路 - Google Patents
画像システムの輝度調整回路Info
- Publication number
- JPS5821982A JPS5821982A JP12110981A JP12110981A JPS5821982A JP S5821982 A JPS5821982 A JP S5821982A JP 12110981 A JP12110981 A JP 12110981A JP 12110981 A JP12110981 A JP 12110981A JP S5821982 A JPS5821982 A JP S5821982A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- video signal
- voltage
- supplied
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は映倫信号２Ａ／Ｄ変換した後、画像再生や画像
データ処理を行なう画像システムにおいて、映像の輝度
及びコントラス）ｋ自動的に蟻適状態にする画像システ
ムの輝度調整回路に関する。
データ処理を行なう画像システムにおいて、映像の輝度
及びコントラス）ｋ自動的に蟻適状態にする画像システ
ムの輝度調整回路に関する。
従来の画像システム、例えばテレビ愛惜機などでは、映
像信号のゲインコントロールは、映倫増幅回路で自動的
にゲイン會コントロールするＡ ００回路によって制御
されるのみであり、コントラスト調整は映像増幅回路の
ゲイン？変え、輝度調整はブラウン管のカソード電圧や
グリッド電圧？変える方法が一般的に行なわれている。
像信号のゲインコントロールは、映倫増幅回路で自動的
にゲイン會コントロールするＡ ００回路によって制御
されるのみであり、コントラスト調整は映像増幅回路の
ゲイン？変え、輝度調整はブラウン管のカソード電圧や
グリッド電圧？変える方法が一般的に行なわれている。
これらの方法では、受信感度の違いや、回路のｍＷ依存
あるいは経時的変化などにより、映像信号の輝度やコン
トラストが安定せず、例えば映倫信号２Ａ／Ｄ変換した
デー・夕を用いて画儂処理會行なう際には極めて誤差が
大きく、画像処理上重大な欠点會有していた。さらＫＡ
／Ｄ変換器が例えば８ビツトに構成されているとき、そ
のＡ／Ｄ変換器のリファレンス電圧内に映像信号倉入力
しなければならないので、余裕を見て映像信号のゲイン
會小さめに設定するので、８ビツト分の分解能があると
いっても７ビツト分しか得られないと込う不都合が起こ
る。
あるいは経時的変化などにより、映像信号の輝度やコン
トラストが安定せず、例えば映倫信号２Ａ／Ｄ変換した
デー・夕を用いて画儂処理會行なう際には極めて誤差が
大きく、画像処理上重大な欠点會有していた。さらＫＡ
／Ｄ変換器が例えば８ビツトに構成されているとき、そ
のＡ／Ｄ変換器のリファレンス電圧内に映像信号倉入力
しなければならないので、余裕を見て映像信号のゲイン
會小さめに設定するので、８ビツト分の分解能があると
いっても７ビツト分しか得られないと込う不都合が起こ
る。
また液晶表示素子を用いたテレビ愛惜システムの一部に
は、Ａ／Ｄ変換器會設けて映骨信号會デジタルに変換し
たデータを用いて階調を変化させる方式が使われるが、
この場合には手動で輝度やコントラストを調整するのは
困難であるとともに、消費電力やコスト上の制約から、
Ａ／Ｄ変換器出力のビット数ｒ会費最低限に設定する必
要があり、画像処理システムと同様に、益々分解能が得
難くなるとともに、コントラストの低下が著しくなる。
は、Ａ／Ｄ変換器會設けて映骨信号會デジタルに変換し
たデータを用いて階調を変化させる方式が使われるが、
この場合には手動で輝度やコントラストを調整するのは
困難であるとともに、消費電力やコスト上の制約から、
Ａ／Ｄ変換器出力のビット数ｒ会費最低限に設定する必
要があり、画像処理システムと同様に、益々分解能が得
難くなるとともに、コントラストの低下が著しくなる。
もし使用者が最適状■で画像を見ようとする際には、輝
度とコントラストとｒ常に操作しなければならないとい
う事態も起こり得るなどの欠点會有していた。
度とコントラストとｒ常に操作しなければならないとい
う事態も起こり得るなどの欠点會有していた。
本発明は上述の様な欠点を除去し、自動的に輝度とコン
トラストを調整し、しかもＡ／Ｄ変換器の分解能を十分
に活用し、−さらに、映像信号の変化や映倫増幅回路の
温間変化などによる映像信号の変化やバラツキを吸収し
、再現性の極ゆて良好な画像システムの輝度調整回路紫
提供することを目的としている。
トラストを調整し、しかもＡ／Ｄ変換器の分解能を十分
に活用し、−さらに、映像信号の変化や映倫増幅回路の
温間変化などによる映像信号の変化やバラツキを吸収し
、再現性の極ゆて良好な画像システムの輝度調整回路紫
提供することを目的としている。
以下本発明を実施例の図面とともに詳細に説明する。第
１図は本発明の一実施例の画像システムの輝度調整回路
のブロック図である。１は映僧信゛ 号入力端子であり
、２つのピークホールド回＠２゜３に入力されるととも
にＡ／Ｄ変換器４Ｖｃも入力される。ピークホールド回
路２は映像信号の上限つまり映像信号波形電圧の最高清
音ホールドする回路であり、ピークホールド回路３は映
像信号の下限つまり映像信号波形電圧の最低値ケホール
ドする。ピークホールド回路２とピークホールド回路３
の出力つまり映倫信号の最高電圧と最低′電圧ｆｌ Ａ
／Ｄ変換器４のリファレンス電圧源として入力される。
１図は本発明の一実施例の画像システムの輝度調整回路
のブロック図である。１は映僧信゛ 号入力端子であり
、２つのピークホールド回＠２゜３に入力されるととも
にＡ／Ｄ変換器４Ｖｃも入力される。ピークホールド回
路２は映像信号の上限つまり映像信号波形電圧の最高清
音ホールドする回路であり、ピークホールド回路３は映
像信号の下限つまり映像信号波形電圧の最低値ケホール
ドする。ピークホールド回路２とピークホールド回路３
の出力つまり映倫信号の最高電圧と最低′電圧ｆｌ Ａ
／Ｄ変換器４のリファレンス電圧源として入力される。
５は映倫信号管デジタル変換し次出力端子であり、４ビ
ツトの場合には４本という具合である。ピークホールド
回路２．５に全く公知の回路で良く、またＡ／Ｄ変換器
４本リファレンス電圧を要する形式のものであれば公知
のもので良い。
ツトの場合には４本という具合である。ピークホールド
回路２．５に全く公知の回路で良く、またＡ／Ｄ変換器
４本リファレンス電圧を要する形式のものであれば公知
のもので良い。
ｗ４２図は第１図に示したピークホールド回路の一実施
例量水す回路図である。６は映像信号入力端子で演算増
幅器７および演算増幅器８の十入力に入力される。演算
増幅器７ｔｌｊ映像信号の上限ピークホールドとして、
演算増幅器８は映像信号の下限ピークホールドとして働
く、演算増幅器７の一人力には抵抗９とコンデンサ１０
とが並列接続さｎて入力される。抵抗９とコンデンサ１
０の他端は電源電圧の−９に接続される。演算項＋ｌｉ
ｉ器７の出力からはダイオード１１７介して演算増幅器
７の一人力に接続される。演算増幅器８の一人力には前
記と同様に抵抗１２とコンデンサ１３とが並列接続され
て入力され、抵抗１２とコンデンサ１３の他端は電源電
圧の＋側に接続されている。
例量水す回路図である。６は映像信号入力端子で演算増
幅器７および演算増幅器８の十入力に入力される。演算
増幅器７ｔｌｊ映像信号の上限ピークホールドとして、
演算増幅器８は映像信号の下限ピークホールドとして働
く、演算増幅器７の一人力には抵抗９とコンデンサ１０
とが並列接続さｎて入力される。抵抗９とコンデンサ１
０の他端は電源電圧の−９に接続される。演算項＋ｌｉ
ｉ器７の出力からはダイオード１１７介して演算増幅器
７の一人力に接続される。演算増幅器８の一人力には前
記と同様に抵抗１２とコンデンサ１３とが並列接続され
て入力され、抵抗１２とコンデンサ１３の他端は電源電
圧の＋側に接続されている。
ダイオード１４は演算増幅器８の出力と一人力との間尺
接続される。演簀増幅４１５および演算増幅器１６けバ
ッファとして＃ｉき、それぞれ演算増幅器７．８の一人
力會入力と踵それぞれの出力は後述するＡ／Ｄ変換器の
リファレンス電圧の電源として供される。抵抗９とコン
デンサ１．０および抵抗１２とコンデンサ１５は放電時
定数音決定し、演算増幅器７の出力インピーダンスやダ
イオード１１の抵抗成分とコンデンサ１０とは充電時定
数音決定する。下限ピークホールド側、つまり演算増幅
器８の方も全く延様である。士限ピークホールド側會例
にとって説明すると、映像信号は映像信号入力端子６よ
り入力して演算増幅器７の一人力の電圧より高ければ、
映倫信号の波高値分だけコンデンサ１０に充電され、抵
抗９とコンデンサ１０の時定数で放電してゆく。この放
電時定数の設定は倣秒に設定すると都合が良い。何故な
らｖ秒間真黒な映像が続くことにまれだからである。ま
た充電時定数についてに、スパイク状の雑音には感応し
ない範囲であれば極力ｌトさく設定した方が良い。下限
ピークホールド側の動作も全く同様である。第２図に示
し九ピークホールド回路は、公知のピークホールド回路
の一例を示し友ものであり、演算増幅器で構成しなくと
も良いし、各種の方式が使用できるものである。
接続される。演簀増幅４１５および演算増幅器１６けバ
ッファとして＃ｉき、それぞれ演算増幅器７．８の一人
力會入力と踵それぞれの出力は後述するＡ／Ｄ変換器の
リファレンス電圧の電源として供される。抵抗９とコン
デンサ１．０および抵抗１２とコンデンサ１５は放電時
定数音決定し、演算増幅器７の出力インピーダンスやダ
イオード１１の抵抗成分とコンデンサ１０とは充電時定
数音決定する。下限ピークホールド側、つまり演算増幅
器８の方も全く延様である。士限ピークホールド側會例
にとって説明すると、映像信号は映像信号入力端子６よ
り入力して演算増幅器７の一人力の電圧より高ければ、
映倫信号の波高値分だけコンデンサ１０に充電され、抵
抗９とコンデンサ１０の時定数で放電してゆく。この放
電時定数の設定は倣秒に設定すると都合が良い。何故な
らｖ秒間真黒な映像が続くことにまれだからである。ま
た充電時定数についてに、スパイク状の雑音には感応し
ない範囲であれば極力ｌトさく設定した方が良い。下限
ピークホールド側の動作も全く同様である。第２図に示
し九ピークホールド回路は、公知のピークホールド回路
の一例を示し友ものであり、演算増幅器で構成しなくと
も良いし、各種の方式が使用できるものである。
礪３因はｍ１図に示し７ｔＡ／Ｄ変換器の一実施例ｒ示
す回路図である。ここでは最も単純なＡ／Ｄ変換！ｌｔ
例に挙げて説明する。第５図は平列型２ピットム／Ｄ変
換器である。１７は映倫信号入力端子であり、３つの電
圧比較器１８．１９゜２０の十入力に人力される。２１
および２２はリファレンス電圧端子であり、４つの抵抗
２３゜２４．２５．２６で分圧されている。抵抗２３゜
２４．２５．２６の各接続点は電圧比較器１８゜１９．
２０の一人力にそれぞｎ入力されてリファレンス電圧と
して作用する。ここでリファレンス電圧端子２１は上限
ピークホールド回路の出力電圧が、リファレンス゛電圧
電子２２は下限ピークホールド回路の出力電圧が入力さ
れる。従って電圧比較器１８．１９．２０のリファレン
ス電圧に映倫信号の上限と下限との電圧を抵抗２５．２
４゜２５．２６で分圧された電位となっている。これら
のリファレンス電圧と映像信号との比１１？して電圧比
較器は出力する。２７はエンコーダであり入力は電圧比
較器１８，１９．２０の出力であり、出力は２ビツトで
出力端子２９．５０より出力される。エンコーダ２７は
本実施例ではプライオリティ−エンコーダを使用し、オ
アゲート３１゜３・２．アン）”ゲ−）５５．インバー
タ５４から構成されている。このＡ／Ｄ変換器の例では
２ビツトの並列型を例にとって説明したが、これに限る
ものでなく、リファレンス電圧を用いるＡ／Ｄ変換器な
ら全く公知のものが使用できる。
す回路図である。ここでは最も単純なＡ／Ｄ変換！ｌｔ
例に挙げて説明する。第５図は平列型２ピットム／Ｄ変
換器である。１７は映倫信号入力端子であり、３つの電
圧比較器１８．１９゜２０の十入力に人力される。２１
および２２はリファレンス電圧端子であり、４つの抵抗
２３゜２４．２５．２６で分圧されている。抵抗２３゜
２４．２５．２６の各接続点は電圧比較器１８゜１９．
２０の一人力にそれぞｎ入力されてリファレンス電圧と
して作用する。ここでリファレンス電圧端子２１は上限
ピークホールド回路の出力電圧が、リファレンス゛電圧
電子２２は下限ピークホールド回路の出力電圧が入力さ
れる。従って電圧比較器１８．１９．２０のリファレン
ス電圧に映倫信号の上限と下限との電圧を抵抗２５．２
４゜２５．２６で分圧された電位となっている。これら
のリファレンス電圧と映像信号との比１１？して電圧比
較器は出力する。２７はエンコーダであり入力は電圧比
較器１８，１９．２０の出力であり、出力は２ビツトで
出力端子２９．５０より出力される。エンコーダ２７は
本実施例ではプライオリティ−エンコーダを使用し、オ
アゲート３１゜３・２．アン）”ゲ−）５５．インバー
タ５４から構成されている。このＡ／Ｄ変換器の例では
２ビツトの並列型を例にとって説明したが、これに限る
ものでなく、リファレンス電圧を用いるＡ／Ｄ変換器な
ら全く公知のものが使用できる。
以上述べてきたように、本発明によれば、Ａ／Ｄ変換器
のり７アレンス電圧はピークホールド回路によって、映
像信号の上限及び下限、つまり映像信号の最大振幅の電
圧が供給されるので、映像信号のゲインの変化や映倫増
幅回路の変動などに影響されず、自動的に輝度及びコン
トラス）ｋ最適状態に調整することができ、Ａ／Ｄ変換
器賃用い友画儂システムにおいて、安定した再現性の良
い映倫デジタル信号を供給でき、またＡ／Ｄ変換器の分
解能ケ十分に活用できるなど優れた％徴會備えた１儂シ
ステムの輝度調整装置ｘｌｙｔ提供し得、その効果は極
めて大きく、１傷システムの発展罠寄与するところ極め
て大きい。
のり７アレンス電圧はピークホールド回路によって、映
像信号の上限及び下限、つまり映像信号の最大振幅の電
圧が供給されるので、映像信号のゲインの変化や映倫増
幅回路の変動などに影響されず、自動的に輝度及びコン
トラス）ｋ最適状態に調整することができ、Ａ／Ｄ変換
器賃用い友画儂システムにおいて、安定した再現性の良
い映倫デジタル信号を供給でき、またＡ／Ｄ変換器の分
解能ケ十分に活用できるなど優れた％徴會備えた１儂シ
ステムの輝度調整装置ｘｌｙｔ提供し得、その効果は極
めて大きく、１傷システムの発展罠寄与するところ極め
て大きい。
第１図は本発明の一実施例の１儂システムの輝ｆｉｌｌ
整回路のブロック図、ｗ４２図はピークホールド回路の
一実施例量水す回路図、第３図はＡ／Ｄ変換器の一実施
例？示す回路図である。 １・・・映像信号入力端子、２．５・・・ピークホール
ド回路 ４・・・Ａ／Ｄ変換器 ５・・・出力端子 ６
・・・映像信号入力端子 ７，８・・・演算増幅器９．
１２・・・抵抗 １０．１５・・・コンデンサ１１．１
４・・・ダイオード １５．１６・・・演算増幅器 １
７・・・映像信号入力端子 １８，１９．２０・・・電
圧比較器 ２１．２２・・・リファレンス電圧端子 ２
３．２４．２５．２６・・・抵抗 ２７・・・エンコー
ダ ２９，３０・・・出力端一７３１．３２・・・オア
ゲート ５３・・・アンドゲート ３４・・・インノ（
−タ 以 上 出願人 株式会社第二精工舎 代理人 弁理士最上 務 第ｚ図
整回路のブロック図、ｗ４２図はピークホールド回路の
一実施例量水す回路図、第３図はＡ／Ｄ変換器の一実施
例？示す回路図である。 １・・・映像信号入力端子、２．５・・・ピークホール
ド回路 ４・・・Ａ／Ｄ変換器 ５・・・出力端子 ６
・・・映像信号入力端子 ７，８・・・演算増幅器９．
１２・・・抵抗 １０．１５・・・コンデンサ１１．１
４・・・ダイオード １５．１６・・・演算増幅器 １
７・・・映像信号入力端子 １８，１９．２０・・・電
圧比較器 ２１．２２・・・リファレンス電圧端子 ２
３．２４．２５．２６・・・抵抗 ２７・・・エンコー
ダ ２９，３０・・・出力端一７３１．３２・・・オア
ゲート ５３・・・アンドゲート ３４・・・インノ（
−タ 以 上 出願人 株式会社第二精工舎 代理人 弁理士最上 務 第ｚ図
Claims (1)
- 映像信号ｆ Ａ ／ Ｄ変換器によりデジタル信号に変
換した後、画像再生や画像データ処理を行なう画像シス
テムの輝電調整回！＠において、映像信号の上限及び下
限のピークｔホールドする２つのピークホールド回路を
設け、前記の２つのピークホールド回路の出力をリファ
レンス電圧として入力されるＡ／Ｄ変換器１ｒ役けたこ
とン特徴とする画像システムの輝度調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12110981A JPS5821982A (ja) | 1981-07-31 | 1981-07-31 | 画像システムの輝度調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12110981A JPS5821982A (ja) | 1981-07-31 | 1981-07-31 | 画像システムの輝度調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821982A true JPS5821982A (ja) | 1983-02-09 |
| JPS6347193B2 JPS6347193B2 (ja) | 1988-09-20 |
Family
ID=14803095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12110981A Granted JPS5821982A (ja) | 1981-07-31 | 1981-07-31 | 画像システムの輝度調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609376U (ja) * | 1983-06-27 | 1985-01-22 | 株式会社島津製作所 | 自動映像強調装置 |
-
1981
- 1981-07-31 JP JP12110981A patent/JPS5821982A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609376U (ja) * | 1983-06-27 | 1985-01-22 | 株式会社島津製作所 | 自動映像強調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347193B2 (ja) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284284B1 (ko) | 디지털 카메라의 아날로그 신호 처리 장치 | |
| TWI245494B (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| JPS60247379A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPS6139625A (ja) | アナログ／デイジタル変換装置 | |
| US5430358A (en) | High voltage vertical dynamic focus amplifier | |
| EP0467223B1 (en) | Image signal average picture level detecting apparatus | |
| EP0220894B1 (en) | A clamping circuit for an analogue to digital converter | |
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| JPS5821982A (ja) | 画像システムの輝度調整回路 | |
| JP2678006B2 (ja) | 自動利得制御装置 | |
| JPH0544878B2 (ja) | ||
| JPH0358236B2 (ja) | ||
| JPS6358512B2 (ja) | ||
| JPH0324832B2 (ja) | ||
| JP2569301B2 (ja) | Ａ／ｄ変換装置 | |
| TW424391B (en) | High voltage regulation by switching retrace capacitors | |
| US4032974A (en) | Video processing circuit | |
| US5105272A (en) | Synchronizing signal extracting apparatus | |
| JP3272219B2 (ja) | 自動輝度調整装置 | |
| JPS59193619A (ja) | 画像処理回路 | |
| JPH0813135B2 (ja) | 信号レベル自動制御方法 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPS5933930A (ja) | Ａ／ｄ変換のための基準電圧発生回路 | |
| JP2596369B2 (ja) | Ａ／ｄ変換装置 |