JPS58219797A - セラミツク多層回路基板の製造法 - Google Patents
セラミツク多層回路基板の製造法Info
- Publication number
- JPS58219797A JPS58219797A JP10187682A JP10187682A JPS58219797A JP S58219797 A JPS58219797 A JP S58219797A JP 10187682 A JP10187682 A JP 10187682A JP 10187682 A JP10187682 A JP 10187682A JP S58219797 A JPS58219797 A JP S58219797A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- flux
- multilayer circuit
- conductor
- conductor paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセラミック多層回路基板の製造法に関する。
従来、セラミック多層回路基板は、予め焼結されたセラ
ミック基板上に導体ペーストを印刷後、絶縁ペーストを
印刷し、これを複数回くり返して多層回路を形成した後
、焼成して製造していたが、この方法によると焼成の際
に絶縁層は焼結されたセラミック基板より収縮が大であ
るため絶縁層にクラックが生じたり９反りなどが発生す
る欠点があった。
ミック基板上に導体ペーストを印刷後、絶縁ペーストを
印刷し、これを複数回くり返して多層回路を形成した後
、焼成して製造していたが、この方法によると焼成の際
に絶縁層は焼結されたセラミック基板より収縮が大であ
るため絶縁層にクラックが生じたり９反りなどが発生す
る欠点があった。
この点を補うためセラミックグリーンシート（以下グリ
ーンシートという）上に前述のごとく導体ペーストと絶
縁ペーストとを用いて多層回路を形成し、同時焼成する
方法が試みられたが、この方法でも多層印刷した絶縁ペ
ースト峠 が焼成される際にクラックを生ずる欠点があった。また
このような方法では最外側の導体層のメタライズ部分と
銀ろう付する材料との接着強度が低下し、銀ろう付けし
たリードビン、端子など、はんだ付けしたチップキャリ
アなどが剥離する欠点があった。
ーンシートという）上に前述のごとく導体ペーストと絶
縁ペーストとを用いて多層回路を形成し、同時焼成する
方法が試みられたが、この方法でも多層印刷した絶縁ペ
ースト峠 が焼成される際にクラックを生ずる欠点があった。また
このような方法では最外側の導体層のメタライズ部分と
銀ろう付する材料との接着強度が低下し、銀ろう付けし
たリードビン、端子など、はんだ付けしたチップキャリ
アなどが剥離する欠点があった。
さらに上記の欠点を補うため本発明者らは種々検討した
結果、最外側の導体層を形成する導体ペーストにはフラ
ックス成分を含有しない導体ペーストを、内部の導体層
（スルホール部及び回路部）を形成する導体ベース）Ｋ
はフラックス成分を含有する導体ペーストを用いて多層
回路を形成し、同時焼成してセラミック多層回路基板を
製造したところ、クラック、反りなどの発生を防止する
ことができると共に、ｌＩ＆外側の導体層のメタライズ
部分と銀ろう付する材料との接着強度の低下を防止し銀
ろう付けしたリードピン、端子など、はんだ付けしたチ
ップキャリアなどの剥離を防止することができた。しか
し反面、スルホール部と回路部とに同一の導体ペースト
を使用しているため回路の比抵抗が上昇するという欠点
が生じた。
結果、最外側の導体層を形成する導体ペーストにはフラ
ックス成分を含有しない導体ペーストを、内部の導体層
（スルホール部及び回路部）を形成する導体ベース）Ｋ
はフラックス成分を含有する導体ペーストを用いて多層
回路を形成し、同時焼成してセラミック多層回路基板を
製造したところ、クラック、反りなどの発生を防止する
ことができると共に、ｌＩ＆外側の導体層のメタライズ
部分と銀ろう付する材料との接着強度の低下を防止し銀
ろう付けしたリードピン、端子など、はんだ付けしたチ
ップキャリアなどの剥離を防止することができた。しか
し反面、スルホール部と回路部とに同一の導体ペースト
を使用しているため回路の比抵抗が上昇するという欠点
が生じた。
本発明は絶縁層にクラック、反りなどの発生がなく、最
外側の導体層のメタライズ部分と銀ろう付する材料との
接着強度が低下して銀ろう付けしたリードピン、端子な
ど、はんだ付けしたチップキャリアなどの剥離を防止し
、かつ回路の比抵抗の上昇がないセラミック多層回路基
板の製造法を提供することを目的とするものである。
外側の導体層のメタライズ部分と銀ろう付する材料との
接着強度が低下して銀ろう付けしたリードピン、端子な
ど、はんだ付けしたチップキャリアなどの剥離を防止し
、かつ回路の比抵抗の上昇がないセラミック多層回路基
板の製造法を提供することを目的とするものである。
本発明者らは上記欠点についてさらに検討を行なった結
果、最外側の導体層を形成する導体ペーストにはフラッ
クス成分を含有しない導体ペーストを使用し、内部の回
路を形成する導体ペーストには絶縁ペーストに含まれる
フラックスと同一のフラックスを含有した導体ペースト
を使用し、スルーホール部を導通させる導体ペーストに
は絶縁ペーストに含まれるフラックスと同一のフラック
スを含有し、かつその含有量が内部の回路を形成する導
体ペーストより多い導体ペーストを使用したところクラ
ック、反りなどが発生せず、銀ろう付したリードピン、
端子など、はんだ付けしたチップキャリアなどが剥離せ
ず、また回路の比抵抗の上昇がないセラミック多層回路
基板を製造することができた。
果、最外側の導体層を形成する導体ペーストにはフラッ
クス成分を含有しない導体ペーストを使用し、内部の回
路を形成する導体ペーストには絶縁ペーストに含まれる
フラックスと同一のフラックスを含有した導体ペースト
を使用し、スルーホール部を導通させる導体ペーストに
は絶縁ペーストに含まれるフラックスと同一のフラック
スを含有し、かつその含有量が内部の回路を形成する導
体ペーストより多い導体ペーストを使用したところクラ
ック、反りなどが発生せず、銀ろう付したリードピン、
端子など、はんだ付けしたチップキャリアなどが剥離せ
ず、また回路の比抵抗の上昇がないセラミック多層回路
基板を製造することができた。
本発明は導体ペーストとセラミック質の絶縁ペーストと
をグリーンシート上に複数回印刷し。
をグリーンシート上に複数回印刷し。
同時焼成してセラミック多層回路基板を製造する方法に
おいて、最外側の導体層を形成する導体ペーストにはフ
ラックス成分を含有しない導体ペーストを使用し、内部
の回路形成用導体ペースト、絶縁ペースト及びスルーホ
ール部導通用導体ぺ・−ストの各々に含有するフラック
ス成分が同一であり、かつスルーホール部導通用導体ペ
ーストのフラックス含有量を内部の回路形成用導体ペー
ストのフラックス含有量より多くしたセラミック多層回
路基板の製造法に関する。
おいて、最外側の導体層を形成する導体ペーストにはフ
ラックス成分を含有しない導体ペーストを使用し、内部
の回路形成用導体ペースト、絶縁ペースト及びスルーホ
ール部導通用導体ぺ・−ストの各々に含有するフラック
ス成分が同一であり、かつスルーホール部導通用導体ペ
ーストのフラックス含有量を内部の回路形成用導体ペー
ストのフラックス含有量より多くしたセラミック多層回
路基板の製造法に関する。
なお本発明においてセラミック質は何ら制限されるもの
ではなく１例えばアルミナが一般に使用される。また本
発明で使用されるグリーンシートは厚さ、材質、フラッ
クスなど何ら制限されない。
ではなく１例えばアルミナが一般に使用される。また本
発明で使用されるグリーンシートは厚さ、材質、フラッ
クスなど何ら制限されない。
本発明は最外側の導体層を形成する導体ペーストにはフ
ラックス成分を含有しない導体ペーストを使用すること
が必要であり、導体ペーストに７ラツクス成分を含有さ
せるとメタライズ部分の接着強度が低下し、銀ろう付け
したり−ドビン、端子など、はんだ付けしたチップキャ
リアなどが剥離する欠点が生ずる。
ラックス成分を含有しない導体ペーストを使用すること
が必要であり、導体ペーストに７ラツクス成分を含有さ
せるとメタライズ部分の接着強度が低下し、銀ろう付け
したり−ドビン、端子など、はんだ付けしたチップキャ
リアなどが剥離する欠点が生ずる。
スルーホール部導通用及び内部の回路形成に使用される
導体ペーストは絶縁ペーストに含有されるフラックスと
同一のフラックスを含有していれば良くその含有骨は比
抵抗上昇の影響を考慮して内部の回路は８重量係以下、
スルーホール部は１５重量係以下であることが好ましい
。
導体ペーストは絶縁ペーストに含有されるフラックスと
同一のフラックスを含有していれば良くその含有骨は比
抵抗上昇の影響を考慮して内部の回路は８重量係以下、
スルーホール部は１５重量係以下であることが好ましい
。
ただしスルーホール部導通用導体ペーストに含有される
フラックスの量が内部の回路形成用導体ペーストに含有
されるフラックスの量よシ多いことが必要である。スル
ーホール部導通用導体ペーストに含有されるフラックス
の量が内部の回路形成用導体ペーストに含有ｉれるフラ
ックスの量より少ないと回路の比抵抗が上昇する欠点が
生ずる。また内部の回路形成用導体ペースト及びスルー
ホール部導通用導体ペーストに７ラツクス成分を含有さ
せないと絶縁層の焼結不足を解消することができず１本
発明の目的を達成できない。
フラックスの量が内部の回路形成用導体ペーストに含有
されるフラックスの量よシ多いことが必要である。スル
ーホール部導通用導体ペーストに含有されるフラックス
の量が内部の回路形成用導体ペーストに含有ｉれるフラ
ックスの量より少ないと回路の比抵抗が上昇する欠点が
生ずる。また内部の回路形成用導体ペースト及びスルー
ホール部導通用導体ペーストに７ラツクス成分を含有さ
せないと絶縁層の焼結不足を解消することができず１本
発明の目的を達成できない。
本発明において使用される導体ペーストの種類、印刷厚
さなど何ら制限されない。
さなど何ら制限されない。
以下実施例により本発明を説明する。
実施例１
平均粒径２μｍの高純度アルミナ（アルミナ純度９９．
５ Ｓ以上）９６．２重量部に第１表に示すフラックス
を３．８重量部添加し、均一に混合して原料粉Ａとした
。この原料粉Ａ１００重量部に・（イングーとしてポリ
ビニルブチラール樹脂８重量部。
５ Ｓ以上）９６．２重量部に第１表に示すフラックス
を３．８重量部添加し、均一に混合して原料粉Ａとした
。この原料粉Ａ１００重量部に・（イングーとしてポリ
ビニルブチラール樹脂８重量部。
可塑剤としてフタル酸エステル４重量部、溶剤としてブ
タノール２０重量部、トリクロルエチレン５０重量部を
添加し、ボールミルにて５０時間均一に混合してセラミ
ックスリップとした後、テープキャスティング法により
厚さ０．８ｆｌのグリーンシートを得た。
タノール２０重量部、トリクロルエチレン５０重量部を
添加し、ボールミルにて５０時間均一に混合してセラミ
ックスリップとした後、テープキャスティング法により
厚さ０．８ｆｌのグリーンシートを得た。
一方前述のセラミックスリップをそのまま絶縁ペースト
として使用した。
として使用した。
次にタングステン導体ペースト（アサヒ化学製。
商品名３ＴＷ−１０００）９２重量部に第１表に示すフ
ラックスを８重量部添加し乳ばちで均一に混合してフラ
ックス人シ導体ペースト１を作成した。
ラックスを８重量部添加し乳ばちで均一に混合してフラ
ックス人シ導体ペースト１を作成した。
また前述のタングステン導体ペースト８５重量部に第１
表に示すフラックスを１５重量部添加し乳ばちで均一に
混合してフラックス入り導体ペースト２を作成した。
表に示すフラックスを１５重量部添加し乳ばちで均一に
混合してフラックス入り導体ペースト２を作成した。
次に前述のグリーンシートに直径０．３ ｍ（φ）のス
ルーホールを形成した後このスルーホールにフラックス
人υ導体ペースト２を塗布し、さらにグリーンシートの
表、裏それぞれにフラックス入り導体ペースト１で回路
を形成（この状態の時グリーンシートの表裏は導通され
る）し、その上部に前述の絶縁ペーストを３０μｍの厚
さに印刷し、この工程を表側４回、裏側２回くシ返し６
層の多層回路を形成した後最外側の導体層にフラックス
成分を含有しないＷ導体ペースト（アサヒ化学製、商品
名３ＴＷ−１０００）を塗布した。その後空気中で３０
０℃まで５０℃Ｉ／時間の昇温速度で加熱し。
ルーホールを形成した後このスルーホールにフラックス
人υ導体ペースト２を塗布し、さらにグリーンシートの
表、裏それぞれにフラックス入り導体ペースト１で回路
を形成（この状態の時グリーンシートの表裏は導通され
る）し、その上部に前述の絶縁ペーストを３０μｍの厚
さに印刷し、この工程を表側４回、裏側２回くシ返し６
層の多層回路を形成した後最外側の導体層にフラックス
成分を含有しないＷ導体ペースト（アサヒ化学製、商品
名３ＴＷ−１０００）を塗布した。その後空気中で３０
０℃まで５０℃Ｉ／時間の昇温速度で加熱し。
３００℃からは水素雰囲気中で３０℃／時間の昇温速度
で１５００℃まで昇温させてグリーンシート、絶縁ペー
スト、フラックス成分を含有しないＷ導体ペースト、フ
ラックス入り導体ペースト１及び２を同時焼成しセラミ
ック多層回路基板を得た。
で１５００℃まで昇温させてグリーンシート、絶縁ペー
スト、フラックス成分を含有しないＷ導体ペースト、フ
ラックス入り導体ペースト１及び２を同時焼成しセラミ
ック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したが
絶縁層にクラック、反りなどは発生せず。
絶縁層にクラック、反りなどは発生せず。
メタライズ部分の端子上にリードピンを銀ろうで接着し
たが、リードピンの剥離は生じなかった。
たが、リードピンの剥離は生じなかった。
また回路の比抵抗が上昇することもなかった。
比較例１
実施例１で使用したグリーン７−トのスルーホールにフ
ラックス成分を含有しない導体ペースト（アサヒ化学製
、商品名３ＴＷ−１０００）を塗布し１次いでグリーン
シートの表、裏のそれぞれに前述と同じフラックス成分
を含有しないＷ導体ペースト及び実施例１で使用した絶
縁ペーストを使用しその他は実施例１と同様の方法で６
層の多層回路を形成した。このものを実施例１と同様の
条件で焼成してセラミック多層回路基板を得た。
ラックス成分を含有しない導体ペースト（アサヒ化学製
、商品名３ＴＷ−１０００）を塗布し１次いでグリーン
シートの表、裏のそれぞれに前述と同じフラックス成分
を含有しないＷ導体ペースト及び実施例１で使用した絶
縁ペーストを使用しその他は実施例１と同様の方法で６
層の多層回路を形成した。このものを実施例１と同様の
条件で焼成してセラミック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したと
ころスルーホール上の絶縁層にマイクロクラック、反り
などが発生した。ただしメタライズ部分の端子上にリー
ドピンを銀ろうで接着したが、リードピンの剥離は生ぜ
ず、４だ回路の比抵抗の上昇は見られなかった。
ころスルーホール上の絶縁層にマイクロクラック、反り
などが発生した。ただしメタライズ部分の端子上にリー
ドピンを銀ろうで接着したが、リードピンの剥離は生ぜ
ず、４だ回路の比抵抗の上昇は見られなかった。
比較例２
最外側の導体層に実施例１で使用したフラックス入り導
体ペースト１を使用し、その他は実施例１と同様の方法
及び条件でセラミック多層回路基板を得た。
体ペースト１を使用し、その他は実施例１と同様の方法
及び条件でセラミック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したと
ころスルーホール上の絶縁層にマイクロクラック、反り
などは発生せず、また回路の比抵抗の上昇は見られなか
ったが、メタライズ部分の端子上に銀ろう付けしたとこ
ろリードピンの接着強度は、実施例１の約５０係に減少
し、リードピンに力を少しかけただけで剥離した。
ころスルーホール上の絶縁層にマイクロクラック、反り
などは発生せず、また回路の比抵抗の上昇は見られなか
ったが、メタライズ部分の端子上に銀ろう付けしたとこ
ろリードピンの接着強度は、実施例１の約５０係に減少
し、リードピンに力を少しかけただけで剥離した。
比較例３
実施例１で使用したグリーンシートのスルーポール部に
７ラツクス入シ導体ペースト２を塗布すると共にグリー
ンシートの表、裏それぞれ圧前述と同様のフラックス入
シ導体ペースト２で回路を形成し、その他は実施例１と
同様の方法及び条件でセラミック多層回路基板を得た。
７ラツクス入シ導体ペースト２を塗布すると共にグリー
ンシートの表、裏それぞれ圧前述と同様のフラックス入
シ導体ペースト２で回路を形成し、その他は実施例１と
同様の方法及び条件でセラミック多層回路基板を得た。
このセラミック多層回路基板について外観を観察したと
ころスルーホール上の絶縁層にマイクロクラック、反り
などは発生せず、またメタライズ部分の端子上にリード
ピンを銀ろうで接着したがリードピンの剥離は生じなか
ったが１回路の比抵抗が約２０憾上昇した。
ころスルーホール上の絶縁層にマイクロクラック、反り
などは発生せず、またメタライズ部分の端子上にリード
ピンを銀ろうで接着したがリードピンの剥離は生じなか
ったが１回路の比抵抗が約２０憾上昇した。
本発明は最外側の導体層を形成する導体ペーストにはフ
ラックス成分を含有しない導体ペーストを使用し、内部
の回路形成する導体ペーストには絶縁ペーストに含まれ
るフラックスと同一のフラックスを含有し、スルーホー
ル部を導通させる導体ペーストには絶縁ペーストに含ま
れるフラックスと同一のフラックスを含有し、かつその
含有量が回路を形成する導体ペーストより多い導体ペー
ストを使用するので、絶縁層の焼結不足が解消されクラ
ック、反りなどの発生を皆無にすることができると共に
最外側の導体層のメタライズ部分と銀ろう付する材料と
の接着強度が低下しないためリードピン、端子、チツブ
キ、ヤリアなどが剥離せず、 。
ラックス成分を含有しない導体ペーストを使用し、内部
の回路形成する導体ペーストには絶縁ペーストに含まれ
るフラックスと同一のフラックスを含有し、スルーホー
ル部を導通させる導体ペーストには絶縁ペーストに含ま
れるフラックスと同一のフラックスを含有し、かつその
含有量が回路を形成する導体ペーストより多い導体ペー
ストを使用するので、絶縁層の焼結不足が解消されクラ
ック、反りなどの発生を皆無にすることができると共に
最外側の導体層のメタライズ部分と銀ろう付する材料と
の接着強度が低下しないためリードピン、端子、チツブ
キ、ヤリアなどが剥離せず、 。
また回路の比抵抗の上昇がないセラミック多層回路基板
を製造することができる。
を製造することができる。
Claims (1)
- １、導体ペーストとセラミック質の絶縁ペーストとをセ
ラミックグリーンシート上に複数回印刷し、同時焼成し
てセラミック多層回路基板を製造する方法において、最
外側の導体層を形成する導体ペーストにはフラックス成
分を含有しない導体ペーストを使用し、内部の回路形成
用導体ペースト、絶縁ペースト及びスルーホーを部導通
用導体ペーストの各々に含有するフラックス成分が同一
であり、かつスルーホール部導通用導体ペーストの７ラ
ツクス含有量を内部の回路形成用導体ペーストのフラッ
クス含有量より多くしたことを特徴とするセラミック多
層回路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187682A JPS58219797A (ja) | 1982-06-14 | 1982-06-14 | セラミツク多層回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187682A JPS58219797A (ja) | 1982-06-14 | 1982-06-14 | セラミツク多層回路基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219797A true JPS58219797A (ja) | 1983-12-21 |
| JPS6238880B2 JPS6238880B2 (ja) | 1987-08-20 |
Family
ID=14312163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10187682A Granted JPS58219797A (ja) | 1982-06-14 | 1982-06-14 | セラミツク多層回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219797A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883105A (ja) * | 1972-02-09 | 1973-11-06 | ||
| JPS5696794A (en) * | 1979-12-29 | 1981-08-05 | Matsushita Electric Ind Co Ltd | Metalizing composition |
| JPS56160705A (en) * | 1980-05-14 | 1981-12-10 | Matsushita Electric Ind Co Ltd | Metallized composition |
| JPS5782188A (en) * | 1980-11-07 | 1982-05-22 | Hitachi Ltd | Metallizing paste |
-
1982
- 1982-06-14 JP JP10187682A patent/JPS58219797A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4883105A (ja) * | 1972-02-09 | 1973-11-06 | ||
| JPS5696794A (en) * | 1979-12-29 | 1981-08-05 | Matsushita Electric Ind Co Ltd | Metalizing composition |
| JPS56160705A (en) * | 1980-05-14 | 1981-12-10 | Matsushita Electric Ind Co Ltd | Metallized composition |
| JPS5782188A (en) * | 1980-11-07 | 1982-05-22 | Hitachi Ltd | Metallizing paste |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6238880B2 (ja) | 1987-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6014494A (ja) | セラミツク多層配線基板およびその製造方法 | |
| US5062891A (en) | Metallic inks for co-sintering process | |
| JP2000173346A (ja) | 導電性ペースト及びセラミック多層基板 | |
| JPS58219797A (ja) | セラミツク多層回路基板の製造法 | |
| JP2807976B2 (ja) | 導体充填スルーホールの製造方法 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JP3100796B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3098288B2 (ja) | 導体組成物およびそれを用いたセラミック基板 | |
| JP3222296B2 (ja) | 導電性インキ | |
| JPS63283184A (ja) | 導体組成物を被覆した回路基板 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JPS6238878B2 (ja) | ||
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH08134388A (ja) | 導電性インキ | |
| JPS58199595A (ja) | セラミツク多層回路基板の製造法 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JPS59101896A (ja) | セラミツク多層回路基板の製造法 | |
| JP2005072558A (ja) | セラミック基板およびその製造方法 | |
| JPS60257196A (ja) | セラミツク多層配線基板 | |
| JPS60132393A (ja) | セラミツク多層配線基板およびその製造方法 | |
| JPH06313137A (ja) | 導電性インキ | |
| JPS5816353B2 (ja) | セラミツク電子部品の製造方法 | |
| JPS58207698A (ja) | 混成集積回路基板 | |
| JPS63298908A (ja) | 低温焼成多層基板の表面導体用ペ−スト | |
| JPH0221669B2 (ja) |