JPS5821966B2 - 基本発振器を正確な位相で同期する方法および装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、搬送周波数通信伝送系における基本発振器を
、粗調節用の正確な位相でのディジタルな周波数追従制
御と微調節用のアナログな周波数追従制御とを用いて、
長距離通信網に伝送される標準周波数に、正確な位相で
同期する方法および装置に関する。

広帯域搬送系における基本発振器の周波数精度に課され
る高度な要求は、ＣＣＩＴＴにより規定された搬送波周
波数精度を高信頼度でできるだけ保守なしで確保するた
め、ドイツ連邦郵政省（ＢＤＰ）の長距離通信網に自動
周波数監視する装置を導入するようにした。

そのためドイツ連邦共和国特許第１５９１４６５号明細
書に記載されたようなディジタル周波数追従制御装置が
、制御周波数供給部内の１２ＭＨｚ基本発振器のために
開発されている。

周波数修正のディジタル制御によれば、２チャネル位相
弁別器を使用するこの装置において常に、目標値のまわ
りで周波数の往復変動を生じる残留誤差が残る。

ドイツ連邦共和国特許出願公開第１４４１８１２号公報
には、ディジタル粗調節とアナログ微調節とを有する位
相制御手段が記載されている。

粗調節部分では調整すべき発振器周波数から分周器を介
してパルスが導出され、このパルスは基準周波数のパル
スと比較される。

周波数比較回路を介して絶えずパルスの数が比較され、
制御パルスより高い周波数の、所定数を超過したパルス
がサーボモータの相応の入力側に加えられ、サーボモー
タを介して発振器の周波数が追従制御される。

さらにこの公知の技術では、位相比較回路を有する微調
節部分が設けられており、位相比較回路は、分周器を介
して導出された発振器パルスと基準パルスとの間の位相
差に相応する電圧を送出する。

所望の発振器周波数が粗調節を介してほぼ得られた場合
、比較的長時間の量制御パルスは到来せず、その後微調
節が開始され、可変リアクタンスを介して周波数の残留
偏差が調整される。

この公知の方法では微調節が応動するのに遅延を伴う。

またこの方法を実現するにはサーボモータを備えた高価
な回路が必要である。

本発明の目的は、標準周波数を用いて基本発振器の同期
をディジタルに行う方法、および迅速且つ正確な位相で
周波数追従制御を行う装置を提供することにある。

この目的は本発明によれば次のようにして達成される、
即ち、粗調節用のディジタル位相制御ループを設け、こ
の位相制御ループは標準周波数と、引込むべき発振器の
基準周波数との間のうなり周期毎に、唯１つの周波数修
正用ディジタル調節ステップを生じるようにし、また付
加的にアナログ位相制御ループを設け、このアナログ位
相制御ループの引込み範囲が、ディジタル位相制御ルー
プの制御ステップのほぼ２倍に相当するようにし、また
アナログ制御範囲の中心を、１つのうなり周期に所属す
るディジタル制御ループの２つの応答点（動作点）の間
の中心におき、さらにアナログ制御範囲を越えた場合に
はディジタル制御ループによる別の制御ステップを開始
させ、この制御ステップにより、引込むべき発振器の基
準周波数の位相を、アナログ位相制御の調節範囲のほぼ
中央へ戻し、このようにして形成された制御量を記憶す
るようにする。

さらにディジタルメモリーに加えてアナログ制御量のメ
モリーを設け、このメモリーが、標準周波数がなくなる
前の所定の期間内におけるアナログ制御量の平均値を記
憶する。

この方法を実施する周波数追従制御装置は次のように構
成されている。

すなわち標準周波数ｆＮが、２チャネル位相弁別器の両
方のチャネルに直接供給され、かつ引込むべき発振器力
）ら取出される比較周波数ｆＲが、位相弁別器の一方の
チャネルに同様に直接、また他方のチャネルに位相を９
０°だけずらして供給され、また位相弁別器の両方のチ
ャネルの出力が、閾値検出器を介して可逆カウンタに供
給され、またカウンタの出力側が、ディジタルアナログ
変換器および加算段を介して発振器の引込み装置に作用
し、位相弁別器の他方のチャネルの出力端子に電圧制限
器が接続されており、この電圧制限器の出力側がローパ
スフィルタを介して加算段に接続されている。

新たな追従制御方法の利点は、切換点間の位相の往復変
動が、従って調節ステップのオーダの持続的な周波数誤
差が除去され、かつ適当な設計の際にもはやスリップ損
失が生じない、という点にある。

それにより原則的に搬送網を介して構成すべきディジタ
ルデータ通信網とＰＣＭ電話網との結合点も同期させる
ことができる。

簡単なディジタル制御ループに対する付加費用は非常に
わずかである。

追従制御方法に対する別の利点は、周波数修正量を記憶
することにあり、従って標準周波数を伝送する周波数比
較パイロット信号がない場合、多くのビット数を有する
高価なメモリーおよびディジタルアナログ変換器を用い
る必要なしに、最後に基本発振器に設定された周波数が
維持される。

得ることができる制御時定数は非常に大きく、それによ
り周波数比較パイロット信号の振幅および位相妨害に対
して、追従制御される基本発振器の極度の安定性が得ら
れる。

それ故に基本発振器周波数のおよびこの周波数から取出
される搬送周波数の高度な短時間安定度が、追従制御動
作中にも十分に維持される。

閾値検出器としてシュミットトリガが有利に使用できる
。

値評価基準のための位相弁別器の一方のチャネル内に分
周器を挿入すると、制御の時定数を分周比だけ増加する
ことができる。

有利にもローパスフィルタとしてＲＣローパスフィルタ
を使用でき、このローパスフィルタは、コンデンサメモ
リーとして構成されている。

さらに標準周波数がない場合、コンデンサメモリーをア
ナログ制御部分から切離すと有利である。

さらにアナログ制御部分の制御特性曲線が台形であると
有利である。

本発明の実施例を以下図面によって説明する。

追従制御の方式は、第１図によるブロック回路図かられ
かる。

追従制御発振器１１から同期周波数変換器１４を介して
基準周波数ｆＲが取出される。

この基準周波数の位相は、ディジタル位相弁別器１にお
いて標準周波数ｆＮの位相と比較される。

搬送周波基本発振器用の追従制御において位相比較は、
ｆＲ＝ｆＮ＝３００ｋＨｚで行われる。

ディジタル位相弁別器１は２つのチャネル２゜３を有す
る。

これらそれぞれのチャネルにおいてｆＲおよびｆＮのう
なりが形成される。

両方のチャネルにおいて一方を例えばｆＲの位相を他方
に対して９００だけ回転すれば、両方のチャネルにおけ
るうなりＡおよびＢの位相も９０°だけずらされる。

ｆｎ、とｆＮとの周波数差の符号が変わると、位相ずれ
の符号は同様に逆転する。

それ故に両方のチャネルのうち一方をそのために利用で
き、ｆＲ，とｆＮとの位相差の値を測定でき、かつ他方
のチャネルから所属の符号が得られる。

値チャネルは、それぞれｎ番目のうなり周期毎に１つの
パルスを供給する。

このパルスは、電子カウンタ８を符号の方向へ１ステツ
プだけ加算または減算する。

ディジタルアナログ変換器９は、計数状態に相応した直
流電圧（直流電流）を発生し、この直流電圧は、周波数
操作部として発振器に設けられたバラクタダイオードに
供給される。

それ故に計数状態は、行われた周波数修正に対する尺度
である。

標準周波数が無い場合、この計数状態はいつまでも維持
される。

従って標準周波数伝送におけるしゃ断は、発振器１１の
短時間周波数安定度に何の影響も及ぼさない。

これがディジタル方式の大きな利点である。

、ｆＲとｆＮとの間に周波数差があると、発振における
周波数修正が周波数誤差を制御し終るまで、一方の方向
ヘカウンタにパルスが入力される。

しかし周波数修正をディジタル化した結果として、一般
に１ステツプ以下の残留誤差が残る。

この残留誤差のため、発振器の周波数は、過渡状態にお
いて周波数の目標値のまわりで往復変動する。

この時変化する正および負の修正ステップの頻度は、制
御の時定数に依存しており、かつＴを制御時定数とする
と、平均して２Ｔ秒のステップになる。

周波数の往復変動に、標準周波数ｆＮと比較周波数ｆＲ
との間の位相または位相遅れ時間の往復変動が対応して
いる。

位相の往復変動は、比較周波数のほぼ１周期になる。

位相弁別器の値チャネルに分周器６を挿入すると、制御
時定数は分周係数だけ増加し、かつ相応して位相変動量
が増加する。

このような分周器６によれば、修正ステップの頻度を発
振器の周波数安定度に合わせることができる。

なぜなら発振器の短時間安定度は、あまりに頻繁な往復
ステップにより不必要に悪化しないようにするからであ
る。

精密発振器の追従制御のため、ディジタル制御回路の時
定数を一連の最悪の発振器に合わせなければならず、従
って最良の発振器を必要な場合より頻繁に制御しなけれ
ばならないという欠点がある。

次に説明するようにディジタル制御ループにおける修正
ステップにより、所定の頻度で位相スリップが生じるよ
うになり、従って追従制御される発振器の周波数の残留
誤差は、長い期間にわたってもＯにならない。

１２ＭＨｚ基本発振器用追従制御装置においてこの平均
周波数誤差は、はぼ２Ｘ １０−１０であり、従ってほ
ぼステップ幅以下のオーダにある。

この制御回路内に挿入された分周器１：１６を省略すれ
ば、平均周波数誤差は、はぼ１．２×１０−１１に減少
することができる。

この時もちろん（往復変動）ステップの平均頻度は、１
１時間に１ステツプから０．７時間に１ステツプへ増加
する。

ディジタル制御回路の前記の欠点は、引込み範囲がディ
ジタル制御ループの±１ステップに相当するアナログ制
御ループを付加的に挿入すれば避けられる。

アナログ制御ループの非常に狭い引込み範囲によれば、
供給される標準周波数と基本発振器１１の漂遊結合は非
常にわずかである。

それ故に基本発振器１１の高度な短時間安定度はそのま
まである。

アナログ制御ループは、同様に第１図に示されている。

ディジタル制御ループ１の符号チャネルの点Ｂにおける
３角形変動電圧は、台形に制限され、かつＲＣローパス
フィルタ１３を介してディジタルアナログ変換器９の出
力電圧に加えられる。

アナログ制御量は、ディジタル制御ループ内に残る残留
誤差を０にまで制御するように作用する。

標準周波数がないと、アナログ制御電圧は平均値をとる
。

従って周波数誤差は、最大でも１調節ステップにするこ
とができる。

この制御誤差は、標準周波数がない際にアナログメモリ
ーにアナログ制御電圧を固定保持すれば、簡単に減少で
きる。

最も簡単にはコンデンサメモリーによって実現可能であ
る。

メモリーにおける要求は高度なものではない。

なぜなら誤差は、小さなアナログ制御範囲、従って２つ
の調節ステップに関してしか生じないからである。

６０ＭＨｚ基本発振器用追従制御装置において、アナロ
グ制御範囲は最大±１０−９である。

実験において１時間あたり０．５係の記憶値低下量は難
なく実現できた。

これは、１時間あたり最大５×１（）−１２の周波数ド
リフトに相当する。

第２図に、位相弁別器におけるうなりの経過およびこれ
らのうなりの相対位相位置が示されている。

ディジタル位相弁別器１の値チャネル２において、３角
形のうなりＡが、また符号チャネルにおいて９０°だけ
ずれたうなりＢが形成される。

横軸にうなり位相ψ＝２π（ｆＢ、−ｆＮ）ｔが示され
ている。

従って第２図においてｆＲ＞ｆＮは、左から右への横軸
上の進みを、またｆＲ＜ｆＮは右から左への進みを表わ
している。

うなり電圧Ａは、シュミットトリガ５を制御し、このシ
ュミットトリガは、うなり周期毎に１つの修正パルスを
ディジタルカウンタへ送出する（ｎ＝１）。

ｆＲ〉ｆＮならば、このシュミットトリガ５は、切換点
Ｖｉ （ｉ−・・・−２，−１，０，１，２・・・）に
おいて「準備位置」へ反転し、かつ所属の切換点Ｓｉに
おいて再び「不動作位置」へ逆転され、かつその際それ
ぞれ１つの修正パルスをカウンタべ入力計数する。

ｆＲ＜ｆＮであると、点Ｖｉで準備が行われ、かつ点Ｓ
ｉで切換が行われる。

点Ｓｉは、それぞれうなりＢの負の半波と重なり、また
点Ｓｉはそれぞれ正の半波と重なるので、これらの点は
、それぞれ計数過程を「減算」または「加算」に制御す
るために使用できる。

周波数の所定の初期誤差を前提として、周波数誤差をな
くすため必要な修正ステップの程度のうなり周期が一方
に経過する。

最後の修正ステップが点Ｓ。

で行われ、かつ周波数の前にまだ正であった残留誤差を
過補償すると仮定すれば、この時負の残留誤差が存在す
る。

うなりの位相は、点ＳｏからＶ。

を越えて百。へと動く。ここで再び正の方向へ修正が行
われ、以下同様に行われる。

従って位相は、点Ｓ。

およびＫ。との間で往復変動する。

往復変動ステップは、例えば発振器１１の正の周波数ド
リフトにより周波数誤差が点Ｓ。

においてちょうどまだ修正できる程度の大きさになるま
で持続する。

修正後の非常に小さな負の周波数誤差は、発振周波数の
持続する正のドリフトによつて補償されて切換点間。

の前に得られる。うなりの方向は反転する。

方向転換が範囲（Ｖｏ＝Ｓｏ）で行われると、シュミッ
トトリガは、すでに再び準備位置へ反転し、かつ点Ｓ。

において新たな修正ステップが行われる。

方向転換が範囲（Ｓｏ、 Ｖｏ）で行われると、まずシ
ュミットトリガ５は、再び点■１において準備位置へ反
転し、かつ周波数修正は、まず点Ｓ１において行うこと
ができる。

標準周波数の周期のスリップ損失が生じる。

位相弁別器の値チャネルに１：ｎの分周器が挿入されて
いると、位相は、うなりのｎ周期内で変動し、かつ位相
スリップは、ｎ周期にまでなることがある。

ｆＲとｆＮの位相差△ψおよび位相遅れ時間差△τの関
係は次式で与えられる。

−・−°９．（ｆＲ′−ｆＮく、） ２πｆＮ ｆＮ 標準周波数の位相ジッタが誤った修正ステップを行わな
いようにするため、切換電位■とＳとの間にヒステリシ
スを設けなければならない。

最大限の妨害抑圧を可能にするため、このヒステリシス
は、できるだけ大きくする。

第２図においてヒステリシスは、うなり周期の１／３、
すなわち１２０°（ｖｏ、Ｓｏまたは■。

。百。

の間隔）に相当する。従って±６０°以下の行程を有す
る標準周波数の位相ジッタは、もはや準備点と切換点と
の間隔を越えることはなく、かつそれにより修正ステッ
プの誤った開始を行うこともない。

高速の位相ジッタは、位相弁別器の出力端子におけるロ
ーパスフィルタによって抑圧され、かつ値±６０°を越
えることがあっても、追従制御過程を妨害しない。

符号チャネルのうなり電圧から制限によって制御電圧Ｃ
が得られる。

制限は、準備点（Ｖｉ、Ｖｉ）内に急傾斜の経過がある
ように調節されている。

傾斜の符号は、アナログ制御特性曲線の安定な分岐に相
応するように考慮しなければならず、さもないとうなり
Ｃの位相は１８０°だけ回転するはずである。

ディジタル制御過渡現象の最後に最後の修正ステップは
、例えば点Ｓ。

においで１ステツプの周波数最大残留誤差の場合、うな
り方向の反転を行う。

アナログ制御範囲は２つの修正ステップであるので、発
振器は、うなりＣの直線部分（範囲■。

。ＶＯ）において引込まれる。

この時発振器の周波数ドリフトによって動作点は、アナ
ログ制御範囲の端部（ＶｏまたはＶ。

）にまで動く。

周波数ドリフトが続く場合、まず小さな周波数誤差が生
じ、この周波数誤差は、点Ｓ。

または百。

まで位相をドリフトさせる。ＶｏからＳｏへ（または■
。

から百。）の位置ドリフトの際、発振器および標準周波
数の短時間安定度が周波数安定度ｔ〈１ステツプを保証
しているものと仮定すれば、点Ｓ。

（または吾。）における修正ステップは、アナログ制御
の引込み範囲へ位相を戻すのに常に十分である。

それにより位相スリップが生じることはない。

第３図に、純デイジタル追従制御装置（破線）およびデ
ィジタルおよびアナログ制御ループを有する新しい追従
制御装置（実線）の過渡応答が示されている。

４／δは、ステップ値に対する周波数偏差 ｔ ／Ｔは
、ディジタル制御ループの時定数に対する時間を表わし
ている。

定常的な近似として、次のような時定数を定義した指数
曲線が得られる。

ディジタル制御：Ｔ＝１ デイジタノげナログ制御：Ｔ−（１＋α）ｔτ０：うな
り周期あたりの位相遅れ時間 （３００ｋＨｚ範囲でかつ値チャネルに分周器なしで比
較する際３，３３μＳ） δニステップ幅 α：うなり周期に対するアナログ位相弁別器内のうなり
の直線部分範囲（第２図において１／６）選ばれた表示
において、目標周波数は時点０に得られる。

追従制御された発振器の周波数安定度を考慮しなければ
、ディジタルだけの制御の際、この時点以後周波数は、
目標値のまわりで往復変動する。

組合せ制御ループにおいて発振器を引込んだ後にほぼ時
点１に、周波数誤差は全くなくなる。

ディジタルアナログ制御ループの時定数が純ディジタル
によるものよりも太きいとしても、目標周波数は早く得
られる。

制御過程台形状のうなりが重畳され、このうなりは、引
込まれていない状態におけるアナログ制御ループの往復
変動により生じる。

追従制御される基本発振器の特性は、測定時間に関する
周波数および位相遅れ時間誤差によって表わされる。

得ることができる精度は、基準周波数および発振器の安
定度に依存している。

第４図に、６０ＭＨｚ基本発振器に対する周波数安定度
と位相遅れ時間誤差との間の関係が、曲線ΔτＯｓｚお
よびｖＯ５ｚで示されている。

発振器の相対周波数偏差の谷形曲線は、測定時間と共に
比例して低下する核部分によって左側を制限されこの核
部分は、大体において累積白色雑音によるものである。

中央のほぼ水平に延びた部分は、特に掛算的な雑音と温
度作用によるものであり、また測定時間に比例して上昇
する核部分は、エージング経過に相当する。

周波数変動に対する曲線から、測定時間との掛算によっ
て位相遅れ時間に対する曲線が得られ、この位相遅れ時
間は、次式に相応している。

△ｆ τ＝−×ｔ ３００ｋＨｚでの位相比較に対して、直線制御範囲（Ｖ
ｉ、Ｖｉ）の端部と切換点（Ｓｉ、百ｉ）との間の位相
遅れ時間は、うなり周期のほぼ１／３、従って１．１７
ｔｓになる（第２図参照）。

従って発振器は、直線制御範囲からはずれた時、次の切
換点に達するまでに１．１μｓの位相遅れ時間を越える
はずである。

このことは、この時間内に所定の周波数誤差がない場合
に限って可能である。

第４図によるダイヤグラムから、１．１μＳの位相遅れ
時間差が、平均周波数誤差（１０−１０に相当すること
がわかる。

ステップ幅をδ＝５Ｘ１０−ｔ。（点Ｓ）にすれば、ス
リップなしに発振器の自然発生周波数ドリフトを修正す
る十分な確実性が得られる。

△ｆ／ｆ曲線によって決まる限界以下のステップ幅にす
れば、スリップを考慮しなければならない。

周波数比較パイロット信号（ｆＮ）と発振器周波数との
間の位相遅れ時間誤差に対する下側限界は、周波数比較
パイロット信号のジッタ（△τパイロット）によって決
まる。

制御ステップによって妨害を生じないように、このジッ
タは ’Ｖｉ。

ＳｉまたはＶｉ、Ｓｉの間隔より小さくなければならず
、従ってこの場合１，１μｓ以下でなければならない。

ＤＢＰ網において、例えば最大位相遅れ時間ジッタは、
周波数比較パイロット信号６０ｋＨｚにおいてダイヤル
トーン妨害によって生じる。

このジッタは、規格によれば最大０．６μＳピーク・ピ
ークになることがある。

この位相遅れ時間変動は、△τパイロットとして第４図
に同様に示されており、かつ制御の動作点Ｓに対するハ
ツチングで示ンした限界ａを決めている。

この時間変動は、発振器と周波数比較パイロット信号と
の間の最小位相遅れ時間差、または最小制御時定数によ
る設計値に相応している。

ハツチングで示す下側限界すは、できるだけ小さなステ
ップ幅を決め、かつ右側の上昇する核部分Ｃは、周波数
比較パイロット信号の短期間障害のできるだけ大きな抑
圧に応じて、許容可能な最大時定数を決める。

長距離通信網においてできるだけ高い短時間層・波数安
定度を実現するため、できるなら周波数比較パイロット
信号６０ｋＨｚではなく、３００ｋＨｚ（１２ＭＨｚ系
）または４２００ ｋＨｚ（６０ＭＨｚ系）のパイロッ
ト信号で標準周波数を伝送するようにする。

それにより制御の許容可能な動作点範囲の左側限界ａに
対して安全性が相応して拡大される。

【図面の簡単な説明】

第１図は、本発明による追従制御方式を示すブロック図
、第２図は、位相弁別器におけるうなりの経過およびこ
れらのうなりの相対位相位置を示す線図、第３図は、純
デイジタル追従制御装置およびディジタルアナログ追従
制御装置の過渡応答を示す線図、第４図は、６０ＭＨｚ
基本発振器に対する周波数安定度と位相遅れ時間誤差と
の間の関係を示す線図である。 １・・・・・・位相弁別器、５，７・・・・・・閾値検
出器、６・・・・・・分周器、８・・・・・・可逆カウ
ンタ、９・・・・・・ディジタルアナログ変換器、１０
・・・・・・加算段、１１・・・・・・発振器、１２・
・・・・・電圧制限器、１３・・・・・・ローパスフィ
ルタ。

Claims (1)

1. 【特許請求の範囲】 １ 搬送周波数通信伝送系における基本発振器を、粗調
   節用の正確な位相でのディジタルな周波数追従制御と微
   調節用のアナログな周波数追従制御とを用いて、長距離
   通信網に伝送される標準周波数に、正確な位相で同期す
   る方法において、粗調節用のディジタル位相制御ループ
   を設け、この位相制御ループは標準周波数と、引込むべ
   き発振器の基準周波数との間のうなり周期毎に、唯１つ
   の周波数修正用ディジタル調節ステップを生じるように
   し、また付加的にアナログ位相制御ループを設け、この
   アナログ位相制御ループの引込み範囲が、ディジタル位
   相制御ループの制御ステップのほぼ２倍に相当するよう
   にし、またアナログ制御範囲の中心を、１つのうなり周
   期に所属するディジタル制御ループの２つの応答点の間
   の中心におき、さらにアナログ制御範囲を越えた場合に
   はディジタル制御ループによる別の制御ステップを開始
   させ、この制御ステップにより、引込むべき発振器の基
   準周波数の位相を、アナログ位相制御の調節範囲のほぼ
   中央へ戻し、このようにして形成された制御量を記憶す
   るようにすることを特徴とする基本発振器を正確な位相
   で同期する方法。 ２ ディジタルメモリーに加えてアナログ制御量のメモ
   リーを設け、このメモリーが、標準周波数がなくなる前
   の所定の期間内におけるアナログ制御量の平均値を特徴
   する特許請求の範囲第１項記載の方法。 ３ 搬送周波数通信伝送系における基本発振器を、粗調
   節用の正確な位相でのディジタルな周波数追従制御と微
   調節用のアナログな周波数追従制御とを用いて、長距離
   通信網に伝送される標準周波数に、正確な位相で同期す
   る方法を実施するための装置において、標準周波数ｆＮ
   が、２チャネル位相弁別器１の両方のチャネル２，３に
   直接供給され、かつ引込むべき発振器から取出される比
   較周波数ｆＲが、位相弁別器１の一方のチャネル２に同
   様に直接、また他方のチャネル３に位相を９０ｐだけず
   らして供給され、また位相弁別器１の両方のチャネル２
   ，３の出力が、閾値検出器５，７を介して可逆カウンタ
   ８に供給され、またカウンタ８の出力側が、ディジタル
   アナログ変換器９および加算段１０を介して発振器１１
   の引込み装置に作用し、位相弁別器の他方のチャネル３
   の出力端子に、電圧制限器１２が接続されており、この
   電圧制限器の出力側が、ローパスフィルタ１３を介して
   加算段１０に接続されていることを特徴とする、基本発
   振器を正確な位相で同期する装置。 ４ 閾値検出器５，７がシュミットトリガである、特許
   請求の範囲第３項記載の装置。 ５ ディジタル位相弁別器１の一方のチャネル２内の閾
   値検出器５の後に分周器６が接続されている、特許請求
   の範囲第３項または第４項のいずれかに記載の装置。 ６ ローパスフィルタ１３がＲＣローパスフィルタであ
   り、このローパスフィルタが、コンデンサメモリーとし
   て構成されている、特許請求の範囲第４項または第５項
   のいずれかに記載の装置。 ７ 標準周波数がない際に、コンデンサメモリーがアナ
   ログ制御部分から切離される、特許請求の範囲第６項記
   載の装置。 ８ アナログ制御部分の制御特性曲線が台形である、特
   許請求の範囲第１項記載の装置。