JPS58218882A - デイジタル・オ−デイオデイスクプレ−ヤ - Google Patents

デイジタル・オ−デイオデイスクプレ−ヤ

Info

Publication number
JPS58218882A
JPS58218882A JP57092346A JP9234682A JPS58218882A JP S58218882 A JPS58218882 A JP S58218882A JP 57092346 A JP57092346 A JP 57092346A JP 9234682 A JP9234682 A JP 9234682A JP S58218882 A JPS58218882 A JP S58218882A
Authority
JP
Japan
Prior art keywords
circuit
signal
phase
pit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57092346A
Other languages
English (en)
Other versions
JPS6357872B2 (ja
Inventor
Kazutoshi Kusano
一俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP57092346A priority Critical patent/JPS58218882A/ja
Publication of JPS58218882A publication Critical patent/JPS58218882A/ja
Publication of JPS6357872B2 publication Critical patent/JPS6357872B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/18Controlling the angular speed together with angular position or phase
    • H02P23/186Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rotational Drive Of Disk (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル・オーディオディスクプレーヤに関
し、特にディスクを線速度一定として回転させるだめに
設けられているスピンドルモータの回転制御回路に関す
るものである。
ディジタル・オーディオディスクプレーヤは、ディジタ
ル化したオーディオ信号および同期信号等を線速度一定
として光学的にQ’M度で記録したディスクを再生する
ものであり、高忠実度の再生信号が得られる優れた特長
を有している。
この場合、高忠実度再生を行なう上で最も重要な事は、
再生時に於けるディスクの回転が正確に線速度一定とな
るように1、ピックアップの位置に応じてスピンドルモ
ーターの回転−を割御することである。
ここで、スピンドルモーターの回転制御に於いては粗調
整系と微調整系の2系列によってなされており、粗調整
系は再生信号のスペクトルを1=” −V変換した信号
を用いて制御することにより基準回転に対して±10%
以下に粗調し、微調系は再生信号に含まれるデータに同
期して発生されるピットクロックと水晶精度の基準クロ
ックとの位相比較出力を用いて制御することにより基準
回転に対して±1%以下に微調している。そして、通常
は粗調系の制御信号と微調系の制御信号を加算した信号
を用いてスピンドルモータの回転を制御している。
しかしながら、上述した構成によるディジタル・オーデ
ィオディスクプレーヤのスピンドルモータ駆動回路に於
いては、モータの起動時あるいはピックアップの早送り
時にディスクの回転が急変すると、再生信号に含まれる
データに同期して発生されるべきピットクロックの同期
が外れてしまう。この結果、ピットクロックと基準クロ
ックとの位相比較出力が°゛Iじ、甘だばL″にはりつ
いたままの状態となるだめに、上述しだ微調系の、制御
が°誤った方向になされ、これに伴なって再生信号のス
ペクトルを利用する上記粗調系の制御電圧がずらされる
ことになり、ピットクロック発生回路に設けられそいる
位相ロツクループの引き込み範囲外に於いて回転制御が
なされるために再ロックが行なえなくなる問題を有して
いる。
従って、本発明による目的は、スピンドルモーターの起
動時あるいはピックアップの早送り時等に於いて、再生
信号のデータに同期して発生されるピットクロックの同
期が外れて回転制御系のロックが外れた場合に、自動的
にこの現象を検出して早期に再ロックを行なう回転制御
回路を備えたディジタル・オーディオディスク″−“k
 * m t 6iCl 16・21・11 11、用
いて本発明によるディジタル・オーディオデ    □
ィスクプレーヤを詳細に説明する。
第1図は本発明によるディジタル・−オーディオディス
クプレーヤに用いられる回転制御回路の一実施例を示す
回路図工、ある。同図に於いて1は再生信号Aを入力と
してこの再生信号に含まれるデータのスペクトルをF−
■変換した出力を発生する周波数・電圧変換回路、2は
周波数・電圧変換回路1の出力信号をレベル調整して粗
調整信号Bを発生する第ルベル調整回路、3は再生信号
Aを入力としてこの再生信号に含まれるデータに同期し
たピットクロックCを出力ポートP1から発生す゛る位
相ロックループ(PI、I、)構成によるピットクロッ
ク発生回路であって、位相ロツクループを構成する電圧
制御発振器にループ制御用と、して供給される発振制御
信号D′の7部が出力ポートP2から送出されるよう構
成されている。そして、このようなピットクロック発生
回路として′は、例えば第2図に示す構成のものが用い
られている。第2図に於いて3aは再生信号Aを非ゼロ
も、どり法(N几Z−I )によって表わされる信号E
に変換する変換回路、31)は後述する積分回路30か
ら発生される発振制御信号りに応じて発振周波数を可、
変する電圧制御発振器(以下v’coと称す)である。
3cはVOO3bから発生される発振出力信号を2分周
してデユーティが50%のピットクロックCを発生する
分周回路、3dは変換回路3aの出力信号Eと分周回路
3cから発生琢れるピットクロックCをそれぞれ入力端
R:Vにそれぞれ取り込むことによシ、両者の位相差を
検出するディジタル構成による位相周波数比較器であっ
て、例えばモトローラ社のM O4044等カ用いられ
る。3e、3fは位相周波数比較器3d′の出力端U、
Dから発生される出力信号をそれぞれ反転するインバー
タ、3gは変換回路3aから発生される非ゼロもどり法
によって表わされる出力信号Eを位相周波数比較器3d
に於ける遅れ時間分だけ遅延させてタイミング合せを行
なう遅延回路、311は遅延回路3gから発生される信
号を入力としてノξルス幅整形を行なうことにより、比
較するビシトイロックCのノξルス幅よりも多少幅の狭
いゲートノξルスl”を発生するパルス幅整形回路、3
Iはインノ々−夕3eの出力信号とゲートパルスFを入
力とするナントゲート、3」はインバータ3fの出力信
号とゲート・ξルスFを入力とするナンドゲー)、3に
はカソード側がナントゲート31の出力端に接続された
ボイプアツプ用のダイオード、3tはナントゲート3」
の出力を反転するインバータ、3 mはアノード側がイ
ンバータ3tの出力端に接続されるとともに、カソード
側がダイオード3にのアノードと共に出力端に接続され
たポンプダウン用のダイオードであり、これらダイオー
ド3に、3mおよびインバータ3tはチャージポンプ回
路3nを構成している。3oはチャージポンプ回路3n
の出力を積分する積分回路であって、演算増幅回路3p
+ 3 Q r 3 rおよびコンデンサ3sによる一
般に周知の回路となっており、その出力が発振制御信号
りとしてVOO3bに供給されるとともにその一部が出
カポ−)P2から外部に送出きれるようになっている。
従って、このような構成に於いては、VCOBb□分周
器30□位相周波数比較器3d□インバータ3e、3f
−ナントゲート3i、3j□チヤ一ジポンプ回路30−
−積分回路3 o   VCO3bのループが位相ロッ
クループを構成していることになる。
このような構成によるピットクロック発生回路3は、図
示しない光学ピックアップから再生信号Aが供給される
と、変換回路3aはこの人力信号を非ゼロもどり法によ
って表わされる信号(NRZ−I信号)aに変換して出
力する。一方、VOO3bは積分回路3oから発生され
る発振制御信号りに応じだほぼ目゛的とするピットてい
る。そして、このVOO3bの出力信号は、分周器3c
に於いて2分周されることにより、デユアティ50%の
ピットクロックCとして出力される。この場合、ピット
クロックCの一部は、位相周波数比較器3dの入力端V
に供給さ    ゝれる。位相周波数比較器′3dは、
入力端1’tに供給される変換回路3aの出力信号Eと
の位相差を検出し、その差分に対応した出力を位相の進
みと遅れに分けて出力端U、Dから発生する。
一方、遅延回路3gは変換回路3aの出力信号Eを位相
周波数比較器3dに於ける遅れ動作時間分だけ遅らした
後に出力している。そして、この遅延回路3gの出力信
号はノξルス幅整形回路311に於いて、その前縁から
の幅がピットクロックCの1周期よりも多少短いノξル
ス幅に規制された後に、ゲートノξルスFとしてナンド
ゲ−)3i、3jにそれぞれ供給される。従って、ナン
ドゲ−1−3i、3jはゲートノξルスFの供給時に於
いてのみゲートが開かれることになるために、インバー
タ3fの出力信号3fとゲートパルスFの−゛致部分が
L″となって出力される。なお、位相周波数比較器3d
の出力端Uに発生される信号はこ、の場合”H″となっ
ているために、ナントゲート31の出力信号はパH′状
態゛  を続ける。一方、ナントゲート3」の出力信号
がIドから°′L″に反転する。と、”L″期間於いて
インバータ3tの出力が“11”となるために、ダイオ
ード3mが順方向となって積分1回路30に出力が供給
されて、その積分出力が発振制御信号りとして°V’0
03 bに供給される。そして、この場合に於いて、ナ
ントゲート3」の出力信号が”L″となる期間は、両比
較信号の位相差に反比例しだ信号となる。従って、こめ
ように構成された回路に於いては、位相周波数比較器3
dの出力発生期間に於いてのみゲートが開かれて比較信
号がチャージポンプ回路3mに取り込まれることになる
。そして、このチャージポンプ回路3mの出力信号が積
分されて発振制御信号りとなり、この発振制御信号りに
よってVCO3bの発振周波数が制御される。このため
に、全体として位相ロックループが構成されて変換回路
3aから発生される出力信号Eの立ち上りにピットクロ
ックCの立ち下シが一致した状態で位相ロックされるこ
とになり、これに伴なって両信号の位相合せが行なわれ
る。
この場合、位相周波数比較器3dとチャージポンプ回路
3mとの間にはゲート回路3 i、3 jが設けられて
おり、このゲート回路は比較出力の発生開始時から、発
生されるピットクロックの1周期以内に於いてのみゲー
トが開かれるように制御されているために、位相比較部
分のみが取り出されて位相制御が行なわれることになる
。従って、再生信号が非ゼロもどり法によって表わされ
る信号に変換された変換回路3aの出力信号Eの周期と
、比較されるピットクロックCの周期とが大きく異なシ
、また出力信号Eのデユーティがその内・容によって大
きく変化したとしても、位相比較部分のみによる位相制
御が加えられて5、再生信号へのデータに同期したピッ
トクロックCが出力される。ここで、積分回路3oから
発生される発振制御信号Eは、位相ロックループの動作
状態を表わしていることに゛なり、ロック状態に於いて
は一定の直流レベルとなるのに対し、非ロツク状態に於
いてはリップルを含む信号となる。以上が第2図に示す
ピットクロック発生回路の二側を示す回路の構成および
動作の概略である。
次に第1図に示す回路に於いて、4・は図示しkい水晶
発振回路から供給される基準クロックとピットクロック
発生回路3から供給される再生信号Aのデータに同期す
るピットクロックCとの位相を比較する位相比較回路で
あって、その位相差に対応したレベルの出力信心が発生
される。5は位相比較回路4の出力信号レベルを第ルベ
ル調整回路2から発生される出力信号Bのレベルとの関
係に於いてレベル調整する第2レベル調整回路、6はピ
ットクロック発生口43の出力ポートP2から発生され
る位相ロックループ制御用の発振制御信号りに含まれる
リップルを検出するリップル検出回路であって、発振制
御信号りを増幅するアンゾロaと、アンプ6aの出力を
検波してリップル成分のみを取り出して平滑した信号を
出力する検波回路6bと、この検波回路6bの出力レベ
ルが設定値を越え ・て上昇した時にリップルを検出し
たことを示す    ゛□出力信号14を発生するコン
ノミレータ6Cとによって構成されている。7は第2レ
ベノ1調整回路5の出力側に設けられたアナログスイッ
チであって、通常時は閉じて第2レベル調整回路5の出
力信号1を出力しており、リップどし検出回路6から設
定レベルを越えるリップルが検出された事を示す出力信
号I]が供給されると、このアナログスイッチ7は開と
なって第2レベル調整回路5の出力信号■の送出を禁止
する。8は加算回路であって、第ルベル調整回路2の出
力信号Bとアナログスイッチ7を介して供給される出力
信号■を加算して回転速度制御信号Jを発生する。9は
回転速一度制御信号Jに応じた回転速度でスビ、ンドル
モータ10を駆動するモーター駆動回路である。
このように構成された回路に於いて、図示しないピック
アップから再生信号Aが供給されると°、この再生信号
Aは周波数・電圧変換回路1に於いて、その再生信号A
に含まれるデータのスペクトルをF−V変換して、スピ
ンドルモーター10の回転を線速度−定とするだめの粗
調整用の制御信号を出力する。
一方、位相ロックループ構成による′ビットクロック発
生回路3は、゛第2図に於いて説明した様に通常の状態
゛に於いては再生信号のデータに位相ロックして、この
データに同期したピットクロックCが出力ポートP+か
ら発生されている。
そして、このピットクロック発生回路3の位相ロツクノ
し一ゾは、ロック状態ある龜は引き込み範囲内に位置す
る場合には、そのル−プ制御信号として°の出力ポート
P2から発生される発振制御信号りは直流あるいはわず
かなりツプルを含む信号となっている。従って、この状
態に於いては、−ピットクロック発生回路3の出力ポー
トP2から発生さiる発振制御信号りのリップ・・を検
出するリップル検出回路6が設定値を越える・レベルの
リップルを検出することが出来ず、その出力信号Hは”
L”レスル・となってアナログスイッチ7が閉じられて
いる。
一方、位相比較回路4は、水晶精度の基準クロックGと
ビットクロッ多発、生回路3から供給される再生信号A
のデータに同期する−ビットクロックCとを入力とし、
その位相差に応じたレ−− ベルの微調整用の制御信号を出力する。このようにして
発生された周波数・電圧変換回路1の出力信号および位
相比較回路4の出力信号は、第1.第2レベ′ル調整回
路2,5に於いて、相互の最適制御比率の関係を基とし
てレベル調整されて出力信号B、Iとして送出される。
そして、この出力信号B、Iは、上述したようにアナロ
グスイッチが閉じられているために、加算回路8に於い
て両者が互いに加算されて、粗調整信号と微調整信号が
合成されて複合信号とされた出力信号Jが発生されてモ
ーター駆動回路9に供給さ五る。この結果、モーター駆
動回路19は、出力信号Jに応じてスピンドルモーター
IOの回転を制御するために、図示しないピックアップ
と対向するディスク部分の線速度が高精贋に一定化され
、この場合に於ける動作は従来と同様になる。− 次に、スピンドルモータlOの起動時あるいはピックア
ップの早送り時に於けるスピンドルモータ10の回転急
変時等に於いては、再生信号Aが大きく乱れだ状態とな
ることから、再生信号Aに含まれるデータが大きく変化
してピッ1クロック発生回路3を構成する位相ロックル
ーゾの引き込み範囲を外れたものとなる。この結果、発
生されるピットクロックc :’(d基準クロックGに
対して位相が大きくずれたものとなり、これに伴なって
位相比較回路4の出力信号は“H”または°°L”には
り付いた状態のものとなり、これに伴なって回転制御が
更に誤った方向になされようとする。
しかし、ピットクロック発生回路3を構成する位相ロッ
クループは、引込み範囲外の入力信号に対しては極めて
不安定な状態となり、これに伴なってループ制御信号と
しての出力ポートP2から発生される発振制御信号りに
大きなりツゾルが発生される。このようにして、大きな
リップルが含まれた発振制御信号りは、アンゾロaに於
いて増幅された後に検波回路6bに於いて検波・平滑さ
れてリツゾル分が取り出される。
そして、この検波回路6bの出力信号は、コンパレータ
6cに於いて設定値との比較が行なわれ、入力信号が設
定値を越えるとりツゾルを検出したことを示すII t
t uレベルの出力信号Hが発生される。このようにし
て、リツゾル検出回路6から出力信号11が発生される
と、アナログスイッチ7が開かれて第2レベル調整回路
5から出力される微調整用の出力信号Iが加算回路8に
供給されるのが阻止される。よって、加算回路8は第2
レベル調整回路2から供給される粗調整用の出力信号B
を出力信号Jとしてモーター駆動回路9に供給すること
になり、スピンドルモーター1゛0は大きく変動した回
転速度が粗調整制御によって予め定められた線速度に粗
調整される。このように、大きく誤った出力を切biす
と、粗調整制御系によってピットクロック発生回路3を
構成する位相ロツクルーゾの引き込み範囲内に含まれる
ようにスピンドルモータ10の回転を制御する。そして
、スピンドルモーター10の回転が予め定められた線速
度近辺に制御されると、ピットクロック発生回路3を構
成する位相ロツクルーゾが作動して再生信号Aに含まれ
るデータに同期するピットクロックCを発生するために
、位相比較回路4からは再び微調整用の位相差信号が出
力される。このようにして、ビットクロック発生口、露
3の位相ロック制御が開始嘔れると、前述口たように発
振制御信号りが安定となって直流または極めて少ないリ
ップルを含む信号となる。この結果、リツゾル検出回路
6の出力信号Hが断となシ、これに伴なってアナログス
イッチ7が閉じられ、微調整系が再び生かされて通常の
回転制御に自動的にかつ速やかに戻されることになる。
なお、ピットクロック発生回路3を構成する位相ロツク
ルーゾは、粗調整による例えば基準回転の±1%以内に
於いて再ロックされる特性を必要とすることは言うまで
もない。
以上説明したように、本発明によるディジタル・オーデ
ィオディスク少し、−ヤは、再生信号に含まれるデータ
のスペクトルをF−v変換した粗調整用の信号と、位相
ロックループ構成によるビットクロック発生回路から発
生される再生信号のデータに1四期したビットクロック
と基準クロックとの位相差に応じた微調整用の信号とを
用いてスピンドルモーターの回転を線速度一定に制御す
る回転制御回路に於いて、ピットクロック発生回路を構
成する位相ロツクループの発振制御信号に含まれるリッ
プルのレベルが設定値を越えて増加したことを検出する
リップル検出回路を設け1.このリップル検出回路の検
出出力によって上記微調整用の信号を遮断するものであ
る。よって、スピンドルモーターの回転が急変してその
再生信号が大きく乱れることによりピットクロック発生
回路の位相ロックループが引き込み不能になると、リッ
プル検出回路が作動して誤った条件下に於いて求められ
ている微調整信号が断たれるために、粗調整信号によっ
てスピンドルモーターの回転速度が制御されて、自動的
にかつ速やかにピットクロック発生回路を構成する位相
ロツクループの引き込み範囲に戻される優れた効果を不
する。
【図面の簡単な説明】
第1図は本発明によるディジタル・オーディオディスク
プレーヤーの一実施例を示す回路図、第2図は第1図に
於けるピットクロック発生回路の一例を示す回路図であ
る。 1・・・周波数・電圧変換回路、2.’5・・・第1゜
第2レベル調整回路、3・・・ピットクロック発生回路
、4・・・位相比較回路、6・・・リップル検出回路、
5a・・・アンプ、6b・・・検波回路、6c・・・コ
ンノ々レータ、7・・・アナログスイッチ、8・・・加
算回路、9・・・モーター駆動回路、10・・・スピン
ドルモーター。 出 願 人 新日本電気株式会社      、・i手
続補正書(方式) 昭和57年10月128 1 事件の表小 昭和57年特 許 願第92346+32、発明 の名
称 ディジタル・オーディオディスクプレーヤ3t10正を
する者 >74件との関係 特     許出願人連絡先 〒5
20  滋賀県人津市晴嵐2丁目9番1号新日本電気株
式会社 特 言′1 部 電話大津(0775)37−2100番東京連絡% 電
話東IX (03) 454−5111番4、補正命令
の日付 図面の浄書(内容に変更なし2)

Claims (1)

    【特許請求の範囲】
  1. (1)  ピックアップから供給される再生信号のスペ
    クトルを周波数−電圧変換して粗調整信号を発生する周
    波数・電圧変換回路と、前記再生信号のデータに同期し
    たピットクロックを発生する位相ロック構成によるピッ
    トクロック発生回路と、基準クロックと前記ピットクロ
    ックの位相差に応じた微調整信号を発生する位相比較器
    と、前記粗調整信号と微調整信号を加算してモーター駆
    動回路に供給することによりスピンドルモーターの回転
    を線速度一定に制御する回転制御回路を有するディジク
    ル・オーディオディスクプレーヤに於いて、前言ごピッ
    トクロック発生回路を構成する位相ロックループの発振
    制御信号に含まれるリップルのレベルがその位相ロツク
    ループの引き込み範囲を越える値に達したことを検出す
    るリップル検出回路と、前記位相比較回路と前記加算回
    路との間に設けられ、前記リップル検出回路の出力によ
    り作動して前記微調整信号の通過を阻止するアナログス
    イッチとを備えたことを特徴とするディジタル・オーデ
    ィオディスクプレーヤ。
JP57092346A 1982-05-31 1982-05-31 デイジタル・オ−デイオデイスクプレ−ヤ Granted JPS58218882A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57092346A JPS58218882A (ja) 1982-05-31 1982-05-31 デイジタル・オ−デイオデイスクプレ−ヤ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57092346A JPS58218882A (ja) 1982-05-31 1982-05-31 デイジタル・オ−デイオデイスクプレ−ヤ

Publications (2)

Publication Number Publication Date
JPS58218882A true JPS58218882A (ja) 1983-12-20
JPS6357872B2 JPS6357872B2 (ja) 1988-11-14

Family

ID=14051835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57092346A Granted JPS58218882A (ja) 1982-05-31 1982-05-31 デイジタル・オ−デイオデイスクプレ−ヤ

Country Status (1)

Country Link
JP (1) JPS58218882A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515663Y2 (ja) * 1988-12-28 1993-04-23

Also Published As

Publication number Publication date
JPS6357872B2 (ja) 1988-11-14

Similar Documents

Publication Publication Date Title
JP3179382B2 (ja) Pll回路
US7065025B2 (en) PLL circuit
JP2002260333A (ja) 記録媒体記録方法および記録媒体記録装置
KR100260066B1 (ko) 디스크 재생 장치
US20050078783A1 (en) Digital phase-locked loop circuit
US20080290916A1 (en) System Clock Generation Circuit
KR20200045259A (ko) 디지털 위상 고정 루프 및 그 구동 방법
JPS58218882A (ja) デイジタル・オ−デイオデイスクプレ−ヤ
US20080292629A1 (en) System Clock Generation Circuit
US6914465B2 (en) Voltage-controlled osillator
JPH04129070A (ja) 情報記録媒体の再生側信号処理装置
JP3021606B2 (ja) キャプスタンサーボ装置
JPS5954073A (ja) デイジタル・オ−デイオデイスクプレ−ヤ−
US7308066B2 (en) Clock recovery circuit capable of automatically adjusting frequency range of VCO
WO1997047089A1 (fr) Circuit en boucle a verrouillage de phase
JP2698455B2 (ja) ビット同期回路
JPS6346902B2 (ja)
JPS6333232B2 (ja)
JPS593749A (ja) デイジタル・オ−デイオデイスクプレ−ヤ−
JPS5856259A (ja) デイジタル・オ−デイオデイスクプレ−ヤ
JPH10302277A (ja) 光ディスク装置およびトラックエラー信号生成方法
JPS6032161A (ja) デジタル信号再生装置
JP2002269894A (ja) 回転制御回路及びこれを用いた記録可能な光ディスクドライブ装置並びに回転制御方法
JPS58134595A (ja) 再生信号の時間軸エラ−信号発生装置
JPH0546030B2 (ja)