JPS5821853B2 - プツシユプルゾウフクカイロ - Google Patents
プツシユプルゾウフクカイロInfo
- Publication number
- JPS5821853B2 JPS5821853B2 JP50032997A JP3299775A JPS5821853B2 JP S5821853 B2 JPS5821853 B2 JP S5821853B2 JP 50032997 A JP50032997 A JP 50032997A JP 3299775 A JP3299775 A JP 3299775A JP S5821853 B2 JPS5821853 B2 JP S5821853B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- voltage
- circuit
- transistor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電界効果トランジスタを用いたプッシュプル
増幅回路に関するもので、例えばオーディオ増幅回路と
して使用できる。
増幅回路に関するもので、例えばオーディオ増幅回路と
して使用できる。
従来技術とその問題点を第1図および第2図により説明
する。
する。
第1図はNチャネルとPチャネルの一対のMO8形電界
効果トランジスタを用いたプッシュプル増幅回路の従来
例を示す図である。
効果トランジスタを用いたプッシュプル増幅回路の従来
例を示す図である。
1はNチャネルの、2はPチャネルのMO8形電界効果
トランジスタ(以下、単にトランジスタと略称する)で
あり、D、G、Sはそれぞれのドレイン、ゲート、ソー
ス電極である。
トランジスタ(以下、単にトランジスタと略称する)で
あり、D、G、Sはそれぞれのドレイン、ゲート、ソー
ス電極である。
3は例えばスピーカ等のインピーダンス負荷である。
4は直流バイアス電圧源である。
5は交流信号電流源で、例えばNPN )ランジスタ
のコレクタ出力を等制約に示しだものである。
のコレクタ出力を等制約に示しだものである。
6は直流バイアス電流源4および交流信号電流源5の負
荷抵抗で、この負荷抵抗6の電圧降下によりゲート電圧
が与えられる。
荷抵抗で、この負荷抵抗6の電圧降下によりゲート電圧
が与えられる。
7は直流バイアス電圧源で、トランジスタ1および2の
無信号時、すなわち交流信号電流源5が零のとき、の各
ドレイン直流バイアス電流を所定ノ値に設定するだめの
もので、両トランジスタ1.2の特性に応じてその大き
さが調整される。
無信号時、すなわち交流信号電流源5が零のとき、の各
ドレイン直流バイアス電流を所定ノ値に設定するだめの
もので、両トランジスタ1.2の特性に応じてその大き
さが調整される。
この直流バイアス電圧源7(図示記号VB)として実際
には抵抗やダイオード端の電圧降下が用いられることが
多い。
には抵抗やダイオード端の電圧降下が用いられることが
多い。
8および9はそれぞれ正および負の電源である。
第2図は第1図の直流バイアス電圧源VBの必要性を説
明する図である。
明する図である。
第2図において、横軸のV。
8 はゲート、ソース間電圧、縦軸の1゜はドレイン電
流である。
流である。
11はトランジスタ1の静特性曲線、13はトランジス
タ2の静特性曲線を示し、図示の電圧値vTを境にして
、Vo8 〉vTならばトランジスタ1が特性曲線11
にしたがい、またV。
タ2の静特性曲線を示し、図示の電圧値vTを境にして
、Vo8 〉vTならばトランジスタ1が特性曲線11
にしたがい、またV。
8〈vTならばトランジスタ2が特性曲線13にしだが
ってドレイン電流を流す。
ってドレイン電流を流す。
これにより、電圧値■1を境にして正負方向に変化する
交流信号をゲート、ソース間に印加すれば、交流信号の
各半波に対応した電流がトランジスタ1またば2を流れ
、B級プッシュプイレ動作が正しく行なわれる。
交流信号をゲート、ソース間に印加すれば、交流信号の
各半波に対応した電流がトランジスタ1またば2を流れ
、B級プッシュプイレ動作が正しく行なわれる。
しかし、一般にはトランジスタ2の特性は曲線12とし
て示すように曲線13からずれており、このずれ幅をV
Bとすると、ゲート・ソース間電圧V。
て示すように曲線13からずれており、このずれ幅をV
Bとすると、ゲート・ソース間電圧V。
8 がほぼvTからvT−VBの間は、トランジスタ1
および2がともにしゃ断され、負荷3に電流を供給しな
い。
および2がともにしゃ断され、負荷3に電流を供給しな
い。
すなわち、不感帯が発生し、直線的な増幅が行なわれな
い。
い。
第1図に記号VBとして示しだ直流バイアス電圧源7は
、第2図の曲線12を曲線13に移動させる働きをする
ものである。
、第2図の曲線12を曲線13に移動させる働きをする
ものである。
しかし、以上のような従来回路にはつぎのような問題が
ある。
ある。
すなわち、一般にMO8O8形効果トランジスタは、電
力用といえども相互コンダクタンスが低いので、その利
得が理想的なプッシュプル回路で得られる利得1に達せ
ず、直線性も悪く、まだこのためその駆動回路は出力電
圧以上の振幅で駆動しなければならず、この結果、駆動
回路に出力回路よりも大きな電源電圧を必要とし、出力
回路電源がその駆動回路にも用いられる従来回路に較べ
て電源数が2倍に増加し、製造原価が増加する。
力用といえども相互コンダクタンスが低いので、その利
得が理想的なプッシュプル回路で得られる利得1に達せ
ず、直線性も悪く、まだこのためその駆動回路は出力電
圧以上の振幅で駆動しなければならず、この結果、駆動
回路に出力回路よりも大きな電源電圧を必要とし、出力
回路電源がその駆動回路にも用いられる従来回路に較べ
て電源数が2倍に増加し、製造原価が増加する。
さらに、第1図従来回路では、ゲート・ソース間がイン
ピーダンス的に開放されていることから、各種の誘導雑
音等によってMO8O8形効果トランジスタが破壊しや
すいという問題もある。
ピーダンス的に開放されていることから、各種の誘導雑
音等によってMO8O8形効果トランジスタが破壊しや
すいという問題もある。
本発明はこの点に注目してなされたもので、上記問題点
を解決することのできるプッシュプル増幅回路を提供す
ることを目的とするものである。
を解決することのできるプッシュプル増幅回路を提供す
ることを目的とするものである。
上記目的を達成するために本発明においては、つぎのよ
うな構成を採用する。
うな構成を採用する。
すなわち、一対のMO8O8形効果トランジスタの両ソ
ース電極を共通に接続した結線部を負荷を介して接地し
、両ゲート電極を直接あるいはインピーダンス素子を介
して接続した結線部と上記両ソース電極結線部との間に
抵抗素子を挿入接続し、この抵抗素子を定電流性信号源
で1駆動する構成とする。
ース電極を共通に接続した結線部を負荷を介して接地し
、両ゲート電極を直接あるいはインピーダンス素子を介
して接続した結線部と上記両ソース電極結線部との間に
抵抗素子を挿入接続し、この抵抗素子を定電流性信号源
で1駆動する構成とする。
以下、図面により本発明を説明する。
第3図は本発明の一実施例を示す回路である。
第3図において、第1図と同一符号は第1図の場合と同
一物を表わす。
一物を表わす。
15は2つのトランジスタ1および2の両ゲート電極の
間に接続された抵抗素子、14はこの抵抗素子15の一
端と、両ソース電極を共通接続した結線部との間に挿入
接続された抵抗素子である。
間に接続された抵抗素子、14はこの抵抗素子15の一
端と、両ソース電極を共通接続した結線部との間に挿入
接続された抵抗素子である。
直流バイアス電流源4は抵抗素子15および14、さら
に負荷3を介して流れる電流の直流源となっている。
に負荷3を介して流れる電流の直流源となっている。
この際、抵抗素子14の両端には第2図の電圧値■1に
相当する電圧降下が、抵抗素子15の両端には第2図の
直流バイアス電圧VBに相当する電圧を発生させる。
相当する電圧降下が、抵抗素子15の両端には第2図の
直流バイアス電圧VBに相当する電圧を発生させる。
交流信号電流源5に起因する電流も、同じように抵抗素
子15,14および負荷3を流れる。
子15,14および負荷3を流れる。
交流信号電流による抵抗素子15での電圧降下を避けた
い場合は、適宜、抵抗素子15の両端にバイパスコンデ
ンサを並列接続すればよい。
い場合は、適宜、抵抗素子15の両端にバイパスコンデ
ンサを並列接続すればよい。
以上の構成をもつ第3図実施例回路の利得は、交流信号
電流源5の大きさをi6、抵抗素子14の抵抗値をR1
4、負荷3のインピーダンスを23、この負荷インピー
ダンスZ3の両端電圧をe3、トランジスタの相互コン
ダクタンスをGmとおけば で与えられる。
電流源5の大きさをi6、抵抗素子14の抵抗値をR1
4、負荷3のインピーダンスを23、この負荷インピー
ダンスZ3の両端電圧をe3、トランジスタの相互コン
ダクタンスをGmとおけば で与えられる。
これに対し、第1図従来回路の利得は、第1図の抵抗6
の抵抗値をR6として で与えられる。
の抵抗値をR6として で与えられる。
ただし、R3は第1図の負荷3の抵抗値である。
R6二R1,、tたR3二Z3 とすれば、利得は第3
図回路の場合の(1)式の方が、第1図従来回路の場合
の(2)式に比較して、(1+GmR3)倍になってい
る。
図回路の場合の(1)式の方が、第1図従来回路の場合
の(2)式に比較して、(1+GmR3)倍になってい
る。
通常の電力用MO8形電界効果トランジスタをスピーカ
負荷で用いるとして、上記の1+GmR3はほぼ15〜
20の値となる。
負荷で用いるとして、上記の1+GmR3はほぼ15〜
20の値となる。
ここで、第1図従来回路は、いわゆるプッシュプルのソ
ースフォロワ方式となっているので、利得が低いのはソ
ースフォロワとしての負帰還により低下しているのであ
り、その代償として負帰還による歪率の改善がなされて
いるから、同一の歪率とするためには、第3図実施例回
路においても何らかの負帰還を施さざるを得ないという
点が指摘されるかも知れない。
ースフォロワ方式となっているので、利得が低いのはソ
ースフォロワとしての負帰還により低下しているのであ
り、その代償として負帰還による歪率の改善がなされて
いるから、同一の歪率とするためには、第3図実施例回
路においても何らかの負帰還を施さざるを得ないという
点が指摘されるかも知れない。
しかし、周知のようにMO8O8形効果トランジスタの
静特性は、つぎの(3)式に示すように、2乗特性をも
つことを考慮するならば、第3図回路においても歪は充
分に低減されるのである。
静特性は、つぎの(3)式に示すように、2乗特性をも
つことを考慮するならば、第3図回路においても歪は充
分に低減されるのである。
ただし、IDはドレイン抵抗、■Do は定数、VGS
はゲート、ソース間電圧、VPはピンチオフ電圧で
ある。
はゲート、ソース間電圧、VPはピンチオフ電圧で
ある。
しだがって、第3図において、抵抗素子15での電圧降
下を無視するならばトランジスタ1と2のゲート・ソー
ス間電圧V。
下を無視するならばトランジスタ1と2のゲート・ソー
ス間電圧V。
8 は互に逆位相、負荷3にはトランジスタ1のドレイ
ン電流IDI とトランジスタ2のドレイン電流ID
2 が互に逆位相で流れることから となって、歪成分である2乗項が互に相殺され、歪は発
生しない。
ン電流IDI とトランジスタ2のドレイン電流ID
2 が互に逆位相で流れることから となって、歪成分である2乗項が互に相殺され、歪は発
生しない。
実際には定数IDOやピンチオフ電圧VPが相互に異な
るので若干の歪成分は残留するが、プッシュプル回路で
は元来、特性的に類似の素子が用いられるので、歪の相
殺効果は充分に得られることになる。
るので若干の歪成分は残留するが、プッシュプル回路で
は元来、特性的に類似の素子が用いられるので、歪の相
殺効果は充分に得られることになる。
先に(1)式および(2)式に関連して述べた数値例は
出力が数10ワットのオーディオ用電力増幅回路の場合
であるが、出力数ワットの増幅回路の場合では相互コン
ダクタンスGmが0.2以下と低いので、第1図従来回
路の場合でも負帰還量が不充分で、歪低減効果は少なく
、結局のところ歪率および利得の両面からみて第3図実
施例回路が優れてくるのである。
出力が数10ワットのオーディオ用電力増幅回路の場合
であるが、出力数ワットの増幅回路の場合では相互コン
ダクタンスGmが0.2以下と低いので、第1図従来回
路の場合でも負帰還量が不充分で、歪低減効果は少なく
、結局のところ歪率および利得の両面からみて第3図実
施例回路が優れてくるのである。
第4図は本発明の具体的な回路例図である。
第4図において、16は抵抗素子15の両端に並列接続
されたバイパス用のコンデンサ、17はNPNトランジ
スタ、18は抵抗素子であり、この17と18とで第3
図の直流バイアス電流源4および交流信号電流源を構成
している。
されたバイパス用のコンデンサ、17はNPNトランジ
スタ、18は抵抗素子であり、この17と18とで第3
図の直流バイアス電流源4および交流信号電流源を構成
している。
19および19′はその入力端子である。
負荷3としてはスピーカが使用される場合が示されてい
る。
る。
その他の符号は第3図の場合と同じであり、その作用も
第3図実施例と全く同じであるので重ねて説明するとと
は省略する。
第3図実施例と全く同じであるので重ねて説明するとと
は省略する。
以上のように本発明によれば、従来回路に比較して歪低
減効果が大きく、また利得を1以上とすることができる
ことから1駆動段電源と出力段電源を共通にすることが
可能となり電源数を1/2に減少させることができるよ
うになり、また、ゲート・ソース間に抵抗素子14が接
続されていることから、この間が開放されている従来回
路に較べて、インパルスその他の誘導障害電圧の大きさ
が格段に小さくなり、MO8形電界効果トランジスタを
誘導障害による破壊から防止できるようになる。
減効果が大きく、また利得を1以上とすることができる
ことから1駆動段電源と出力段電源を共通にすることが
可能となり電源数を1/2に減少させることができるよ
うになり、また、ゲート・ソース間に抵抗素子14が接
続されていることから、この間が開放されている従来回
路に較べて、インパルスその他の誘導障害電圧の大きさ
が格段に小さくなり、MO8形電界効果トランジスタを
誘導障害による破壊から防止できるようになる。
さらに、第3図実施例回路の動作説明の際に交流信号電
流源5について仮定したような理想的な信号電流源は存
在せず、実際は全ての信号電流源は内部抵抗をもつが、
信号電流源50犬部分が抵抗素子14に流れるようなイ
ンピーダンス関係にあれば、本発明の効果は失なわれな
い。
流源5について仮定したような理想的な信号電流源は存
在せず、実際は全ての信号電流源は内部抵抗をもつが、
信号電流源50犬部分が抵抗素子14に流れるようなイ
ンピーダンス関係にあれば、本発明の効果は失なわれな
い。
また、(3)式に示すような2乗特性が完全な2乗関係
にはなっていないMO8形電界効果トランジスタの場合
は、歪率が若干増すことがあっても、その他の本発明の
効果は失なわれない。
にはなっていないMO8形電界効果トランジスタの場合
は、歪率が若干増すことがあっても、その他の本発明の
効果は失なわれない。
第1図は従来例を示す回路図、第2図はその静特性を示
す図、第3図は本発明の一実施例回路図、第4図は本発
明の具体的な回路例図である。 符号の説明 1・・・NチャネルMO8形電界効果トラ
ンジスタ、2・・・PチャネルMO8形電界効果トラン
ジスタ、3・・・負荷、4・・・直流バイアス電流源、
5・・・交流信号電流源、7・・・直流バイアス電圧源
、8,9・・・電源、IL 12,13・・・特性曲線
、14.15,18・・・抵抗素子、16・・・バイパ
スコンデンサ、17・・・NPN トランジスタ、1
9゜19′・・・入力端子。
す図、第3図は本発明の一実施例回路図、第4図は本発
明の具体的な回路例図である。 符号の説明 1・・・NチャネルMO8形電界効果トラ
ンジスタ、2・・・PチャネルMO8形電界効果トラン
ジスタ、3・・・負荷、4・・・直流バイアス電流源、
5・・・交流信号電流源、7・・・直流バイアス電圧源
、8,9・・・電源、IL 12,13・・・特性曲線
、14.15,18・・・抵抗素子、16・・・バイパ
スコンデンサ、17・・・NPN トランジスタ、1
9゜19′・・・入力端子。
Claims (1)
- 1 NチャンネルとPチャンネルの一対のMO8形電界
効果トランジスタの両ソース電極を共通に接続した結線
部をインピーダンス負荷を介して接地し、さらに両ゲー
ト電極を直接あるいはインピーダンス素子を介して接続
した結線部と上記両ソース電極結線部との間に抵抗素子
を挿入接続し、上記一対のMO8形電界効果トランジス
タのゲート電極を定電流性信号源で駆動するようにした
ことを特徴とするプッシュプル増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50032997A JPS5821853B2 (ja) | 1975-03-20 | 1975-03-20 | プツシユプルゾウフクカイロ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50032997A JPS5821853B2 (ja) | 1975-03-20 | 1975-03-20 | プツシユプルゾウフクカイロ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS51108752A JPS51108752A (ja) | 1976-09-27 |
JPS5821853B2 true JPS5821853B2 (ja) | 1983-05-04 |
Family
ID=12374482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50032997A Expired JPS5821853B2 (ja) | 1975-03-20 | 1975-03-20 | プツシユプルゾウフクカイロ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5821853B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4890447A (ja) * | 1972-03-02 | 1973-11-26 | ||
JPS5023158A (ja) * | 1973-06-01 | 1975-03-12 |
-
1975
- 1975-03-20 JP JP50032997A patent/JPS5821853B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4890447A (ja) * | 1972-03-02 | 1973-11-26 | ||
JPS5023158A (ja) * | 1973-06-01 | 1975-03-12 |
Also Published As
Publication number | Publication date |
---|---|
JPS51108752A (ja) | 1976-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4459555A (en) | MOS Differential amplifier gain control circuit | |
EP0602163B1 (en) | Power amplifier with quiescent current control | |
US7863980B2 (en) | Amplifiers with negative capacitance circuits | |
EP1405406A2 (en) | Bias method and circuit for distortion reduction | |
JPH0193207A (ja) | 演算増幅器 | |
US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
US5349304A (en) | Operational amplifier having multiple positive inputs | |
US7414474B2 (en) | Operational amplifier | |
JPS60158708A (ja) | 通信用演算増幅器 | |
JP2560542B2 (ja) | 電圧電流変換回路 | |
US4882548A (en) | Low distortion current mirror | |
JPS5821853B2 (ja) | プツシユプルゾウフクカイロ | |
JPH0346581Y2 (ja) | ||
JPS614309A (ja) | 接合形fet差動増幅回路 | |
US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
JPS6228607B2 (ja) | ||
JP2730489B2 (ja) | 差動増幅回路 | |
JPS5951166B2 (ja) | 増巾回路 | |
US4349786A (en) | Complementary differential amplifier circuit having source-follower driving circuits | |
JPH04117834A (ja) | デジタル伝送回路 | |
JPS61131606A (ja) | 差動増幅回路 | |
JPH01125108A (ja) | Fet負荷増幅回路 | |
KR850001972B1 (ko) | 전계효과 트랜지스터로 구성된 선형 저항기 | |
US6275108B1 (en) | Circuit and method for control of amplifier operating angle | |
JPS59132214A (ja) | 利得可変回路 |