JPS5821784A - マトリクス形液晶表示装置 - Google Patents
マトリクス形液晶表示装置Info
- Publication number
- JPS5821784A JPS5821784A JP56120122A JP12012281A JPS5821784A JP S5821784 A JPS5821784 A JP S5821784A JP 56120122 A JP56120122 A JP 56120122A JP 12012281 A JP12012281 A JP 12012281A JP S5821784 A JPS5821784 A JP S5821784A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- electrode substrate
- capacitor
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチ／キャパシタアレイを用いたマ）
！ラス形の液晶表示装置に関する。
！ラス形の液晶表示装置に関する。
液晶表示装置は、近年、ツィステッド・ネマチック形液
晶を用いたものを中心として、電車や時計、各種針側器
等に多く利用されている。
晶を用いたものを中心として、電車や時計、各種針側器
等に多く利用されている。
特に最近、新しいタイプのものとして、半導体集積回路
技術を利用して、スイッチ／キャパシタ・アレイからな
る駆動口Ｉ！を一体化したマトリクス形液晶表示装置が
注ｌ１８れている。第１図は、そのスイッチ／キャパシ
タ・アレイ部の等価回路で、液晶に印加する駆動電圧を
蓄積するＭｏ８キヤパシタＩ、およびこのキャパシタｌ
への駆動電圧の供給を制御するスイッチ素子としてＭＯ
８Ｐｇ’ｒｊがシリコン等の半導体基板上にマトリクス
状に１１１１積形成されている。Ｘ ｉ （Ｘｌ Ａ４
＋＋８＋＋Ｉ、Ｘ（１）は、Ｍｏ８ ＦｇＴ２のゲ
ートを制御するアドレスライン、Ｙｊ（Ｙ、Ｙ、・曲・
・＋Ｙｍ）はキャパシタｌに例えば並列−傷信号等の駆
動電圧を供給するためのデータラインであり、これらも
半導体基板ｌｌ上されている。このように、素子および
配線が形成された半導体基板上には、層間絶縁ＷＡを介
して各−索毎に分＃１１１された表示電極１が形成され
、キャパシタｌに蓄積された駆動電圧が仁の表示電極３
に印加されるよう罠なっている。そして、このスイッチ
／キャパシタアレイと表示１［４が形成された半導体基
板（以下これを表示電極基板という）と、透明基板上に
全−素に共通の透明電極を形成した対向基板きの間に液
晶層を挾持してマ） ＩＪクス形液晶表示装置が構成さ
れることになる。
技術を利用して、スイッチ／キャパシタ・アレイからな
る駆動口Ｉ！を一体化したマトリクス形液晶表示装置が
注ｌ１８れている。第１図は、そのスイッチ／キャパシ
タ・アレイ部の等価回路で、液晶に印加する駆動電圧を
蓄積するＭｏ８キヤパシタＩ、およびこのキャパシタｌ
への駆動電圧の供給を制御するスイッチ素子としてＭＯ
８Ｐｇ’ｒｊがシリコン等の半導体基板上にマトリクス
状に１１１１積形成されている。Ｘ ｉ （Ｘｌ Ａ４
＋＋８＋＋Ｉ、Ｘ（１）は、Ｍｏ８ ＦｇＴ２のゲ
ートを制御するアドレスライン、Ｙｊ（Ｙ、Ｙ、・曲・
・＋Ｙｍ）はキャパシタｌに例えば並列−傷信号等の駆
動電圧を供給するためのデータラインであり、これらも
半導体基板ｌｌ上されている。このように、素子および
配線が形成された半導体基板上には、層間絶縁ＷＡを介
して各−索毎に分＃１１１された表示電極１が形成され
、キャパシタｌに蓄積された駆動電圧が仁の表示電極３
に印加されるよう罠なっている。そして、このスイッチ
／キャパシタアレイと表示１［４が形成された半導体基
板（以下これを表示電極基板という）と、透明基板上に
全−素に共通の透明電極を形成した対向基板きの間に液
晶層を挾持してマ） ＩＪクス形液晶表示装置が構成さ
れることになる。
第２図は、この液晶表示装置の断面図で。
１１は表示電極基板であり、スイッチ／キャパシタアレ
イが集積形成された半導体基板ｌｌ上に層間絶縁膜１２
を介して表示電極１が形成さ′□ れて詔６．１−は対向電極基板で透明基板Ｊ−に透明電
極１５が形成されている。１１は液晶層、ＩＩはスペー
サである。
イが集積形成された半導体基板ｌｌ上に層間絶縁膜１２
を介して表示電極１が形成さ′□ れて詔６．１−は対向電極基板で透明基板Ｊ−に透明電
極１５が形成されている。１１は液晶層、ＩＩはスペー
サである。
このような液晶表示装置は、いわゆる受光形であるため
情報の表示のためには第１図の上面側からの入射光を必
要とする。ところが入射光はスイッチ素子であるＭｏ８
ＰＩＴ Ｋ作用してＭｏ８キヤパシタに蓄えられてい
る電荷をリークさせ、その結果表示電極の電位を低下さ
せ、表示性能を低下させてしまう。これをさける方法と
して、従来、（１）反射形の表示電極でＭｏ１１１’ｌ
！ＩＴ の周辺をおおい、かつ表示電極間＊ｉｉの８ｉ
基板に高不純瞼濃変層を設けて基板での入射光によ
る電子−正孔対の発生の影響を仰える方法（４１開昭５
３−７１４１ｓ号公報） 、 ＋２１ ｘ層のＡＩ 配
線層によってＳｔ 基板の外部光へのＪ（ｆ 開口率を抑える方法（日経エレクトロニクス。
情報の表示のためには第１図の上面側からの入射光を必
要とする。ところが入射光はスイッチ素子であるＭｏ８
ＰＩＴ Ｋ作用してＭｏ８キヤパシタに蓄えられてい
る電荷をリークさせ、その結果表示電極の電位を低下さ
せ、表示性能を低下させてしまう。これをさける方法と
して、従来、（１）反射形の表示電極でＭｏ１１１’ｌ
！ＩＴ の周辺をおおい、かつ表示電極間＊ｉｉの８ｉ
基板に高不純瞼濃変層を設けて基板での入射光によ
る電子−正孔対の発生の影響を仰える方法（４１開昭５
３−７１４１ｓ号公報） 、 ＋２１ ｘ層のＡＩ 配
線層によってＳｔ 基板の外部光へのＪ（ｆ 開口率を抑える方法（日経エレクトロニクス。
Ａ２１Ｓ８，２−１６．１９８１．Ｐ、１７０）、等が
提案されている。
提案されている。
しかしながら、これらの方法によっても外部光の影響を
完全く除去することは困難であった。
完全く除去することは困難であった。
例えば後者の方法は、シリコンゲート構造に対しては適
用し鳥く、開口率を２％程！ｌ！にすることができるが
、五ｌ ゲート構造では適用が難しく、また開口率２％
であっても外部光が３万ｌｘを越えるとその影響は無視
できない。
用し鳥く、開口率を２％程！ｌ！にすることができるが
、五ｌ ゲート構造では適用が難しく、また開口率２％
であっても外部光が３万ｌｘを越えるとその影響は無視
できない。
また、この種のマトリクス形液晶表示装置では、表示電
極基板内でアドレスラインＸｔ とデータラインＹｊ
とが交差配線される。従って、この二方向の配線が
短絡しないように１例えばアドレスラインＸｌ は連
続的にムｌ 膜で形成し、データラインＹ１は交差部以
外を五ｌ膜で形成し、交差ｓＢについては８ｉ 基板
に設けた拡散層を利用して接続するいわゆるクロスアン
ダ−構造とすることが多い（例えば特開昭５３−７７４
９５号会報）。その表示電極基板の構造を第３図（ａ）
〜（ｃ） Ｋ示す。第３図（ａ）は平面図、（ｂｌ 、
（Ｃ１はそれぞれ（ａ）のムーム／ 、 ｓ−Ｂ／断
面図である。図において、１１はｎ型８１ 基板であ
り、ＭＭ、、２Ｍ。
極基板内でアドレスラインＸｔ とデータラインＹｊ
とが交差配線される。従って、この二方向の配線が
短絡しないように１例えばアドレスラインＸｌ は連
続的にムｌ 膜で形成し、データラインＹ１は交差部以
外を五ｌ膜で形成し、交差ｓＢについては８ｉ 基板
に設けた拡散層を利用して接続するいわゆるクロスアン
ダ−構造とすることが多い（例えば特開昭５３−７７４
９５号会報）。その表示電極基板の構造を第３図（ａ）
〜（ｃ） Ｋ示す。第３図（ａ）は平面図、（ｂｌ 、
（Ｃ１はそれぞれ（ａ）のムーム／ 、 ｓ−Ｂ／断
面図である。図において、１１はｎ型８１ 基板であ
り、ＭＭ、、２Ｍ。
はそれぞれＰ十型ソース層、ドレイン層であって、これ
らソース、ドレイン層間にゲート酸化膜２１．を介して
ムＩ膜からなるゲート電極２４１を設けてＭｏ８ Ｆ！
！：Ｔが構成されている。また、このＭｏ８ ＦＩＴ
Ｋ隣接する領域にゲート酸化膜２３、を介してムｇ 膜
からなる一ゲート電極１４１を形成してＭｏ８キヤパシ
タが構成されている。
らソース、ドレイン層間にゲート酸化膜２１．を介して
ムＩ膜からなるゲート電極２４１を設けてＭｏ８ Ｆ！
！：Ｔが構成されている。また、このＭｏ８ ＦＩＴ
Ｋ隣接する領域にゲート酸化膜２３、を介してムｇ 膜
からなる一ゲート電極１４１を形成してＭｏ８キヤパシ
タが構成されている。
Ｍｏ８キヤパシタのゲート電極ｚ ４．４Ｍ０８１’ｌ
’ｒのソース層１１１にコンタクトさせている。Ｍｏ８
ＦｇＴのゲート電極ｚ４．と一体的に。
’ｒのソース層１１１にコンタクトさせている。Ｍｏ８
ＦｇＴのゲート電極ｚ４．と一体的に。
かつ横力向に連続的に形成されたムｌ配線２４゜がアド
レスラインＸｔ となっている。データラインＹ１は
、アドレスラインｘ１との交差部で不連続に縦方向に形
成されたムＩ配線ｆｆ４４ｍ”６と、これらのＡＩ配線
’ｈ＊１４６を接続するために基板表面にドレイン層２
２８と一体的に拡散形成されたクロスアンダ−拡散層２
２．とから構成されている。Ａ５はフィー験ド酸化膜ｊ
ｌは眉間絶縁膜であり、２１は表示電極である。
レスラインＸｔ となっている。データラインＹ１は
、アドレスラインｘ１との交差部で不連続に縦方向に形
成されたムＩ配線ｆｆ４４ｍ”６と、これらのＡＩ配線
’ｈ＊１４６を接続するために基板表面にドレイン層２
２８と一体的に拡散形成されたクロスアンダ−拡散層２
２．とから構成されている。Ａ５はフィー験ド酸化膜ｊ
ｌは眉間絶縁膜であり、２１は表示電極である。
ところが、このようなりロスアンダー構造を用いること
は、いくつかの問題をもっている。
は、いくつかの問題をもっている。
例えば、クロスアンダ−拡散層を設けるために。
ＰＭ接合容量が大きくなり、データラインＹｊの駆動回
路の負担が大きくなる。またクロスアンダ−拡散層の抵
抗がムｌ 配線に比べると大きいため、やはりデータラ
インＹｊ の駆動回路の負担が大きくなる。データラ
インＹ１ を連続とし、アドレスラインＸｌ 側に
クロスアンダ−構造を適用した場合にも同様である。更
に、不純物拡散層の面積が大きく、かつこの不純物拡散
層とムｌ配線とのコンタクトも多いため、ＩＣ製造プロ
セスが複雑となり、配線と基板との短絡や断線等の不良
が発生し鳥く、歩留りが悪くなる。
路の負担が大きくなる。またクロスアンダ−拡散層の抵
抗がムｌ 配線に比べると大きいため、やはりデータラ
インＹｊ の駆動回路の負担が大きくなる。データラ
インＹ１ を連続とし、アドレスラインＸｌ 側に
クロスアンダ−構造を適用した場合にも同様である。更
に、不純物拡散層の面積が大きく、かつこの不純物拡散
層とムｌ配線とのコンタクトも多いため、ＩＣ製造プロ
セスが複雑となり、配線と基板との短絡や断線等の不良
が発生し鳥く、歩留りが悪くなる。
本発明は上記の如き問題を解決したマトリクス形液晶表
示装置を提供するものである。
示装置を提供するものである。
本発明は、前述のようなマトリクス形液晶表示装置にお
いて、表示電極基板の表示電極下の層間絶縁膜中に導電
体からなる光じゃへい膜を埋設すると共に、この光じゃ
へい膜の一部をアドレスラインとデータラインの交差部
のクロスオーバー配線として用いることを特徴としてい
る。本発明によれば、光じゃへい膜を埋設することによ
り外部光の影響を確実に除くことができる。また導電体
からなる光じゃへい膜の一部をクロスオーバー配線とし
て用いることにより、従来のクロスアンダ−構造に比べ
て駆動回路の負担が小さくなり、しかもＩＣＩＩ造の歩
留りも向上する。
いて、表示電極基板の表示電極下の層間絶縁膜中に導電
体からなる光じゃへい膜を埋設すると共に、この光じゃ
へい膜の一部をアドレスラインとデータラインの交差部
のクロスオーバー配線として用いることを特徴としてい
る。本発明によれば、光じゃへい膜を埋設することによ
り外部光の影響を確実に除くことができる。また導電体
からなる光じゃへい膜の一部をクロスオーバー配線とし
て用いることにより、従来のクロスアンダ−構造に比べ
て駆動回路の負担が小さくなり、しかもＩＣＩＩ造の歩
留りも向上する。
本発明の一実施例の表示電極基板の構造を第４ ＋ｌ
（ａ）〜（Ｃ）に示す。第４図（ＩＩ）は模式的平面図
であり、（ｂ） 、 （Ｃ）はそれぞれ（畠）の五−に
、Ｂ−ビ断面図である。ただし第４図（烏）は表示電極
を除いて覚しゃへい膜の部分での平面図を示し１表示電
極領域を一点鎖線で示しである。第３図（１１〜（Ｃ）
の従来構造と対応する一分には第３図（ａ）〜（Ｃ）と
同じ符号を付して説明を省略し、異なる点を説明すると
、第１Ｋ、層間絶縁＠２６中にはソ全面にわたってＣｕ
膜からなる光じゃへい膜１ｍ、を埋設している。第２
に、光じゃへい膜ｆｉｌｓと同じＣｕ ｌＩの一部を切
り一部った形にパターニングして、データラインＹｊと
なるムＩ配線ｆｉｎ、、ｆｆＪ、間を接続するクロスオ
ーバー配線１＃８を設けている。従って第３図に示した
従来構造のクロスアンダ−拡散層Ｓ１．は形成していな
い。
（ａ）〜（Ｃ）に示す。第４図（ＩＩ）は模式的平面図
であり、（ｂ） 、 （Ｃ）はそれぞれ（畠）の五−に
、Ｂ−ビ断面図である。ただし第４図（烏）は表示電極
を除いて覚しゃへい膜の部分での平面図を示し１表示電
極領域を一点鎖線で示しである。第３図（１１〜（Ｃ）
の従来構造と対応する一分には第３図（ａ）〜（Ｃ）と
同じ符号を付して説明を省略し、異なる点を説明すると
、第１Ｋ、層間絶縁＠２６中にはソ全面にわたってＣｕ
膜からなる光じゃへい膜１ｍ、を埋設している。第２
に、光じゃへい膜ｆｉｌｓと同じＣｕ ｌＩの一部を切
り一部った形にパターニングして、データラインＹｊと
なるムＩ配線ｆｉｎ、、ｆｆＪ、間を接続するクロスオ
ーバー配線１＃８を設けている。従って第３図に示した
従来構造のクロスアンダ−拡散層Ｓ１．は形成していな
い。
このような構造は、次のようにして形成される。五ｌＷ
４によるゲート電極２４．．１４．および配線１４．〜
２４．を形成するまでは従来より周知のムＩゲー） Ｍ
Ｏ８の製造プロセスである。この後、層間絶縁膜ｊＩＩ
となる第１ポリイミド樹脂膜ｘｉ、を塗布し、これにム
ｌ配線２４．．１ｇ、に対するスルーホーＶをあけて全
面ＫＣｕｌ！を蒸着する。そしてこのＣｕ 膜を選択エ
ツチングして、光じゃへい＠Ｚａ、とクロスオーバー配
置１２８、を形成する。またこのとき、光しやへい＠１
＃、のうち、後に表示電極２ｒをＭＯ８キャパシタのゲ
ート電極１４８にコンタク）させる部分に窓あけを行う
。その後再び全面に第２ポリイミド樹脂膜ｚｇｊを塗布
し、これに必要なスルーホールをあけてｐｔ 膜を蒸
着し、パターニングして各画素毎に分離された表示電極
２１を形成する。
４によるゲート電極２４．．１４．および配線１４．〜
２４．を形成するまでは従来より周知のムＩゲー） Ｍ
Ｏ８の製造プロセスである。この後、層間絶縁膜ｊＩＩ
となる第１ポリイミド樹脂膜ｘｉ、を塗布し、これにム
ｌ配線２４．．１ｇ、に対するスルーホーＶをあけて全
面ＫＣｕｌ！を蒸着する。そしてこのＣｕ 膜を選択エ
ツチングして、光じゃへい＠Ｚａ、とクロスオーバー配
置１２８、を形成する。またこのとき、光しやへい＠１
＃、のうち、後に表示電極２ｒをＭＯ８キャパシタのゲ
ート電極１４８にコンタク）させる部分に窓あけを行う
。その後再び全面に第２ポリイミド樹脂膜ｚｇｊを塗布
し、これに必要なスルーホールをあけてｐｔ 膜を蒸
着し、パターニングして各画素毎に分離された表示電極
２１を形成する。
この実施例によれば、層間絶縁膜２６中ＫＣｕ膜からな
る光しやへい膜２８．をはソ全面にわたって埋設し、こ
れが光じゃへい効果をもつ表示電極１１の間１１部を完
全くおおうため、８１基板２１の外部光に対する開口率
は０％となり、ｔＡｍ先の影響をはソ完全に除くことが
できる。
る光しやへい膜２８．をはソ全面にわたって埋設し、こ
れが光じゃへい効果をもつ表示電極１１の間１１部を完
全くおおうため、８１基板２１の外部光に対する開口率
は０％となり、ｔＡｍ先の影響をはソ完全に除くことが
できる。
Ｃｕ 膜の膜厚は５ｏｏｔ以上あれば十分な光じゃへ
い効果がある。実際にこの表示電極基板を用いて動的散
乱形（Ｄａ形）液晶表示装置を構成して実験を行った。
い効果がある。実際にこの表示電極基板を用いて動的散
乱形（Ｄａ形）液晶表示装置を構成して実験を行った。
２０６ ｌｘ の明るさの室内で表示コントラストを測
定した結果、ｚｏ：１であった。またフォトリフレクタ
会ランプを用い４万１ｇ の照明下で表示コントラスＦ
を測定した結果、やはり２０：１であった。
定した結果、ｚｏ：１であった。またフォトリフレクタ
会ランプを用い４万１ｇ の照明下で表示コントラスＦ
を測定した結果、やはり２０：１であった。
またこの実施例によれば、データラインＹ１としてＡＩ
配線２４４，２４．とＣｕ１Ｈ＋”らなるクロスオ
ーバー配線２８．を用いているため、従来のクロスアン
ダ−拡散層による交差配線に比べて配線抵抗が極めて低
く、かつデータラインＹｊ Ｋ付随する容量も小さく
なる結果、データラインＹｊ の駆動回路の負担が非
常に小さくなる。
配線２４４，２４．とＣｕ１Ｈ＋”らなるクロスオ
ーバー配線２８．を用いているため、従来のクロスアン
ダ−拡散層による交差配線に比べて配線抵抗が極めて低
く、かつデータラインＹｊ Ｋ付随する容量も小さく
なる結果、データラインＹｊ の駆動回路の負担が非
常に小さくなる。
更に、光じゃへい膜とクロスオーバー配線に同じＣＵ
膜を用いるため製造プロセスは簡単であり、拡散層面
積が小さく、かつ拡散層と金属配線とのコンタクトも少
なくなるため、高い製造歩留りが得られる。
膜を用いるため製造プロセスは簡単であり、拡散層面
積が小さく、かつ拡散層と金属配線とのコンタクトも少
なくなるため、高い製造歩留りが得られる。
なお本発明は上記実施・例に限献れるものではなく、以
下に列挙す・るように種々変形実施することが可能で−
ある。 ゛ （ｌ 光じゃへい膜詔よびクロスオーバー配線を構成
する材料は、導電率が拡散層に比べて十分高く、かつ糞
じゃへい効果が大きいものであればよく、Ｃｕの他にム
ｇ ｅ ｃｒ ＊テｌ ａ Ｍｏ ＊Ａｇ ｅ Ｐｔ
ｓ Ａｕ 、 Ｎｉ 等の金属膜もしくはその積層膜
、またはこれらの少くとも一種を主成分とする合金膜を
用い得る。
下に列挙す・るように種々変形実施することが可能で−
ある。 ゛ （ｌ 光じゃへい膜詔よびクロスオーバー配線を構成
する材料は、導電率が拡散層に比べて十分高く、かつ糞
じゃへい効果が大きいものであればよく、Ｃｕの他にム
ｇ ｅ ｃｒ ＊テｌ ａ Ｍｏ ＊Ａｇ ｅ Ｐｔ
ｓ Ａｕ 、 Ｎｉ 等の金属膜もしくはその積層膜
、またはこれらの少くとも一種を主成分とする合金膜を
用い得る。
（２）表示電極下の眉間絶縁膜としては、ポリイミド樹
脂の他に、ＣＶＤ法によるリンガラス膜、８−Ｏ３膜、
Ｂｔ、ｓ、 ＩＩＩなど、比較的低温で形成できる絶縁
膜を用い得る。
脂の他に、ＣＶＤ法によるリンガラス膜、８−Ｏ３膜、
Ｂｔ、ｓ、 ＩＩＩなど、比較的低温で形成できる絶縁
膜を用い得る。
（３）表示電極基板の基本構造としてはムＩ ゲートに
限うず、シリコンゲート構造、ＭＯゲート構造であって
もよい。この場合、配線としても多結晶シリコン膜、
Ｍｏ 膜が用いられ。
限うず、シリコンゲート構造、ＭＯゲート構造であって
もよい。この場合、配線としても多結晶シリコン膜、
Ｍｏ 膜が用いられ。
これにクロスオーバー配線を適用すればよし１゜（４）
基板として単結晶シリコンを用いる構造の他、絶縁
性基板を用い、スイッチ素子としてアモルファスシリコ
ンやＣｄ８ｅ 等を用いた薄ｌＩｖｍ丁を利用すること
もできる。
基板として単結晶シリコンを用いる構造の他、絶縁
性基板を用い、スイッチ素子としてアモルファスシリコ
ンやＣｄ８ｅ 等を用いた薄ｌＩｖｍ丁を利用すること
もできる。
（５）液晶表示方式としては、Ｄｌｌ形Ｋｗｋらず、ゲ
ストホスト形、ツィステッド拳ネマチック形、相転移形
などいかなるもので−もよいＯ田）実施例と逆に、デー
タラインＹ１ を連続配線とし、アドレスラ、イーン
Ｘｉ にクロスオーバー配線、構造を用いてもよい。
ストホスト形、ツィステッド拳ネマチック形、相転移形
などいかなるもので−もよいＯ田）実施例と逆に、デー
タラインＹ１ を連続配線とし、アドレスラ、イーン
Ｘｉ にクロスオーバー配線、構造を用いてもよい。
以上詳細に説明したように本発明によれば、外部光の影
響が少なく、駆動回路の負担も少なく、かつ製造歩留り
の高いマトリクス形液晶表示装置が得られる。
響が少なく、駆動回路の負担も少なく、かつ製造歩留り
の高いマトリクス形液晶表示装置が得られる。
第１図はマトリクス形液晶表示装置のスイッチ／キャパ
シタアレイの等価回路、第２図はその表示装置の基本構
造を示す断面図、第３図（ａ）〜（Ｃ）は従来の表示電
極基板を示す平面図詔よびそのムーＡ’＠Ｂ−８’断面
図、第４図（ａ） −（Ｃ１は本発明の一実施例の表示
電極基板を示す平面図詔よびその人−Ａ′、Ｂ−Ｂ′断
面図であるＯｌ・・・ＭＯ８キャパシタ、２・・・ＭＯ
８ＰＭｌＴ（スイッチ素子）１・・・表示電極！Ｉ Ｘ
ｌ（Ｘ、 、 Ｘ、 。 ・・−・・・・、 Ｘｎ ）・・・アドレスライン、Ｙ
ｊ（Ｙｌ ｅ Ｙｌ ＊・・・・・・・−・・ｅ Ｙｍ
）・・・データライン、 Ｊ、 ｌ −・・半導体
基板。 １２・・・層間絶縁膜、１１・・・表示電極基板、ｌｑ
・・・透明基板、１１５・・・透明電極、１６・・・対
向電極基板％ ＩＦ液晶Ｊ着、ｚ ｔ−ａｍｌｌｌｌ基
板、１１・・・ソース層、２１會・・・ドレイン層、ｚ
ｓ、 、ｚｘ。 ・・・ゲート酸化膜、 ｘｉ、 、Ｍ４．・・・ムＩゲ
ート電極、”ｓ ＊ Ｍ ４４ ＠ Ｍ ４＠ ・・・
ムＩ配線、１６・・・層間絶縁膜。 ｇ ｒ−・・表示電極、ｊ＃、−・・光しやへいｌｌ（
Ｃｕ１ｌ）。 ２ａ、・・・クロスオーバー配線（Ｃｕ膜）。 出願人代理人 弁履士 鈴 江 武 彦第３図 Ｂ′ ｊ１３［ ２７３２１
シタアレイの等価回路、第２図はその表示装置の基本構
造を示す断面図、第３図（ａ）〜（Ｃ）は従来の表示電
極基板を示す平面図詔よびそのムーＡ’＠Ｂ−８’断面
図、第４図（ａ） −（Ｃ１は本発明の一実施例の表示
電極基板を示す平面図詔よびその人−Ａ′、Ｂ−Ｂ′断
面図であるＯｌ・・・ＭＯ８キャパシタ、２・・・ＭＯ
８ＰＭｌＴ（スイッチ素子）１・・・表示電極！Ｉ Ｘ
ｌ（Ｘ、 、 Ｘ、 。 ・・−・・・・、 Ｘｎ ）・・・アドレスライン、Ｙ
ｊ（Ｙｌ ｅ Ｙｌ ＊・・・・・・・−・・ｅ Ｙｍ
）・・・データライン、 Ｊ、 ｌ −・・半導体
基板。 １２・・・層間絶縁膜、１１・・・表示電極基板、ｌｑ
・・・透明基板、１１５・・・透明電極、１６・・・対
向電極基板％ ＩＦ液晶Ｊ着、ｚ ｔ−ａｍｌｌｌｌ基
板、１１・・・ソース層、２１會・・・ドレイン層、ｚ
ｓ、 、ｚｘ。 ・・・ゲート酸化膜、 ｘｉ、 、Ｍ４．・・・ムＩゲ
ート電極、”ｓ ＊ Ｍ ４４ ＠ Ｍ ４＠ ・・・
ムＩ配線、１６・・・層間絶縁膜。 ｇ ｒ−・・表示電極、ｊ＃、−・・光しやへいｌｌ（
Ｃｕ１ｌ）。 ２ａ、・・・クロスオーバー配線（Ｃｕ膜）。 出願人代理人 弁履士 鈴 江 武 彦第３図 Ｂ′ ｊ１３［ ２７３２１
Claims (2)
- （１）液晶の駆動電圧を蓄積するキャパシタ、このキャ
パシタへの駆動電圧の供給を制御するスイッチ素子、こ
のスイッチ素子を制御するアドレスラインおよびこのア
ドレスラインと交差配線され前記スイッチ素子を介して
駆動電圧を前記キャパシタに供給するデータラインがマ
トリクス状に集積形成され、かつその表面に層間絶縁膜
を介して前記キャパシタに接続される各画素毎に分離さ
れた表示電極を有する表示電極基板と、この表示電極基
板に対向して設けられた透明絶縁基板に全画素に共通の
透明電極が形成された対向電極基板と、この対向電極基
板と前記表示電極基板との間に挾持された液晶層とを備
えたマ） Ｑラス形液晶表示装置において、前記表示電
極基板の層間絶縁膜中に導電体からなる光しやへい膜を
堀設すると共に、この光しやへい膜の一部を前記アドレ
スラインとデータラインの交差部のクロスオーバー配線
として用いたことを特徴とするマトリクス形液晶表示装
置。 - （２）光しやへい膜は、Ｃｕ、ムｌ 、 Ｃｒ ｅ ’
ｒｉ ＋Ｍｏ 、ムｇ ＠ Ｐｔ ＊ Ａｕ ＊ Ｎｉ
から選ばれた一種もしくは二種以上の積層膜または
これらの少くとも一種を主成分とする合金膜である％Ｗ
Ｉｆ−求の範囲第１項記載のマ） １３クス形液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120122A JPS5821784A (ja) | 1981-07-31 | 1981-07-31 | マトリクス形液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120122A JPS5821784A (ja) | 1981-07-31 | 1981-07-31 | マトリクス形液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821784A true JPS5821784A (ja) | 1983-02-08 |
| JPS6112271B2 JPS6112271B2 (ja) | 1986-04-07 |
Family
ID=14778504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120122A Granted JPS5821784A (ja) | 1981-07-31 | 1981-07-31 | マトリクス形液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821784A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003356A (en) * | 1987-09-09 | 1991-03-26 | Casio Computer Co., Ltd. | Thin film transistor array |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| US5229644A (en) * | 1987-09-09 | 1993-07-20 | Casio Computer Co., Ltd. | Thin film transistor having a transparent electrode and substrate |
| JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
| JP2013008955A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2020095110A (ja) * | 2018-12-11 | 2020-06-18 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1981
- 1981-07-31 JP JP56120122A patent/JPS5821784A/ja active Granted
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003356A (en) * | 1987-09-09 | 1991-03-26 | Casio Computer Co., Ltd. | Thin film transistor array |
| US5055899A (en) * | 1987-09-09 | 1991-10-08 | Casio Computer Co., Ltd. | Thin film transistor |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| US5229644A (en) * | 1987-09-09 | 1993-07-20 | Casio Computer Co., Ltd. | Thin film transistor having a transparent electrode and substrate |
| JP2003519394A (ja) * | 1998-12-19 | 2003-06-17 | キネティック リミテッド | 能動半導体バックプレイン |
| JP2013008955A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2020095110A (ja) * | 2018-12-11 | 2020-06-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| WO2020121717A1 (ja) * | 2018-12-11 | 2020-06-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| US11694647B2 (en) | 2018-12-11 | 2023-07-04 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6112271B2 (ja) | 1986-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US7199396B2 (en) | Active matrix of thin-film transistors (TFT) for an optical sensors or display screen | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| TWI226712B (en) | Pixel structure and fabricating method thereof | |
| US6864936B2 (en) | Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same | |
| KR101213871B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JP2003043513A (ja) | 液晶表示装置用アレー基板及びその製造方法 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPH08234239A (ja) | 表示装置 | |
| TW200419520A (en) | Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus | |
| JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
| JPS59232385A (ja) | アクテイブマトリクス型表示装置 | |
| TWI239651B (en) | Manufacturing method of a thin film transistor-liquid crystal display | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| TW200900824A (en) | Transflective liquid crystal display panel and pixel structure thereof | |
| JPS63220289A (ja) | 薄膜トランジスタアレイ | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JPS5821784A (ja) | マトリクス形液晶表示装置 | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| JPWO2018139450A1 (ja) | アクティブマトリクス基板およびそれを用いた表示装置 | |
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| JPH0358019A (ja) | 液晶表示装置 |