JPS58212211A - 電子チユ−ナ - Google Patents
電子チユ−ナInfo
- Publication number
- JPS58212211A JPS58212211A JP9572382A JP9572382A JPS58212211A JP S58212211 A JPS58212211 A JP S58212211A JP 9572382 A JP9572382 A JP 9572382A JP 9572382 A JP9572382 A JP 9572382A JP S58212211 A JPS58212211 A JP S58212211A
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- resonance
- diode
- capacitors
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
- H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
- H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
使用される共振回路の小型化に関するものである。
電子チー−すにおいてはブリセレクタ、ポストセレクタ
、局部発振回路、ＩＦ出力回路、さらにイメージトラソ
プ回路、ＩＰ）ラップ回路、ＦＭトラノプ回路等のトラ
ソプ回路に共振回路が用いられている。
、局部発振回路、ＩＦ出力回路、さらにイメージトラソ
プ回路、ＩＰ）ラップ回路、ＦＭトラノプ回路等のトラ
ソプ回路に共振回路が用いられている。
第７図は従来の共振回路例であり、１８０は固定コンデ
ンサ、１８１は可変容量ダイオード、１８２は空芯コイ
ルである。この回路において、中心共振周波数の設定、
または各共振回路間のトラノキング調整は、端子１８５
に希望受信チャンネルまたは希望設定周波数に対応する
、直流電圧ｖＴを印加し、可変容量ダイオードに逆バイ
アスを印加した状態で、１８２の空芯コイルの巻線間隔
、コイル径、コイル形状を調整し、インダクタンスを調
整して行っていた。即ち、従来の中心共振周波数調整お
よびドラッギング調整は、空芯コイルの調整により行れ
ていた。
ンサ、１８１は可変容量ダイオード、１８２は空芯コイ
ルである。この回路において、中心共振周波数の設定、
または各共振回路間のトラノキング調整は、端子１８５
に希望受信チャンネルまたは希望設定周波数に対応する
、直流電圧ｖＴを印加し、可変容量ダイオードに逆バイ
アスを印加した状態で、１８２の空芯コイルの巻線間隔
、コイル径、コイル形状を調整し、インダクタンスを調
整して行っていた。即ち、従来の中心共振周波数調整お
よびドラッギング調整は、空芯コイルの調整により行れ
ていた。
このため共振回路の小型化には、空芯コイルと固定コン
デンサ双方の小型化が要求されるが、小型化に伴いコイ
ル調整の困難さが増大することと、コイルのＱの低下が
大ぎくなることがら、コイルの小型化はコンデンサに比
べ遅れており、この遅れが、電子チー−すの小型化を阻
害していた。
デンサ双方の小型化が要求されるが、小型化に伴いコイ
ル調整の困難さが増大することと、コイルのＱの低下が
大ぎくなることがら、コイルの小型化はコンデンサに比
べ遅れており、この遅れが、電子チー−すの小型化を阻
害していた。
本発明はこのような問題点に鑑み提案されたものであり
、超小、ｊ（ＩＪの共振回路の提供を目的とする。
、超小、ｊ（ＩＪの共振回路の提供を目的とする。
要約すると、従来のＬ角変方式による中心共振周波数調
整およびトランキング調整を、可変コンデンサを用いる
Ｃ可変方式に変更し、小型化が進展中の固定インダクタ
と組合せ、超小型共振回路を実現することにある。
整およびトランキング調整を、可変コンデンサを用いる
Ｃ可変方式に変更し、小型化が進展中の固定インダクタ
と組合せ、超小型共振回路を実現することにある。
以下、図面に基づき本発明の詳細な説明する。
第１図は、本発明の電子スイノ′：１チとしてダイオー
ドを用い、不揮発性メモリのデータに従い、複数のコン
デンサの組合せを制御する並列共振回路の例である。第
１図において１はＦ ＲＯＭ（ｐｒｏｇｒａｍｍａｂＡ
ｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ ）、６．７．
８．９は共振用ステップ可変コンデンサであり、静電容
量の比は例えばバイナリ系列である、１：２：４：８に
設定されている。１１．１２．１３．１４はスイッチ用
ダイオード、１７は共振用インダクタンス、２１は受信
周波数設定用可変容量ダイオードである。ここで、ステ
ップ可変コンデンサ６．７．８．９はダイオード制御信
号により、組合せが制御され、該信号が１４レベルのと
きはダイオードが導通するため、対応するコンデンサは
端子３０．６１間の合成静電容量ＣＡの構成に寄与する
。しかし、逆に制御信号がＬレベルのときは、ダイオー
ドがオープンとなり、合成静電容量ＣＡに寄与しない。
ドを用い、不揮発性メモリのデータに従い、複数のコン
デンサの組合せを制御する並列共振回路の例である。第
１図において１はＦ ＲＯＭ（ｐｒｏｇｒａｍｍａｂＡ
ｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ ）、６．７．
８．９は共振用ステップ可変コンデンサであり、静電容
量の比は例えばバイナリ系列である、１：２：４：８に
設定されている。１１．１２．１３．１４はスイッチ用
ダイオード、１７は共振用インダクタンス、２１は受信
周波数設定用可変容量ダイオードである。ここで、ステ
ップ可変コンデンサ６．７．８．９はダイオード制御信
号により、組合せが制御され、該信号が１４レベルのと
きはダイオードが導通するため、対応するコンデンサは
端子３０．６１間の合成静電容量ＣＡの構成に寄与する
。しかし、逆に制御信号がＬレベルのときは、ダイオー
ドがオープンとなり、合成静電容量ＣＡに寄与しない。
中心共振周波数の設定に際してはＩ） ＲＯＭ １の出
力をオープンに保ち１、可変容量ダイオード２１には設
定希望周波数１”′：′ｆｏに対応する電圧を印加する
。端子２６．２４．２５．２６には合成静電容量ＣＡが
最大となるよう、４ビツトの制御信号１１１１を与え、
その時の共振周波数と設定希望周波数とのズレを測定す
る。ズレが許容範囲外の場合は制御信号を変更し、最小
ステップ分の静電容量を減じ、再度測定する。この時、
未だ許容範囲外の場合には、前記手順に従い共振周波数
が設定希望周波数範囲内に入るまで、１ステップ分合成
静電容量を減じ、ズレの測定を繰り返す。ズレが設定希
望許容周波数範囲内に入ったところで、その時の外部端
子２３．２４．２５．２６に対する、ダイオード制御信
号の出力情報に従い、制御出力伴出後、］” Ｉｔ Ｏ
Ｍの対応ビットの情報を書き込み、合成静電容量ＣＡを
決定し、中心共振周波数を設定する。
力をオープンに保ち１、可変容量ダイオード２１には設
定希望周波数１”′：′ｆｏに対応する電圧を印加する
。端子２６．２４．２５．２６には合成静電容量ＣＡが
最大となるよう、４ビツトの制御信号１１１１を与え、
その時の共振周波数と設定希望周波数とのズレを測定す
る。ズレが許容範囲外の場合は制御信号を変更し、最小
ステップ分の静電容量を減じ、再度測定する。この時、
未だ許容範囲外の場合には、前記手順に従い共振周波数
が設定希望周波数範囲内に入るまで、１ステップ分合成
静電容量を減じ、ズレの測定を繰り返す。ズレが設定希
望許容周波数範囲内に入ったところで、その時の外部端
子２３．２４．２５．２６に対する、ダイオード制御信
号の出力情報に従い、制御出力伴出後、］” Ｉｔ Ｏ
Ｍの対応ビットの情報を書き込み、合成静電容量ＣＡを
決定し、中心共振周波数を設定する。
この様にして、回路の共振周波数を設定希望周波数ｆ
ｏ Ｋ １６１整することができる。
ｏ Ｋ １６１整することができる。
以−４−説明した如く、本発明によれば特に周波数調整
に困難を伴うことなく、チップインダクタ等の超小型固
定インダクタを用いることができる。
に困難を伴うことなく、チップインダクタ等の超小型固
定インダクタを用いることができる。
またコンデンサはＩＣ技術を応用して、Ｆ ＲＯＭ、ダ
イオードとともにＩＣの中に形成しうるため、超小型共
振回路が可能となり、従って超小型電子チー−−すを実
現しうる。本例は４ビツトのステップｒｊＪ変コンデン
ザの制御例であるが、さらに大きな可変範囲を得るには
、必要ビット数のコンデンサ、Ｆ ＲＯＭ、夕゛イオー
ドを増すことで可能となる。また本例は並列共振回路の
例であるが、直列共振回路においても同様に進用−ｊ廂
である。
イオードとともにＩＣの中に形成しうるため、超小型共
振回路が可能となり、従って超小型電子チー−−すを実
現しうる。本例は４ビツトのステップｒｊＪ変コンデン
ザの制御例であるが、さらに大きな可変範囲を得るには
、必要ビット数のコンデンサ、Ｆ ＲＯＭ、夕゛イオー
ドを増すことで可能となる。また本例は並列共振回路の
例であるが、直列共振回路においても同様に進用−ｊ廂
である。
第２図は、本発明の′電子スイッチとしてトランジスタ
を用い、不揮発性メモリのデータに従い、４累子複合可
変容量ダイオード゛の組合せを制御する例である。５４
．５５．５６．５７は同−電圧゛に対し容量上＃Ｓは例
えばバイナリ系列である、１：２：４：８を倚るよう設
泪された複合可変容量ダイオードである。５０．５１．
５２．５６はスイッチ用トランジスタ、４１はＰＲＯＭ
、４６．４７．４８．４９は直流阻止用コンデンサであ
る。
を用い、不揮発性メモリのデータに従い、４累子複合可
変容量ダイオード゛の組合せを制御する例である。５４
．５５．５６．５７は同−電圧゛に対し容量上＃Ｓは例
えばバイナリ系列である、１：２：４：８を倚るよう設
泪された複合可変容量ダイオードである。５０．５１．
５２．５６はスイッチ用トランジスタ、４１はＰＲＯＭ
、４６．４７．４８．４９は直流阻止用コンデンサであ
る。
ここで可変容量ダイオード５４．５５．５６．５７の靜
′屯容量は、ＦＲＯＭ４１の出力が■］レベルのときは
対応するトランジスタが導通するため、トランジスタの
コレクターエミッタ間電圧に、ダイオード５８．５９の
順方向電圧降下を加えたものが、該可変容量ダイオード
の制御電圧（逆バイアス電圧）となるため、バイアスが
浅くなり設定値となる。逆にＰ １１０ Ｍ ４１が出
力がＬレベルのときは、対応するトランジスタがオープ
ンとなるため、制御電圧（逆バイアス電圧）はｖｓとな
り、バイアスが深くなるため該可変容量ダイオードの静
電容量は最小となり、ＦＲＯＭのデータに従いトランジ
スタにより制御される。本実施例における中心共振周波
数調整は、第１図の例と同様に、ＰＩ’ｔＯＭ４１をオ
ープン状態とし、端子６３．６４．６５．６６に対し制
御信号を出力し、端子６１．６２間の静電容量をステッ
プ可変制御して、設定希望周波数範囲内に合せ込んで後
、そのときのトランジスタ制御信号に従い、データをＦ
ＲＯＭに書き込むことで行うことができる。
′屯容量は、ＦＲＯＭ４１の出力が■］レベルのときは
対応するトランジスタが導通するため、トランジスタの
コレクターエミッタ間電圧に、ダイオード５８．５９の
順方向電圧降下を加えたものが、該可変容量ダイオード
の制御電圧（逆バイアス電圧）となるため、バイアスが
浅くなり設定値となる。逆にＰ １１０ Ｍ ４１が出
力がＬレベルのときは、対応するトランジスタがオープ
ンとなるため、制御電圧（逆バイアス電圧）はｖｓとな
り、バイアスが深くなるため該可変容量ダイオードの静
電容量は最小となり、ＦＲＯＭのデータに従いトランジ
スタにより制御される。本実施例における中心共振周波
数調整は、第１図の例と同様に、ＰＩ’ｔＯＭ４１をオ
ープン状態とし、端子６３．６４．６５．６６に対し制
御信号を出力し、端子６１．６２間の静電容量をステッ
プ可変制御して、設定希望周波数範囲内に合せ込んで後
、そのときのトランジスタ制御信号に従い、データをＦ
ＲＯＭに書き込むことで行うことができる。
不発ゆ」によれば、１帥」変容量ダイオード、抵抗、ト
ランジスタ、ＦＲＯＭはｊさ化が可能であるため、１１
５１定インダクタと組合せることにより、超小型共振回
路を実現しつる。
ランジスタ、ＦＲＯＭはｊさ化が可能であるため、１１
５１定インダクタと組合せることにより、超小型共振回
路を実現しつる。
第３図は、本発明の不揮発性メモリで構成されるＦ Ｒ
ＯＭと、該ＦＲＯＭのメモリーデータで制御されるＤ／
Ａコンバータ （ｄｉｇｉｔａ、６ ｔｏ ａｎａｌｏｇｕｅ ｃｏｎ
ｖｅｒｔｅｒ ）とを具備し、該コンバータの出力によ
り可変容量グイ−Ａ−１・の静電容量を？ＩＪＩＩ御す
る例である。第３図において、７０は４ビツトのＰ Ｒ
ＯＭ、７１は４ビットのＤ ／ Ａコンバータ、７４は
可変容量ダイオード、７２．７５は固定コンデンサであ
る。可変容量ダイオード７４の靜′市谷量は、Ｐ Ｒ（
’） Ｍのメモリーデータにより制征１されるＩ）／Ａ
コンバータの、出力電圧により劉仙１されるため、該ダ
イオードの静電容量により制御される端子７６．７７曲
の合成静電容量は、ｐ ｎ ＯＭのメモリーデータによ
り制御される。
ＯＭと、該ＦＲＯＭのメモリーデータで制御されるＤ／
Ａコンバータ （ｄｉｇｉｔａ、６ ｔｏ ａｎａｌｏｇｕｅ ｃｏｎ
ｖｅｒｔｅｒ ）とを具備し、該コンバータの出力によ
り可変容量グイ−Ａ−１・の静電容量を？ＩＪＩＩ御す
る例である。第３図において、７０は４ビツトのＰ Ｒ
ＯＭ、７１は４ビットのＤ ／ Ａコンバータ、７４は
可変容量ダイオード、７２．７５は固定コンデンサであ
る。可変容量ダイオード７４の靜′市谷量は、Ｐ Ｒ（
’） Ｍのメモリーデータにより制征１されるＩ）／Ａ
コンバータの、出力電圧により劉仙１されるため、該ダ
イオードの静電容量により制御される端子７６．７７曲
の合成静電容量は、ｐ ｎ ＯＭのメモリーデータによ
り制御される。
共振回路を構成し、中心共振周波数を０１．ｌ整すると
きは、Ｐ Ｉ（ＯＭをオープン状態とし端子７８か、′
１ ら制御信号を入力し、゛設定希望周波数範囲内に中心共
振周波数を合せ込んだ後、そのときの制御情報に従いＦ
ＲＯＭにデータを書き込み保持することにより、可変
容量ダイオード７４の制御電圧（バイアス電圧）を決定
保持し、中心共振周波数を設定することができる。
きは、Ｐ Ｉ（ＯＭをオープン状態とし端子７８か、′
１ ら制御信号を入力し、゛設定希望周波数範囲内に中心共
振周波数を合せ込んだ後、そのときの制御情報に従いＦ
ＲＯＭにデータを書き込み保持することにより、可変
容量ダイオード７４の制御電圧（バイアス電圧）を決定
保持し、中心共振周波数を設定することができる。
第３図の本発明においては、Ｄ／Ａコンバータを必要と
するが、特に高速である必要はないため、モノリシック
ＩＣ化が容易であり、ＰＩ（０Ｍ７０、可変容量ダイオ
ード７４をも含めてＩＣ化が可能である。このため本例
の回路と例えば同一集積回路チップ内に形成されたコイ
ル等の小形の固定インダクタ、さらに必要に応じ可変容
量ダイオードと組合せることにより、超小型共振回路を
実現しうる。
するが、特に高速である必要はないため、モノリシック
ＩＣ化が容易であり、ＰＩ（０Ｍ７０、可変容量ダイオ
ード７４をも含めてＩＣ化が可能である。このため本例
の回路と例えば同一集積回路チップ内に形成されたコイ
ル等の小形の固定インダクタ、さらに必要に応じ可変容
量ダイオードと組合せることにより、超小型共振回路を
実現しうる。
また本例は、第１図および第２′図に示した例と異なり
、Ｐ ＲＯＭおよびＤ／Ａコンバータのビット数を増す
ことにより、実用上任意の制御電圧が得られるので、可
変容量ダイオード７４の静電容量は連続可変となる。
、Ｐ ＲＯＭおよびＤ／Ａコンバータのビット数を増す
ことにより、実用上任意の制御電圧が得られるので、可
変容量ダイオード７４の静電容量は連続可変となる。
このため中心共振周波数を低い制御電圧範囲で、広範囲
かつ微細に連続的に設定可能であり、設定精度が向上す
る効果がある。
かつ微細に連続的に設定可能であり、設定精度が向上す
る効果がある。
第４図は、第３図においてＦＲＯＭと１’） ／ Ａコ
ンバータを用いて実現した、可変容量ダイオードの制御
回路を、ダイオードを直列接続したレベルシフトダイオ
ードの順方向電圧降下と、電子スイッチとして直列に接
続されたトランジスタを利用して、簡略に実現した例で
ある。
ンバータを用いて実現した、可変容量ダイオードの制御
回路を、ダイオードを直列接続したレベルシフトダイオ
ードの順方向電圧降下と、電子スイッチとして直列に接
続されたトランジスタを利用して、簡略に実現した例で
ある。
第４図において、８１〜８９はレベル脚腎用レベルシフ
トダイオード、ソ０はトランジスタ、９３は可変容量ダ
イオードである。可変容量ダイオード９６に対する制御
電圧（バイアス電圧）は、８１〜８９のダイオードの順
方向ＩＬ圧降下と、トランジスタのコレクターエミッタ
間′市圧を加えた値である。
トダイオード、ソ０はトランジスタ、９３は可変容量ダ
イオードである。可変容量ダイオード９６に対する制御
電圧（バイアス電圧）は、８１〜８９のダイオードの順
方向ＩＬ圧降下と、トランジスタのコレクターエミッタ
間′市圧を加えた値である。
共振回路を構成したときの中心共ｆ１ｍ ）Ｅ１波数の
調整は、端子９６に１、レベルの電圧を与えトランジス
タ９０をオープンに保持し、端子９５より夕１部電圧を
印加し可変容量ダイオ−１・９６の副側１？ｔｉ川を変
化させ、静電容量を調整して行う。中心共振周波数を設
定希望周波数範囲内に合せ込んだ後、その時の外部印加
電圧に最も近い電圧にかイノ様、８１〜８９のダイオー
ドのＰＮ接合を、端子９５と端子９７〜１０６間に逆バ
イアス電圧を印加して破壊し、残りのレベル調整用ダイ
オードの電圧降下に」：り電圧を保持し、トランジスタ
９６を導通させ設定する。例えば外部印加電圧が４．５
Ｖで、ンリコンダイオードおよびシリコントランジスタ
を用いる場合は、Ｉ） Ｎ接合の順方向電圧降下は、０
６〜０．８Ｖ位であるため、シリコントランジスタのコ
レクターエミッタ間電圧を０．７Ｖとすると、ダイオー
ドは６個必要となるので、８１．８２．８３のダイオー
ドのＰＮ接合を破壊すればよい。
調整は、端子９６に１、レベルの電圧を与えトランジス
タ９０をオープンに保持し、端子９５より夕１部電圧を
印加し可変容量ダイオ−１・９６の副側１？ｔｉ川を変
化させ、静電容量を調整して行う。中心共振周波数を設
定希望周波数範囲内に合せ込んだ後、その時の外部印加
電圧に最も近い電圧にかイノ様、８１〜８９のダイオー
ドのＰＮ接合を、端子９５と端子９７〜１０６間に逆バ
イアス電圧を印加して破壊し、残りのレベル調整用ダイ
オードの電圧降下に」：り電圧を保持し、トランジスタ
９６を導通させ設定する。例えば外部印加電圧が４．５
Ｖで、ンリコンダイオードおよびシリコントランジスタ
を用いる場合は、Ｉ） Ｎ接合の順方向電圧降下は、０
６〜０．８Ｖ位であるため、シリコントランジスタのコ
レクターエミッタ間電圧を０．７Ｖとすると、ダイオー
ドは６個必要となるので、８１．８２．８３のダイオー
ドのＰＮ接合を破壊すればよい。
本発明によれば、１）／Ａコンバータを用いずにダイオ
ード制御回路を構成しうるため、回路構成が大幅に簡略
となり、レベル調整用ダイオードの数と直流阻止用コン
デンサの値を、最適に設計することにより、実用上十分
な可変範囲と可変ステップ幅を実現しうるとともに、小
型化が容易となりＩＣ化も可能となる利点かあ′番に １□ ０ 第５図は、本発明の一４素子の独立制御可能なコンデン
サと、該コンデンサと直列接続された４ビツトヒユーズ
ＲＯＭを有し、該１（ＯＭにより組合せを制御する例で
ある。１１０．１１１．１１２．１１６はヒユーズＩ）
ＲＯＭのトランジスタ、１１４．１１５．１１６．１１
７はヒーーズＰ ＲＯＭのヒユーズ、１１８．１１９．
１２０．１２１は靜′岨容量比を例えばバイナリ系列の
１＝２：４：８に設計されたコンデンサ、１２２は共通
ベース端子である。端子１２７．１２８間の合成静電容
量は１１０．１１１．１１２．１１６のトランジスタの
オン、オフにより制御することができる。即ち端子１２
２にハイレベルの電圧を与えておき、さらに端子１２６
．１２４．１２５．１２６には４ビツトの制御電圧を与
える。例えは端子１２６の制餉１箪圧がローレベルのと
きトランジスター１０はオンになり、コンデンサ１１８
は並列接続され、端子１２７．１２８間の合成静電容量
の構成して寄与し１、ハイレベルのときはＩ・う・１、 ンジスタ１１０はオフとなるため、コンデンサ１１８は
端子１２７．１２８藺の合成静電容量の構成に寄与しな
い。
ード制御回路を構成しうるため、回路構成が大幅に簡略
となり、レベル調整用ダイオードの数と直流阻止用コン
デンサの値を、最適に設計することにより、実用上十分
な可変範囲と可変ステップ幅を実現しうるとともに、小
型化が容易となりＩＣ化も可能となる利点かあ′番に １□ ０ 第５図は、本発明の一４素子の独立制御可能なコンデン
サと、該コンデンサと直列接続された４ビツトヒユーズ
ＲＯＭを有し、該１（ＯＭにより組合せを制御する例で
ある。１１０．１１１．１１２．１１６はヒユーズＩ）
ＲＯＭのトランジスタ、１１４．１１５．１１６．１１
７はヒーーズＰ ＲＯＭのヒユーズ、１１８．１１９．
１２０．１２１は靜′岨容量比を例えばバイナリ系列の
１＝２：４：８に設計されたコンデンサ、１２２は共通
ベース端子である。端子１２７．１２８間の合成静電容
量は１１０．１１１．１１２．１１６のトランジスタの
オン、オフにより制御することができる。即ち端子１２
２にハイレベルの電圧を与えておき、さらに端子１２６
．１２４．１２５．１２６には４ビツトの制御電圧を与
える。例えは端子１２６の制餉１箪圧がローレベルのと
きトランジスター１０はオンになり、コンデンサ１１８
は並列接続され、端子１２７．１２８間の合成静電容量
の構成して寄与し１、ハイレベルのときはＩ・う・１、 ンジスタ１１０はオフとなるため、コンデンサ１１８は
端子１２７．１２８藺の合成静電容量の構成に寄与しな
い。
以上の様にして制御電圧のハイ、ローにより制御される
。これは他の１１９．１２０．１２１のコンデンサ素子
についても同様である。
。これは他の１１９．１２０．１２１のコンデンサ素子
についても同様である。
共振回路を構成したときの中心共振周波数の調整は、１
２２の共通ベース端子にＨレベル電圧を与えたまま、外
部制御端子１２６．１２４．１２５．１２６にコンデン
サ組合せ制御信号を与え、中心共振川波数を設定希望周
波数範囲内に合せ込んでから、その時の制御情報に従い
ヒーーズを溶断して情報を書き込み、静電容量を決定し
中心共振周波数を設定する。
２２の共通ベース端子にＨレベル電圧を与えたまま、外
部制御端子１２６．１２４．１２５．１２６にコンデン
サ組合せ制御信号を与え、中心共振川波数を設定希望周
波数範囲内に合せ込んでから、その時の制御情報に従い
ヒーーズを溶断して情報を書き込み、静電容量を決定し
中心共振周波数を設定する。
本発明の如く、ヒーーズＦ ＲＯＭ素子に電子スイッチ
素子を兼用させることにより、コンデンサ制御素子数を
減らすことができるため、構造が簡単となりＩｃ化、小
型化が容易となる利点がある。
素子を兼用させることにより、コンデンサ制御素子数を
減らすことができるため、構造が簡単となりＩｃ化、小
型化が容易となる利点がある。
第６図は、本発明の複合４素子可変容量ダイオードの組
合せを、該ダイオードと並列に接続された４ビット接合
破壊式ＦＲＯＭを用いて制御する例である。
合せを、該ダイオードと並列に接続された４ビット接合
破壊式ＦＲＯＭを用いて制御する例である。
第６図において、１４８．１４９．１５０．１５１は接
合破壊式ＰＲＯＭ、１５２．１５６．１５４．１５５は
複合４素子可変ダイオードであり、各素子の静電容量比
は同一電圧に対し例えばバイナリ系列の１：２：４：８
に設計されている。
合破壊式ＰＲＯＭ、１５２．１５６．１５４．１５５は
複合４素子可変ダイオードであり、各素子の静電容量比
は同一電圧に対し例えばバイナリ系列の１：２：４：８
に設計されている。
１４０．１４１．１４２．１４６は直流阻止コンデンサ
、１５６．１５７．１５８はレベルシフトダイオードで
ある。１５２．１５６．１５４．１５５の複合可変容量
ダイオードの各素子の静電容量は、それぞれ対応する１
４８．１４９．１５０．１５１の接合破壊式ＦＲＯＭの
導通、非導通により制御される。
、１５６．１５７．１５８はレベルシフトダイオードで
ある。１５２．１５６．１５４．１５５の複合可変容量
ダイオードの各素子の静電容量は、それぞれ対応する１
４８．１４９．１５０．１５１の接合破壊式ＦＲＯＭの
導通、非導通により制御される。
従って端子１６６．１６７間の合成静電容量は、複合可
変容量ダイオード各素子の静電容量により制御されるた
め、究極的に接合破壊式ＦＲＯＭにより制御されること
となり、該ＲＯＭが曹き込まれないときはオープンであ
るため、該端子間の合成静電容量の構成に寄与しないが
、書き込まれると導通状態となり寄与する。
変容量ダイオード各素子の静電容量により制御されるた
め、究極的に接合破壊式ＦＲＯＭにより制御されること
となり、該ＲＯＭが曹き込まれないときはオープンであ
るため、該端子間の合成静電容量の構成に寄与しないが
、書き込まれると導通状態となり寄与する。
共振回路を構成したときの中心共振周波数調整は、１６
０のＶ８端子をオープン状態に保持し、制御端子１６１
．１６２．１６６．１６４に１１レベルが■８であり、
Ｌレベルがトランジスタのコレクターエミッタ間電圧と
、レベルシフトダイオード１５６．１５７．１５８の順
方向電圧降下を加えた値である制御信号を印加し、制御
信号の組合せを変更することに」：す、静電容量の組合
せを変更して希望設定周波数範囲内に合せ込み、その時
の制御信号の組合せに従い、制御信号レベルがＬレベル
の陽子に対応するビットのＲＯＭの接合を、端子１６１
〜１６４と端子１６５間に電圧を印加して、破壊し導通
させ、ＲＯＭを誓き込み、可変容量ダイオードの組合せ
を決定し、中心共振周波数を設定する。
０のＶ８端子をオープン状態に保持し、制御端子１６１
．１６２．１６６．１６４に１１レベルが■８であり、
Ｌレベルがトランジスタのコレクターエミッタ間電圧と
、レベルシフトダイオード１５６．１５７．１５８の順
方向電圧降下を加えた値である制御信号を印加し、制御
信号の組合せを変更することに」：す、静電容量の組合
せを変更して希望設定周波数範囲内に合せ込み、その時
の制御信号の組合せに従い、制御信号レベルがＬレベル
の陽子に対応するビットのＲＯＭの接合を、端子１６１
〜１６４と端子１６５間に電圧を印加して、破壊し導通
させ、ＲＯＭを誓き込み、可変容量ダイオードの組合せ
を決定し、中心共振周波数を設定する。
本発明によれは、第５図の例に比ベヒューズを用いない
ためヒー、−ズの抵抗が、回路内に保存しないためＱを
高くとれる利点がある。また複合可変容量ダイオード、
トランジスタ、ダイオード、抵抗のＩＣ化は容易に可能
であ６″′６ハめ、小型固定インダクタと組合せること
により、超小型共振回路を実現できる。
ためヒー、−ズの抵抗が、回路内に保存しないためＱを
高くとれる利点がある。また複合可変容量ダイオード、
トランジスタ、ダイオード、抵抗のＩＣ化は容易に可能
であ６″′６ハめ、小型固定インダクタと組合せること
により、超小型共振回路を実現できる。
第１図は、本発明の複数のコンデンサの組合せをタイオ
ードスイッチを用いて制御する電子チー−すのブロック
図、第２図は、本発明の複合可変容量ダイオードの組合
せをトランジスタスイッチを用いて制御する電子チー−
すのブロック図、第３図は、本発明のＤ／Ａコンバータ
を用いて可変容量ダイオードを制御する電子チー−すの
ブロック図、第４図は、本発明のダイオードの）岨方向
電圧降下により可変容量ダイオードを制御する電子チー
−すの回路図、第５図は、本発明のヒーーズＦＲＯＭを
用いて複数のコンデンサの組合せを制御する電子チー−
すの回路図、第６図は、本発明の接合破壊式Ｆ ＲＯＭ
を用いて複数の可変容量ダイオードの組合せを制御する
電子チー−すの回路図であり、第７図は、従来の共振回
路図である。 １．４１．７０・・・ＰＴ（ＯＭ。 １１．１２．１３・・２ダイオードーイ・チ、５４．５
５．５６．５７．１５２．１５６．１５４．１５５・・
・可変容量ダイオード、１１４．１１５．１１６．１１
７・・・ヒユーズ、５０．５１．５６・・川・ランジス
タスイノチ、７１ ・Ｄ／Ａコンバータ。 ｃｃ 弔５図
ードスイッチを用いて制御する電子チー−すのブロック
図、第２図は、本発明の複合可変容量ダイオードの組合
せをトランジスタスイッチを用いて制御する電子チー−
すのブロック図、第３図は、本発明のＤ／Ａコンバータ
を用いて可変容量ダイオードを制御する電子チー−すの
ブロック図、第４図は、本発明のダイオードの）岨方向
電圧降下により可変容量ダイオードを制御する電子チー
−すの回路図、第５図は、本発明のヒーーズＦＲＯＭを
用いて複数のコンデンサの組合せを制御する電子チー−
すの回路図、第６図は、本発明の接合破壊式Ｆ ＲＯＭ
を用いて複数の可変容量ダイオードの組合せを制御する
電子チー−すの回路図であり、第７図は、従来の共振回
路図である。 １．４１．７０・・・ＰＴ（ＯＭ。 １１．１２．１３・・２ダイオードーイ・チ、５４．５
５．５６．５７．１５２．１５６．１５４．１５５・・
・可変容量ダイオード、１１４．１１５．１１６．１１
７・・・ヒユーズ、５０．５１．５６・・川・ランジス
タスイノチ、７１ ・Ｄ／Ａコンバータ。 ｃｃ 弔５図
Claims (1)
- 【特許請求の範囲】 （１１複数の共振用容量と該容量の組合せによる合成容
量を制御する電気的制御回路を有することを特徴とする
電子チー−す。 （２）電気的制御回路は不揮発性メモリ回路と該不揮発
性メモリ回路のデータで制御される電子スイッチからな
ることを特徴とする特許請求の範囲第１項記載の電子チ
ューナ。 （３）不揮発性メモリはヒ＝−ズＦＲＯＭであることを
特徴とする特許請求の範囲第２項記載の電子チューナ。 （４）不揮発性メモリは接合破壊式ＦＲＯＭであること
を特徴とする特許請求の範囲第２項記載の電子チューナ
。 （５）容量は可変容量ダイオードであることを特徴とす
る特許請求の範囲第１項記載の電子チー−す。 （６）不揮発性メモリと該不揮発性メモリのデータで制
御されるＤ／Ａコンバータと、該コンバータの出力によ
り可変容量ダイオードを制御することを特徴とする電子
チューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9572382A JPS58212211A (ja) | 1982-06-04 | 1982-06-04 | 電子チユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9572382A JPS58212211A (ja) | 1982-06-04 | 1982-06-04 | 電子チユ−ナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212211A true JPS58212211A (ja) | 1983-12-09 |
Family
ID=14145387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9572382A Pending JPS58212211A (ja) | 1982-06-04 | 1982-06-04 | 電子チユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0209640A2 (en) * | 1985-04-19 | 1987-01-28 | Ericsson GE Mobile Communications Inc. | Circuit for bandswitching a voltage controlled oscillator |
-
1982
- 1982-06-04 JP JP9572382A patent/JPS58212211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0209640A2 (en) * | 1985-04-19 | 1987-01-28 | Ericsson GE Mobile Communications Inc. | Circuit for bandswitching a voltage controlled oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060232348A1 (en) | Inductor unit and oscillator using the inductor unit | |
| JPH0226883B2 (ja) | ||
| US6888430B2 (en) | Integrated radiofrequency circuit component having a trimming diode controlled by a trimming voltage provided by a D/A converter | |
| JPH07142258A (ja) | インダクタンス可変素子 | |
| JPS58212211A (ja) | 電子チユ−ナ | |
| RU2204194C2 (ru) | Интегральная схема подстройки генератора, управляемого напряжением, и переключатель | |
| JPH0653757A (ja) | スイッチング可能な電流源回路 | |
| EP0938186B1 (en) | Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers | |
| KR100399166B1 (ko) | 제어회로를구비한조정가능한저항장치 | |
| JPS61205015A (ja) | 同調電圧トラツキング装置 | |
| JP3734754B2 (ja) | 集積高周波回路を有する構成素子 | |
| US5475327A (en) | Variable impedance circuit | |
| JPS6131643B2 (ja) | ||
| JPH048667Y2 (ja) | ||
| KR910006700Y1 (ko) | Pll 튜너의 동조단 절환회로 | |
| JPS61258508A (ja) | 水晶発振回路 | |
| JPH08102636A (ja) | 電圧制御フィルタ | |
| SU792229A1 (ru) | Стабилизатор напр жени переменного тока | |
| JP2003124790A (ja) | スイッチ回路とこれを用いた発振器 | |
| JPS61201514A (ja) | 同調回路装置 | |
| JP2000278093A (ja) | 電圧制御インピーダンス調整回路 | |
| JPS5840371B2 (ja) | デンシチユ−ナノ ａｆｃ ソウチ | |
| JPH062832U (ja) | チューナ用集積回路 | |
| JPS6264111A (ja) | Ｐｉｎダイオ−ド形可変減衰器 | |
| JPH0267703A (ja) | 可変コンデンサ装置 |