JPS58211201A - 制御システム・モニタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、電気制御システムのモニタ、特に監視され
るシステムまたはモニタ自体の故障でモニタ出力を所定
状態にしいる用途で使用するためのそのようなモニタに
関するものである。

従来技術 マイクロプロセッサの出現により、個別！　理素子で形
式的に満足された多くの制御システムはマイクロプロセ
ッサ技術を使って設計される。

成る種の制御システムは極めて重要であり、それが故障
するさ人命が失われたり装置が広範囲に損傷されたりす
ることになり得る。そのようなシステムは，鉄道の制御
・警報機、航空機の電力制御系統および高速道路の交通
制御システムを含む。制御ユニット内の故障を検出しか
つフェール・セーフ（例えばユニットが故障した場合に
交叉点での信号機を全部赤にする）を生じさせるために
考案された古典技術はマイクロプロセッサ・システムに
応用できない。これはマイクロプロセッサのＬＳＩの複
雑さおよび個別回路に比べて技術の難しさのせいである
。

電気システムの故障が人命や財産をひどい危険にさらす
可能性がある時に，電気システムは精密制御されること
が重要である。電気システムや制御ユニットが故障すれ
ば、たソちに修養すべきである。高度の信頼性がある制
御機能を含む電気システムを設計する時に，各種設計の
技術を使用できる。これらの技術は，バンクアップ論理
制御回路、選挙投票組織および特殊なデータ処理技術を
含む。

航空機の配電システムでは，発電機の故障は制御ユニッ
トによって検知されなければならす。

また補助発電機も配電システムへ投入されなければなら
ない。その上、重量およびサイズを最小にするにもか＼
わらず自己テスト故障検出機能を果丁のに光分な消費篇
．力を有する制御ユニットを機成することが望ましい。

制御ユニットオたけｆｆ！’Ｊ御づれるシステムに一度
故障が起ると、その故障をはっきり表示する必要があり
．そして故障した装置をそのシステムから切り離すため
の手段を使用しなければならない。

発明の開示 この発明は，極めて信頼できる市気匍Ｉ御システム・モ
ニタおよびこのモニタまたは制御システムの残部で故障
が起る時に所望のシステム・レスポンスをしいるための
手段を提供しようとするものである。監視きれるシステ
ムの動作状態にら答して一連のデータ・ワードが生じら
れかつこれらのデータ・ワードが先に決定しておいた一
連のデータ・ワードと比較されるロックかつキー設計方
法が利用された。もし生じたデータ・ワードが予め選ん
だ値を持たないか或は予め選んだシーケンスで生じられ
ないならば、モニタの出力は所定の状態にしいられる。

ロックかつキ一方法を利用する制御システムの例は特願
昭３７−１０２３＃７７号（特開昭３１−７９７２３号
）および米国特許第り，／　０　７，２　ｊ　、、７号
に見い出される。

この発明の目的は、システム状態を監視するためのモニ
タを提供することである。

この発明によって構成された制御システム・モニタは、
監視されるシステムの動作状態を表わす第１シー〃ンス
のデータ・ワードを生じるための手段と、第一シーケン
スのデータ・ワードを生じるための手段さ、前記第７７
−ケンス中のデータ・ワードと前記第コシ−ケンス中の
　−データ・ワードとを比較するためのコンパレータと
を備え、前記第１シーケンスと前記第コシ−ケンス中の
対応するデータ・ワードが部分的に重複する久々の期間
中前記コンパレーンへ提示される。前記コンパレータは
、比較される両データ・ワードが一致する時に第７論理
レベルの出力を生じ、逆に前記両データ・ワードが不一
致の時に第一論理レベルの出力を生じる。制御システム
・モニタは、更に、前記コンパレータの出力が前述した
仕方で前記第７論理レベルと前記第一論理レベルに行う
たり来たりしなくなる時に所定の出力状態を生じるため
の手段を含む。この発明の一実施例では、−個のコンデ
ンサか前記コンパレータの論理出力レベルに応答して交
互に充放電される。前記コンパレータ出力が前述した仕
方で前記第１論理レベルと前記第一論理レベルに行った
り米たりする時に各コンデンサの電圧が予め選んだレベ
ルよりも高く留るように前記各コンデンサの充電速度お
よび放電速度が選ばれる。もしどちらかのコンデンサの
電圧が予め選択したレベルよりも下るならば、モニタ出
力は所定状態にしいられる。

他面では、この発明は、制御されるシステムおよび制御
システム・モニタに関して一連の自己テスト・ルーチン
を実行するステップと、前記テスト・ルーチンの結果を
表わす第１シーケンスのデータ・ワードを生じるステッ
プと、前記第１ンーケンスの各データ・ワードを第１の
予め選択した期間コンパレータへ提示下るステップと、
第二シーケンスの所定データΦワードを前記コンパレー
タへ提示し、その際前記第コシ−ケンスの各データ・ワ
ードが第一の予め選択した期間（なお、第１と第一の期
間は部分的に重複する。）前記コン−くレータへ提示さ
れるヨウにするステップと、前記コンｉくレータへ提示
された両データ・ワードが一致する時に第１のコンデン
サを充電して第一のコンデンサを放電させるステップと
、逆に前記コンｉくレータへ提示でれた両データ・ワー
ドが不一致の時に前記第１のコンデンサを放電てせて前
記第一のコンデンサを光電するステップと、前記第１マ
タは第一のコンデンサの電荷が予め選んだ値よりも下る
時に所定の出力信号を発生するステップとから成る制御
システムの監視方法にある。

発明の実施例 構成 第１図は、この発明に係る制御システム・モニタを一部
ブロック図で示す回路図である。動作時、クロック１０
は、時間の経過につれて変化する信号すなわち時間変化
信号（その周波数は予め選ばれている）を発生し、かつ
データ・ライン／、２、／ｌＩを通じてそれぞれプログ
ラマブル・プレイ論理集積回路ＰＡＬ、マイクロッｏ　
セッサ／６へこの時間変化信号を供給する。プログラマ
ブル・アレイ論理集積回路ＰＡＬは５分周ａ／ｇ、状態
ンーケンサ、２０２よびコンｉくレータ２．２を含む。

分局器７ｇは、時間変化信号すなわちクロック信号の周
波数を下げかつ状態ンーケンサ２０によって発生される
一連の所定データ・ワードの出力を制御するために使用
される。マイクロプロセッサ／６は、データ・ライン、
２＋および２６を通じて、監視場れる制御システムと相
互作用する。このようにして、監視される制御システム
に関する種々の制御動作を行いかつまた自己テスト・ル
ーチン（モニタの残りの回路および監視される制御シス
テムの動作状懇を決定する）を実行することがフ゛ログ
ラムされ得る。自己テスト・ルーチンに応答して。

監視される制御システムの動作状態を表わす別な一連の
データ・ワードが発生される。これらデータ・ワードは
データ・ライン２ｇを通じてコンパレータ２二へ所定の
シーケンスで供給される。状態シーケンサコ０からの一
連の所定データ・ワードとマイクロプロセッサ／乙から
の別な一連のデータ・ワードとは次々の時間々隔（次々
の時間々隔は予め選んだ時間重複する）中コンパレータ
２コへ与えらレル。コア　ノ：　Ｌ／　−タ、２コへ与
えられたデータ・ワードが成る瞬間に一致する時に、コ
ンｉくレータ出力は第７論理レベルＫ　ｆｉ　ル。逆に
、コン／くレータココへ与えられたデータ・ワードが不
一致の時には、コンパレータ出力は第一論理レベルにな
る。状態ンーケンサ２０とマイクロプロセッサ／６から
のデータ・ワードが部分的に重複する時間々隔で次々に
コンパレータココへ与えられるので、モし状態シーケン
サ２０（ｆｃよって生じられる一連の所定データ・ワー
ドに対応する一連のデータ・ワ−）”ヲマイクロプロセ
ッサ／６が繰り返して生じるならば、コンパレータ出力
は前述した仕方テ高レベルと低レベルの論理出力に揚動
する。この実施例では、コンパレータ出力のデータ・ラ
イン３．２および３りは同一出力の論理レベル信号を受
け、この論理レベル信号は抵抗Ｒ／およびアンド・スイ
ッチｚ／Ａを通してロック回路３６へ供給される。

モジマイクロプロセッサ／６が生じてイルデータ・ワー
ドと状態シーケンサ−〇が生じるデータ・ワードとが対
応するならば、ロック回路３６はアンド・スイッチＺ／
Ａ中のトランジスタのコレクタから前述した仕方で高論
理レベルと低論理レベルに変る信号を受ける。アンド・
スイッチＺ／Ａ中のトランジスタがこの信号によって交
互にターン・オン、ターン・オフされるので、コンデン
サＣ／とＣ，２は交互に充放電する。例えば、　Ｚ／Ａ
中のアンド・ゲート出力が低レベルの時に、　Ｚ／Ａ）
ランジスタはオフであり、コンデンサＣ／は抵抗Ｒλお
よびＲ３を通して電圧レベルＶ／［向って充電きれる。

これと同時に、トランジスタＱ／はオフであり、コンデ
ンサＣ−は抵抗Ｒ５，ダイオードＣＲコおよび抵抗ＲＱ
を通して放電する。　逆にＺ／Ａ中のアンド・ゲートの
出力が高レベルになると。

Ｚ／Ａ）ランジスタはオンになり、　コンデンサＣ／は
抵抗Ｒ３，ダイオードＯＲ／およびＺ／Ａトランジスタ
を通して放電する。これと同時に。

トランジスタＱノがターン・オン烙れるように抵抗Ｒ６
およびＲ７が選ばれているので、　コンデンサＣ−はト
ランジスタＱ／および抵抗Ｒ５を通して電圧１ノベルＶ
／に向けて充電される。

出力回路３ｇは、コンデンサＣＩおよび０．２の電圧レ
ベルに応答して出力端子ＯＵＴでの出力電圧を制御する
ように働く。コンデンサＣ／およびｃ２の電圧が予め選
、んだレベル（これはツェナー・ダイオード０Ｒ１８；
のツェナー電圧に大体等しい）を超えると、　トランジ
スタＱコはターン・オンして出力端子ＯＵＴでの出力電
圧は低くなる。もし何等かの理由によりコンデンサＣノ
または０２の電圧か予め選んだレベルよりも下がると、
ツェナー・ダイオードＣＲ１Ｉｄ通電を停止し、トラン
ジス・・りＱ２はターン・オフして出力端子電圧レベル
を電圧レベル■／近くまで上げる。

ツェナー・ダイオードＣＲＡ、抵抗Ｒ／／およびアンド
・スイッチＺ／Ｂから成るラッチ回路ｙ０は、コンデン
サＣ／の電圧を検知し、かつもしこの電圧が予め選んだ
レベルを超えるならばアンド−スイッチＺ／Ｂのトラン
ジスタをターン・オンさせる。これは、　Ｚ／Ａ中のア
ンド・ゲートへの入力ラインすなわちデータ・ラインの
一方を低レベルまで引き下げ゛ＣＺ／人中のアンド・ゲ
ートの出力の儂動を防ぎ、これにより出力端子ＯＵＴを
所定の状態に維持する。コンデンサＣ／の電圧が過度に
上昇するのは最も普通の故障である。

トランジスタｑ、コは、正常な動作状態下においてマイ
クロプロセッサ／６からインターフェイス回路ｑコを通
してターン・オフ畑しルこさもできる。信号ライン４＋
での高レベル論理出力＋ｄ　ｌ−ランジスタＱ３をター
ン・オンし、これによりダイオードＯＲ？およびトラン
ジスタＱ３を通して大地へ電流を通電させる。これはツ
ェナー・ダイオードＣＲＪの両端間の電圧を、その閾値
電圧よりも低い値まで下げる。その上、ロックＤｏ路３
ｂ！１マイクロプロセッサ出力と無関係ニトランジスタ
Ｑ−をオフにてきる。

動作 第２図は、第１図の回路の動作を例示するフロー・チャ
ート図である。ブロックＳＯは、この回路が電源に接続
された時に状態シーケンサ２０によって生じられた一連
のデータ・ワードとマイクロプロセッサ／乙のデータ拳
ワード°とが下記のように初期設定されることを示す。

すなわち状態シーケンサ二〇はシーケンス状態デ−タ・
ワードＮｏとして特徴付けられたデータ・ワードを出力
するようにアドレッシングされ。

マイクロプロセッサ／６のデータ・ラインコざはキー・
データ・ワードＮ、を出力するように初期設定きれる。

ブロックタ２は、これらデータ・ワードがコンパレータ
２２へ供給される時にコンパレータ出力が論理値Ｏであ
ることを示す。データ・ライン／４’でのクロック信号
に応答してマイクロプロセッサ／乙は自己テスト書ルー
チンを実行しかつキー・データ・ワードＮｏ（−自己テ
スト・ルーチンの結果を表わす）を出力する。同時に、
状態シーケンサ２０がまだシーケンス状態データ・ワー
ドＮＯを出力中であるように分周器／ｌは状態シーケン
サ２０のインデックスイングを妨げた。従って、コンパ
レータココは各スカ端子に同じデータ・ワードＮｏを受
けてその出力端子に論理値／を出力する（ブロック１＜
＜）。分周器／ｇで所一定数のクロック・パルスを受け
た後で状態シーケンサコ０はインデックスされｔブロッ
クＳ６中に示したようなシーケンス状態データ・ワード
Ｎ／を出力する。この時マイクロプロセッサ／ＡＦｉま
だキー・データ・ワードＮ。を出力しており。

コンパレータ出力は論理値０になる。再びマイクロプロ
セッサ／６が自己テスト・ルーチンを実行し、ブロック
Ｓｔ中に示したように出力されるキー・データ・ワード
Ｎ／を生じる。キ一番データ・ワードとシーケンス状態
データ会ワードが一致すると、コンパレータ出力は論理
値／に戻る。この動作モードは所定数のシーケンス状態
が比較されるまでブロック乙０および４２を通して継続
する。所定数のシーケンス状態が終ると、動作サイクル
は反復される。この例では／乙のシーケンス状態が示さ
れている。

第３図の波形は、第１図の回路の動作を更に例示する。

クロック１０の出力は波形Ａで例示され、クロック・パ
ルスは波形Ｂで示した縁で立上る。分周器／ｇは第３図
のラインＣに示した２進数状態をとるカウンタを含む。

波形りは分周器ｉｇの出力を示す。分周器出力の各立上
りで状態シーケンサ２０は第３図のラインＥに示したよ
うに状態を変える。しかしながら、マイクロプロセッサ
１６によって生じられるキー・データ・ワードは、第３
図のラインＦに示したように、分周器出力が立下るまで
データ・ラインコざに置かれない。このようにしてコン
パレータココへの両人力が一致するか不一致かは第３図
の波形Ｇに示されている。この波形Ｇで示したコンパレ
ータ出力に応答して波形Ｉ（、■はそれぞれコンデンサ
Ｃ／、０．２の電圧を示す。

状態シーケンサコＯからのシーケンス状態データ・ワー
ドおよびマイクロプロセッサ／６からコンパレータＪＪ
へのキー・データ拳ワードを正確に提示する時限を制御
することにより、コンデンサＣＩとＣコの電圧を或−る
所定電圧よりも高く維持できる。

一例として下記の表は第１図の回路中で使用できる特定
の回路素子を示す。

□□□□□□“ ／−一□１−１′ ＰＡＬ　　　　　　　　　　　　モノリシックｅメモリ
　ＰＡＬ／ＡＲＡＭＪマイクロプロセッサ　　　　イン
テル　ｇｏｓｉＺ７Ａ、Ｚ／Ｂ　　　　　　　　７！ｒ
ｌｌ！；、ＩＱ／　　　　　　　　　　　　コ′Ｎコｑ
Ｏ７ＡＱ２　　　　　　　　　　　コＮ３θ／デＱ３　
　　　　　　　　　　　２ＮココココＣ’　／　　　　
　　　　　　　　　３．３　　μｆＣ２３，３μｆ Ｒ／　　　　　　　　　　　　コ００　ΩＲ２２，０玖
Ω Ｒ３コ、ａＫΩ Ｒ’ｌ　　　　　　　　　　　　　、２．ＯＫΩＲＪ−
コ、コにΩ Ｒ１，７！；０　Ω Ｒ７，２コにΩ Ｒｆ　　　　　　　　　　　　　／Ａ；　ＫΩＲ９／Ｑ
　［Ω Ｒ１０／ｊ　ＫΩ Ｒ／／　　　　　　　　　　　　／、θ　ＫΩＯＲ／　
　　　　　　　　　　　／Ｎダ００ダＯＲ，ｌ　　　　
　　　　　　　　／’Ｎｔ００４ｔＯＲ３／Ｎｌｌ００
４ｔ ＣＲ４ｔ　　　　　　　　　　　／Ｎダ００ダＯＲ左　
　　　　　　　　　　　　４６ｇ　　Ｖ　　（ツェナー
）ＣＲ乙　　　　　　　　　　　　コｏ　■　（ツェナ
ー）Ｖ／　　　　　　　　　　　　　、２！　ボルト上
表に挙げた回路値を利用すると、クロック１０は、プロ
グラマブル・アレイ論理集積回路ＰＡＬ中で二個のクリ
ップフロップから成る÷り回路へ１Ｉ００Ｈ２の方形波
出力を供給できる。

ＰＡＬ中の他の４個のフリップフロップは、ニダ回路の
出力によってクロック動作される状態シーケンサとして
構成される。この状態シーケンサは、回路電力の初印加
時に常に状態θ０００で始る／６の可能な状態を進める
。／ｌの状態は一進順ではなくむしろ１つのビットのう
ちの少なくとも一個が隣接状態間で変らなければならな
いように構成される。その上、一つの隣接状態はコ進順
にない。そのようなシーケンスを７６進法で表わすと、
その−例は０．　Ｄ、　４、／。

ざ、　、２．Ｂ、　ｊ、　３、’？、−９，Ｃ，Ａ、　
Ａ、　？およびＥである。状態シーケンサは第３図の波
形りの立上りで次の状態へ変る。これは分局器１ｇ中の
カウンタ状態０θに相当する。分周器７ｇ中のカウンタ
が状態１０に達するまで先行のキー・データ・ワードＮ
−，はマイクロプロセッサ／６の出力端子にまだ現われ
、従ってＰＡＬ中のコンバレータコ、２はキー・データ
拳ワードとシーケンス状態データ・ワードが不一致なの
で低しベルニナル。マイクロプロセッサ／乙はカウンタ
状態１０で次のキー・データ・ワードＮｏを出力し、コ
ンパレータ出力を高レベルにさせる。

カウンタが状態ＯＯに戻ると、状態シーケンサはシーケ
ンス状態データ・ワードＮ／に進み。

動作は先行ステップにおけるように継続する。

コンパレータ出力が偽（低レベル）である間、Ｚ／Ａ　
中のアンド・ゲート出力は低レベルにあってコンデンサ
ＣＩを充電させ、コンデンサＣ，２を放電させる。コン
パレータココの出力が真（高レベル）である間、　Ｚ／
Ａ中のアンド・ゲート出力は高レベルにあってＺ／Ａ中
のトランジスタをターン・オンさせ、逆にコンデンサＣ
／を放電させ、コンデンサＣ２を充電させる。

もしマイクロプロセッサ／ルが適切な時間に正しいキー
・データ・ワードを出力しているならばコンデンサＣＩ
およびＯｕの電圧が大体９．コボルトよりも高く維持き
れるように、この例ではロック回路３６のＲｅ時定数は
選ばれる。もしマイクロプロセッサ／６が故障して正し
いキー・データ・ワードを適切な時間に出力しないなら
ば、コンデンサＣ／とＣａｌの少なくトモ一方の電圧は
大体９．２ボルトよりも下がり、出力端子ＯＵＴを高レ
ベルにさせる。

ダ種類の故障すなわち（１）マイクロプロセッサ／Ａが
故障するがロック回路３６は故障しない場合、−）逆に
ロック回路３乙が故障するがマイクロプロセッサ／６は
故障しない場合、（３）ロック回路とマイクロプロセッ
サが共に故障する場合、それに（リロック回路とマイク
ロプロセッサが共に動作しているが出力回路３ｇは故障
する場合について、今から詳しく説明する。この発明は
これら事故の各々を処理する能力にある。

（１）の場合は、これら部品（／６と３６）が比較的複
雑なために最もありそうな故障である。

所定故障モードのモニタ出力を維持するには、マイクロ
プロセッサが特定の時点で７乙のキー・データ・ワード
を正しく出力してロック回路を満足させなければならな
い。万一マイクロプロセッサが故障するならば、図示の
実施例において必要とされるシーケンスを正しく推測す
ることの可能性は夕、ダλｘ　７０２０　　にすぎない
。この可能性はキー・データ拳ワードのタイミング要件
を考慮しない。従って、たとえマイクロプロセッサが誤
動作しても、それがロック回路を／回さえ開路し得るこ
とはありそうもない。マイクロプロセッサにおける故障
を検出するためのロックおよびキー・システムの能力は
自己テスト・ソフトウェアに直接依存するこさを強調し
ておかなければならない。自己テスト・ルーチンハ、マ
イクロプロセッサの全ての面を実行しなければならず、
かつどんな故障も正しくないキー・データ・ワードを生
じて出力させるように書かれなければならない。マイク
ロプロセッサは、自己テスト・ルーチンによって生じら
れたキー・データ・ワードが正しいかどうかを知る必要
がない。これはロック回路の唯一の責任である。

−）の場合はロック回路だけの故障である。たいていの
故障はコンデンサＣ／とＣコの少なくトモ一方の電圧を
約０ボルトにさせることになる。分局器／ｌ、状態シー
ケンサ２０およびコンバレータコλが故障してもそのよ
うな状態になる。ロック回路の故障または状態とは無関
係に、第１図の信号ライン３０に低レベル出力を発生さ
せるか信号ライン＋＋に高レベル出力を発生させること
により、マイクロプロセッサはモニタ出力を所定の状態
にしいる性能を持つことに注目されたい。

（３）の場合は−）の場合と良く似ている。もしトラン
ジスタＱｌのコレクタとエミッタが短絡しかつアンド争
スイッチＺ／ＡおよびＺ／Ｂが開路するならば、極め。

て危険な複合故障を起し得る。

しかしながら、この可能性は非常に少なく、その発生確
率を最小にするための処置をとれる。

（り）の場合は、もし出力が自己テスト・ソフトウェア
中検知されて調べられるならば、マイクロプロセッサで
検出できる。マイクロプロセッサがその問題を直接アド
レッシングできないが。

それは出力の手動スイッチングを要することの表示を出
力できる。出力回路３ｇの故障前の平均時間が全く長く
従って関連故障の可能性がむしろ小さいことに注目され
たい。

発明の効果 こ＼に説明した制御システム・モニタは、極めて簡単、
小型で安価であるにもか＼わらず、故障をかなり良く検
出しかつ信頼性に富む。ロック回路には約／ｌｊＯ〜／
ざ、７！；　０１１２（２＋＋　３１ｎ２）Ｄプリント
回路板を使用すべきである。特定の回路例について詳し
く説明したが、当業者には明らかなようにこの発明の範
囲から逸脱しない限り種々の変形例を作ったり部品を取
り替えたりすることができる。例えば、状態シーケンサ
２０は１分周器／ｇによってインディクスされて所定シ
ーケンスの状態データ・ワードを出力するための読出し
専用メモリとすることができるｏその上、ＣＲ５Ｒｉ／
、Ｚ／ＢおよびＲ／（７）代りに他の回路を使用できる
。

この発明は、航空機用のような複数発電系統の動作を制
御するためのものである。そのような系統では、多数台
の発電機の出力を確実に監視でき、たつ故障した発電機
を系統から外して予備発電機を投入することができる。

特願昭５７−１０’２３２７号（特開昭５ｇ−７９７２
３号）は第１図のモニタが挿入され得る電力系統を開示
する。

第１図の回路動作は、制御システムに関して一連の自己
テスト・ルーチンを実行するステップと、前記テスト・
ルーチンの結果を表わす第１ンーケンスのデータ・ワー
ドを生じるステップと、前記第１ンーケンスの各データ
・ワードを第１の予め選択した期間コンノくレータへ提
示するステップと、第コン−ケンスの所定データ・ワー
ドを前記コンパレータへ提示し、その際前記第２ンーケ
ンスの各データ拳ワードが第２の予め選択した期間（な
お、第１と第一の期間は部分的に重複する。）前記コン
ノくレータへ提示されるようにするステップと、前記コ
ンパレータへ提示された両データ・ワードが一致する時
に第１のコンデンサを充電して第一のコンデンサを放電
させるステップと、逆に前記コンパレータへ提示された
両データ会ワードが不一致の時に前記第１のコンデンサ
を放電てせて前記第２のコンデンサを充電するステップ
と、前記第１または第一のコンデンサの電荷が予め選ん
だ値よりも下る時に所定の出力信号を発生するステップ
とから成る制御システムの監視方法を例示する。

【図面の簡単な説明】

第１図はこの発明に係る制御システム・モニタの一実施
例を一部ブロック図で示す回路図、第２図は第１図の回
路動作を例示するフロー・チャート図、第３図は第１図
の回路動作を例示する波形図である。 ／Ａはマイクロプロセッサ、２　ｏ　ｌｄ［態シーケン
サ、２２はコンパレータ、３６はロック回路、　ＣＩと
０２はコンデンサである。

Claims (1)

1. 【特許請求の範囲】 ／　監視されるシステムの動作状態を表わす第１シーケ
   ンスのデータｅワードを生じるための手段と、 第２シーケンスのデータ中ワードを生じるための手段と
   、 前記第１シーケンス中のデータ・ワードと前記第コシ−
   ケンス中のデータ番ワードきを比較するためのコンパレ
   ータと、 を備え、 紬記第１ジーケンスト前記第コシーケンス中の対応する
   データ・ワードが次々の期間中前記コンパレータへ提示
   され、前記法々の期間が予め選んだ時間重複し、 前記コンパレータは、比較される両データ・ワードが一
   致する時に第１論理レベルの出力を生じ、逆に前記両デ
   ータ・ワードが不一致の時に第２論理レベルの出力を生
   じ。 更に、前記コンパレータの出力が前述した仕方で前記第
   ７論理レベルと前記第コ論理レベルに行ったり来たりし
   なくなる時に所定の出力状態を生じるための手段 を設けた、 制御システム・モニタ。 ユ　所定の出力状態を生じるための手段は２個のコンデ
   ンサを右し、一方のコンデンサはコンパレータ出力が第
   １論理レベルにある間充電されるが、前記コンパレータ
   出力が第２論理レベルにある間放電され、逆に他方のコ
   ンデンサは前記コンパレータ出力が前記第１論理レベル
   にある間放電されるが、前記コンパレータ出力が前記第
   コ論理レベルにある間充電され、前記フンパレータ出力
   が前述した仕方で前記第１論理レベルと前記第；論理レ
   ベルに行ったり来たりする時に各コンデンサの電圧が予
   め選んだレベルよりも高く留るように前記各コンデンサ
   の充電速度および放電速度が選ばれる特許請求の範囲第
   １項記載の制御システム・モニタ。 ３　第１シーケンスのデータ１ワードを生じるための手
   段は、監視されるシステムへ結合されかつこのシステム
   に関するテストを行うのに適したマイクロプロセッサを
   有し、前記テストの結果が前記第７シーケンスのデータ
   ・ワード中でコード化される特許請求の範囲第１項また
   は第二項記載の制御システム・モニタ。