JPH0354361B2 - - Google Patents

Info

Publication number
JPH0354361B2
JPH0354361B2 JP58089327A JP8932783A JPH0354361B2 JP H0354361 B2 JPH0354361 B2 JP H0354361B2 JP 58089327 A JP58089327 A JP 58089327A JP 8932783 A JP8932783 A JP 8932783A JP H0354361 B2 JPH0354361 B2 JP H0354361B2
Authority
JP
Japan
Prior art keywords
output
data words
comparator
sequence
logic level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58089327A
Other languages
English (en)
Other versions
JPS58211201A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS58211201A publication Critical patent/JPS58211201A/ja
Publication of JPH0354361B2 publication Critical patent/JPH0354361B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B29/00Checking or monitoring of signalling or alarm systems; Prevention or correction of operating errors, e.g. preventing unauthorised operation
    • G08B29/16Security signalling or alarm systems, e.g. redundant systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Safety Devices In Control Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 発明の関連技術分野 この発明は、電気制御システムのモニタ、特に
監視されるシステムまたはモニタ自体の故障でモ
ニタ出力を所定状態にしいる用途で使用するため
のそのようなモニタに関するものである。
従来技術 マイクロプロセツサの出現により、個別論理素
子で形式的に満足された多くの制御システムはマ
イクロプロセツサ技術を使つて設計される。或る
種の制御システムは極めて重要であり、それが故
障すると人命が失われたり装置が広範囲に損傷さ
れたりすることになり得る。そのようなシステム
は、鉄道の制御・警報機、航空機の電力制御系統
および高速道路の交通制御システムを含む。制御
ユニツト内の故障を検出しかつフエール・セーフ
(例えばユニツトが故障した場合に交叉点での信
号機を全部赤にする)を生じさせるために考案さ
れた古典技術はマイクロプロセツサ・システムに
応用きない。これはマイクロプロセツサのLSIの
複雑さおよび個別回路に比べて技術の難しさのせ
いである。
電気システムの故障が人命や財産をひどい危険
にさらす可能性がある時に、電気システムは精密
制御されることが重要である。電気システムや制
御ユニツトが故障すれば、たゞちに修善すべきで
ある。高度の信頼性がある制御機能を含む電気シ
ステムを設計する時に、各種設計の技術を使用で
きる。これらの技術は、バツクアツプ論理制御回
路、選挙投票組織および特殊なデータ処理技術を
含む。
航空機の配電システムでは、発電機の故障は制
御ユニツトによつて検知されなければならず、ま
た補助発電機も配電システムへ投入されなければ
ならない。その上、重量およびサイズを最小にす
るにもかゝわらず自己テスト故障検出機能を果す
のに充分な消費電力を有する制御ユニツトを構成
することが望ましい。制御ユニツトまたは制御さ
れるシステムに一度故障が起ると、その故障をは
つきり表示する必要があり、そして故障した装置
をそのシステムから切り離すための手段を使用し
なければならない。
発明の開示 この発明は、極めて信頼できる電気制御システ
ム・モニタおよびモニタまたは制御システムの残
部で故障が起る時に所望のシステム・レスボンス
をしいるための手段を提供しようとするものであ
る。監視されるシステムの動作状態に応答して一
連のデータ・ワードが生じられかつこれらのデー
タ・ワードが先に決定しておいた一連のデータ・
ワードと比較されるロツクかつキー設計方法が利
用された。もし生じたデータ・ワードが予め選ん
だ値を持たないか或は予め選んだシーケンスで生
じられないならば、モニタの出力は所定の状態に
しいられる。ロツクかつキー方法を利用する制御
システムの例は特願昭57−102327号(特開昭58−
19123号)および米国特許第4107253号に見い出さ
れる。
この発明の目的は、システム状態を監視するた
めのモニタを提供することである。
この発明によつて構成された制御システム・モ
ニタは、監視されるシステムの動作状態を表わす
第1シーケンスのデータ・ワードを生じるための
手段と、第2シーケンスのデータ・ワードを生じ
るための手段と、前記第1シーケンス中のデー
タ・ワードと前記第2シーケンス中のデータ・ワ
ードとを比較するためのコンパレータとを備え、
前記第1シーケンスと前記第2シーケンス中の対
応するデータ・ワードが部分的に重複する次々の
期間中前記コンパレータへ提示される。前記コン
パレータは、比較される両データ・ワードが一致
する時に第1論理レベルの出力を生じ、逆に前記
両データ・ワードが不一致の時に第2論理レベル
の出力を生じる。制御システム・モニタは、更
に、前記コンパレータの出力が前述した仕方で前
記第1論理レベルと前記第2論理レベルに行つた
り来たりしなくなる時に所定の出力状態を生じる
ための手段を含む。この発明の一実施例では、2
個のコンデンサが前記コンパレータの論理出力レ
ベルに応答して交互に充放電される。前記コンパ
レータ出力が前述した仕方で前記第1論理レベル
と前記第2論理レベルに行つたり来たりする時に
各コンデンサの電圧が予め選んだレベルよりも高
く留るよに前記各コンデンサの充電速度および放
電速度が選ばれる。もしどちらかのコンデンサの
電圧が予め選択したレベルよりも下るならば、モ
ニタ出力は所定状態にしいられる。
他面では、この発明は、制御されるシステムお
よび制御システム・モニタに関して一連の自己テ
スト・ルーチンを実行するステツプと、前記テス
ト・ルーチンの結果を表わす第1シーケンスのデ
ータ・ワードを生じるステツプと、前記第1シー
ケンスの各データ・ワードを第1の予め選択した
期間コンパレータへ提示するステツプと、第2シ
ーケンスの所定データ・ワードを前記コンパレー
タへ提示し、その際前記第2シーケンスの各デー
タ・ワードが第2の予め選択した期間(なお、第
1と第2期間は部分的に重複する。)前記コンパ
レータへ提示されるようにするとステツプと、前
記コンパレータへ提示された両データ・ワードが
一致する時に第1のコンデンサを充電して第2の
コンデンサを放電させるステツプと、逆に前記コ
ンパレータへ提示された両データ・ワードが不一
致の時に前記第1のコンデンサを放電させて前記
第2のコンデンサを充電するステツプと、前記第
1または第2のコンデンサの電荷が予め選んだ値
よりも下る時に所定の出力信号を発生するステツ
プとから成る制御システムの監視方法にある。
発明の実施例 構 成 第1図は、この発明に係る制御システム・モニ
タを一部ブロツク図で示す回路図である。動作
時、クロツク10は、時間の経過につれて変化す
る信号すなわち時間変化信号(その周波数は予め
選ばれている)を発生し、かつデータ・ライン1
2,14を通じてそれぞれプログラマブル・アレ
イ論理集積回路PAL、マイクロプロセツサ16
へこの時間変化信号を供給する。プログラマブ
ル・アレイ論理集積回路PALは、分周器18、
状態シーケンサ20およびコンパレータ22を含
む。分周器18は、時間変化信号すなわちクロツ
ク信号の周波数を下げかつ状態シーケンサ20に
よつて発生される一連の所定データ・ワードの出
力を制御するために使用される。マイクロプロセ
ツサ16はデータ・ライン24および26を通じ
て、監視される制御システムと相互作用する。こ
のようにして、監視される制御システムに関する
種々の制御動作を行いかつまた自己テスト・ルー
チン(モニタの残りの回路および監視される制御
システムの動作状態を決定する)を実行すること
がプログラムされ得る。自己テスト・ルーチンに
応答して、監視される制御システムの動作状態を
表わす別な一連のデータ・ワードが発生される。
これらデータ・ワードはデータ・ライン28を通
じてコンパレータ22へ所定のシーケンスで供給
される。状態シーケンサ20からの一連の所定デ
ータ・ワードとマイクロプロセツサ16からの別
な一連のデータ・ワードとは次々の時間々隔
(次々の時間々隔は予め選んだ時間重複する)中
コンパレータ22へ与えられる。コンパレータ2
2へ与えられたデータ・ワードが或る瞬間に一致
する時に、コンパレータ出力は第1論理レベルに
なる。逆に、コンパレータ22へ与えられたデー
タ・ワードが不一致の時には、コンパレータ出力
は第2論理レベルになる。状態シーケンサ20と
マイクロプロセツサ16からのデータ・ワードが
部分的に重複する時間々隔で次々にコンパレータ
22へ与えられるので、もし状態シーケンサ20
によつて生じられる一連の所定データ・ワードに
対応する一連のデータ・ワードをマイクロプロセ
ツサ16が繰り返して生じるならば、コンパレー
タ出力は前述した仕方で高レベルと低レベルの論
理出力に振動する。この実施例では、コンパレー
タ出力のデータ・ライン32および34は同一出
力の論理レベル信号を受け、この論理レベル信号
は抵抗R1およびアンド・スイツチZ1Aを通し
てロツク回路36へ供給される。
もしマイクロプロセツサ16が生じているデー
タ・ワードと状態シーケンサ20が生じるデー
タ・ワードとが対応するならば、ロツク回路36
はアンド・スイツチZ1A中のトランジスタのコ
レクタから前述した仕方で高論理レベルと低論理
レベルに変る信号を受ける。アンド・スイツチZ
1A中のトランジスタがこの信号によつて交互に
ターン・オン、ターン・オフされるので、コンデ
ンサC1とC2は交互に充放電する。例えば、Z
1A中のアンド・ゲート出力が低レベルの時に、
Z1Aトランジスタはオフであり、コンデンサC
1は抵抗R2およびR3を通して電圧レベルV1
に向つて充電される。これと同時に、トランジス
タQ1はオフであり、コンデンサC2は抵抗R
5、ダイオードCR2および抵抗R4を通して放
電する。逆にZ1A中のアンド・ゲートの出力が
高レベルになると、Z1Aトランジスタはオンに
なり、コンデンサC1は抵抗R3、ダイオード
CR1およびZ1Aトランジスタを通して放電す
る。これと同時に、トランジスタQ1がターン・
オンされるように抵抗R6およびR7が選ばれて
いるので、コンデンサC2はトランジスタQ1お
よび抵抗R5を通して電圧レベルV1に向けて充
電される。出力回路38は、コンデンサC1およ
びC2の電圧レベルに応答して出力端子OUTで
の出力電圧を制御するように働く。コンデンサC
1およびC2の電圧が予め選んだレベル(これは
ツエナー・ダイオードCR5のツエナー電圧に大
体等しい)を超えると、トランジスタQ2はター
ン・オンして出力端子OUTでの出力電圧は低く
なる。もし何等かの理由によりコンデンサC1ま
たはC2の電圧が予め選んだレベルよりも下がる
と、ツエナー・ダイオードCR5は通電を停止し、
トランジスタQ2はターン・オフして出力端子電
圧レベルを電圧レベルV1近くまで上げる。
ツエナー・ダイオードCR6、抵抗R11およ
びアンド・スイツチZ1Bから成るラツチ回路4
0は、コンデンサC1の電圧を検知し、かつもし
この電圧が予め選んだレベルを超えるならばアン
ド・スイツチZ1Bのトランジスタをターン・オ
ンさせる。これは、Z1A中のアンド・ゲートへ
の入力ラインすなわちデータ・ラインの一方を低
レベルまで引き下げてZ1A中のアンド・ゲート
の出力の振動を防ぎ、これにより出力端子OUT
を所定の状態に維持する。コンデンサC1の電圧
が過度に上昇するのは最も普通の故障である。
トランジスタQ2は、正常な動作状態下におい
てマイクロプロセツサ16からインターフエース
回路42を通してターン・オフされることもでき
る。通信ライン44での高レベル論理出力はトラ
ンジスタQ3をターン・オンし、これによりダイ
オードCR7およびトランジスタQ3を通して大
地へ電流を通電させる。これはツエナー・ダイオ
ードCR5の両端間の電圧を、その閾値電圧より
も低い値まで下げる。その上、ロツク回路36は
マイクロプロセツサ出力と無関係にトランジスタ
Q2をオフにできる。
動 作 第2図は、第1図の回路の動作を例示するフロ
ー・チヤート図である。ブロツク50は、この回
路が電源に接続された時に状態シーケンサ20に
よつて生じられた一連のデータ・ワードとマイク
ロプロセツサ16のデータ・ワードとが下記のよ
うに初期設定されることを示す。すなわち状態シ
ーケンサ20はシーケンス状態データ・ワード
N0として特徴付けられたデータ・ワードを出力
するようにアドレツシングされ、マイクロプロセ
ツサ16のデータ・ライン28はキー・データ・
ワードN-1を出力するように初期設定される。ブ
ロツク52は、これらデータ・ワードがコンパレ
ータ22へ供給される時にコンパレータ出力が論
理値0であることを示す。データ・ライン14で
のクロツク信号に応答してマイクロプロセツサ1
6は自己テスト・ルーチンを実行しかつキー・デ
ータ・ワードN0(自己テスト・ルーチンの結果を
表わす)を出力する。同時に、状態シーケンサ2
0がまだシーケンス状態データ・ワードN0を出
力中であるように分周器18は状態シーケンサ2
0のインデツクスイングを妨げた。従つて、コン
パレータ22は各入力端子に同じデータ・ワード
N0を受けてその出力端子に論理値1を出力する
(ブロツク54)。分周器18で所定数のクロツ
ク・パルスを受けた後で状態シーケンサ20はイ
ンデツクスされてブロツク56中に示したような
シーケンス状態データ・ワードN1を出力する。
この時マイクロプロセツサ16はまだキー・デー
タ・ワードN0を出力しており、コンパレータ出
力は論理値0になる。再びマイクロプロセツサ1
6が自己テスト・ルーチンを実行し、ブロツク5
8中に示したように出力されるキー・データ・ワ
ードN1を生じる。キー・データ・ワードとシー
ケンス状態データ・ワードが一致すると、コンパ
レータ出力は論理値1に戻る。この動作モードは
所定数のシーケンス状態が比較されるまでブロツ
ク60および62を通して継続する。所定数のシ
ーケンス状態が終ると、動作サイクルは反復され
る。この例では16のシーケンス状態が示されて
いる。
第3図の波形は、第1図の回路の動作を更に例
示する。クロツク10の出力は波形Aで例示さ
れ、クロツク・パルスは波形Bで示した縁で立上
る。分周器18は第3図のラインCに示した2進
数状態をとるカウンタを含む。波形Dは分周器1
8の出力を示す。分周器出力の各立上りで状態シ
ーケンサ20は第3図のラインEに示したように
状態を変える。しかしながら、マイクロプロセツ
サ16によつて生じられるキー・データ・ワード
は、第3図のラインFに示したように、分周器出
力が立下るまでデータ・ライン28に置かれな
い。このようにしてコンパレータ22への両入力
が一致するか不一致かは第3図の波形Gに示され
ている。この波形Gで示したコンパレータ出力に
応答して波形H、IはそれぞれコンデンサC1,
C2の電圧を示す。状態シーケンサ20からのシ
ーケンス状態データ・ワードおよびマイクロプロ
セツサ16からコンパレータ22へのキー・デー
タ・ワードを正確に提示する時限を制御すること
により、コンデンサC1とC2の電圧を或る所定
電圧よりも高く維持できる。
一例として下記の表は第1図の回路中で使用で
きる特定の回路素子を示す。
表 PAL モノリシツク・メモリ PAL16R6MJ マイクロプロセツサ インテル 8051 Z1A,Z1B 75452 Q1 2N2907A Q2 2N3019 Q3 2N2222 C1 3.3μf C2 3.3μf R1 200Ω R2 2.0KΩ R3 2.2KΩ R4 2.0KΩ R5 2.2KΩ R6 750Ω R7 22KΩ R8 15KΩ R9 10KΩ R10 1.5KΩ R11 1.0KΩ CR1 1N4004 CR2 1N4004 CR3 1N4004 CR4 1N4004 CR5 6.8V(ツエナー) CR6 20V(ツエナー) V1 25ボルト 上表に挙げた回路値を利用すると、クロツク1
0は、プログラマブル・アレイ論理集積回路
RAL中で2個のフリツプフロツプから成る÷4
回路へ400Hzの方形波出力を供給できる。
PAL中の他の4個のフリツプフロツプは、÷4
回路の出力によつてクロツク動作される状態シー
ケンサとして構成される。この状態シーケンサ
は、回路電力の初印加時に常に状態0000で始る1
6の可能な状態を進める。16の状態は2進順で
はむしろ4つのビツトのうちの少なくとも2個が
隣接状態間で変らなければならないように構成さ
れる。その上、2つの隣接状態は2進順にない。
そのようなシーケンスを16進法で表わすと、その
1例は0、D、4、1、8、2、B、5、3、
F、9、C、6、A、7およびEである。状態シ
ーケンサは第3図の波形Dの立上りで次の状態へ
変る。これは分周器18中のカウンタ状態00に相
当する。分周器18中のカウンタが状態10に達す
るまで先行のキー・データ・ワードN-1はマイク
ロプロセツサ16の出力端子にまだ現われ、従つ
てPAL中のコンパレータ22はキー・データ・
ワードとシーケンス状態データ・ワードが不一致
なので低レベルになる。マイクロプロセツサ16
はカウンタ状態10で次のキー・データ・ワード
N0を出力し、コンパレータ出力を高レベルにさ
せる。カウンタが状態00に戻ると、状態シーケン
サはシーケンス状態データ・ワードN1に進み、
動作は先行ステツプにおけるように継続する。
コンパレータ出力が偽(低レベル)である間、
Z1A中のアンド・ゲート出力は低レベルにあつ
てコンデンサC1を充電させ、コンデンサC2を
放電させる。コンパレータ22の出力が真(高レ
ベル)である間、Z1A中のアンド・ゲート出力
は高レベルにあつてZ1A中のトランジスタをタ
ーン・オンさせ、逆にコンデンサC1を放電さ
せ、コンデンサC2を充電させる。もしマイクロ
プロセツサ16が適切な時間に正しいキー・デー
タ・ワードを出力しているならばコンデンサC1
およびC2の電圧が大体9.2ボルトよりも高く維
持されるように、この例ではロツク回路36の
RC時定数が選ばれる。もしマイクロプロセツサ
16が故障して正しいキー・データ・ワードを適
切な時間に出力しないならば、コンデンサC1と
C2の少なくとも一方の電圧は大体9.2ボルトよ
りも下がり、出力端子OUTを高レベルにさせる。
4種類の故障すなわち(1)マイクロプロセツサ1
6が故障するがロツク回路36は故障しない場
合、(2)逆にロツク回路36が故障するがマイクロ
プロセツサ16は故障しない場合、(3)ロツク回路
とマイクロプロセツサが共に故障する場合、それ
に(4)ロツク回路とマイクロプロセツサが共に動作
しているが出力回路38は故障する場合につい
て、今から詳しく説明する。この発明はこれら事
故の各々を処理する能力にある。
(1)の場合は、これら部品16と36が比較的複
雑なために最もありそうな故障である。所定故障
モードのモニタ出力を維持するには、マイクロプ
ロセツサが特定の時点で16のキー・データ・ワ
ードを正しく出力してロツク回路を満足させなけ
ればならない。万一マイクロプロセツサが故障す
るならば、図示の実施例において必要とされるシ
ーケンスを正しく推測することの可能性は5.42×
10-20にすぎない。この可能性はキー・データ・
ワードのタイミング要件を考慮しない。従つて、
たとえばマイクロプロセツサが誤動作しても、そ
れがロツク回路を1回さえ開路し得ることはあり
そうもない。マイクロプロセツサにおける故障を
検出するためのロツクおよびキー・システムの能
力は自己テスト・ソフトウエアに直接依存するこ
とを強調しておかなければならない。自己テス
ト・ルーチンは、マイクロプロセツサの全ての面
を実行しなければならず、かつどんな故障も正し
くないキー・データ・ワードを生じて出力させる
ように書かれなければならない。マイクロプロセ
ツサは、自己テスト・ルーチンによつて生じられ
たキー・データ・ワードが正しいかどうかを知る
必要がない。これはロツク回路の唯一の責任であ
る。
(2)の場合はロツク回路だけの故障である。たい
ていの故障はコンデンサC1とC2の少なくとも
一方の電圧を約0ボルトにさせることになる。分
周器18は、状態シーケンサ20およびコンパレ
ータ22が故障してもそのような状態になる。ロ
ツク回路の故障または状態とは無関係に、第1図
の信号ライン30に低レベル出力を発生させるか
信号ライン44に高レベル出力を発生させること
により、マイクロプロセツサはモニタ出力を所定
の状態にしている性能を持つことに注目された
い。
(3)の場合は(2)の場合と良く似ている。もしトラ
ンジスタQ1のコレクタとエミツタが短絡しかつ
アンド・スイツチZ1AおよびZ1Bが開路する
ならば、極めて危険な複合故障を起し得る。しか
しながら、この可能性は非常に少なく、その発生
確率を最小にするための処置をとれる。
(4)の場合は、もし出力が自己テスト・ソフトウ
エア中検知されて調べられるならば、マイクロプ
ロセツサで検出できる。マイクロプロセツサがそ
の問題を直接アドレツシングできないが、それは
出力の手動スイツチングを要することの表示を出
力できる。出力回路38の故障前の平均時間が全
く長く従つて関連故障の可能性がむしろ小さいこ
とに注目されたい。
発明の効果 こゝに説明した制御システム・モニタは、極め
て簡単、小型で安価であるにもかゝわらず、故障
をかなり良く検出しかつ信頼性に富む。ロツク回
路には約12.50〜18.75cm2(2〜3in2)のプリント
回路板を使用すできである。特定の回路例につい
て詳しく説明したが、当業者には明らかなように
この発明の範囲から逸脱しない限り種々の変形例
を作つたり部品を取り替えたりすることができ
る。例えば、状態シーケンサ20は、分周器18
によつてインデイクスされて所定シーケンスの状
態データ・ワードを出力するための読出し専用メ
モリとすることができる。その上、CR6,R1
1,Z1BおよびR1の代りに他の回路を使用で
きる。
この発明は、航空機用のような複数発電系統の
動作を制御するためのものである。そのような系
統では、多数台の発電機の出力を確実に監視で
き、かつ故障した発電機を系統から外して予備発
電機を投入することができる。特願昭57−102327
号(特開昭58−19123号)は第1図のモニタが挿
入され得る電力系統を開示する。
第1図の回路動作は、制御システムに関して一
連の自己テスト・ルーチンを実行するステツプ
と、前記テスト・ルーチンの結果を表わす第1の
シーケンスのデータ・ワードを生じるステツプ
と、前記第1シーケンスの各データ・ワードを第
1の予め選択した期間コンパレータへ提示するス
テツプと、第2シーケンスの所定データ・ワード
を前記コンパレータへ提示し、その際前記第2シ
ーケンスの各データ・ワードが第2の予め選択し
た期間(なお、第1と第2の期間は部分的に重複
する。)前記コンパレータへ提示されるようにす
るステツプと、前記コンパレータへ提示された両
データ・ワードが一致する時に第1のコンデンサ
を充電して第2のコンデンサを放電させるステツ
プと、逆に前記コンパレータへ提示された両デー
タ・ワードが不一致の時に前記第1のコンデンサ
を放電させて前記第2のコンデンサを充電するス
テツプと、前記第1または第2のコンデンサの電
荷が予め選んだ値よりも下る時に所定の出力信号
を発生するステツプとから成る制御システムの監
視方法を例示する。
【図面の簡単な説明】
第1図はこの発明に係る制御システム・モニタ
の一実施例を一部ブロツク図で示す回路図、第2
図は第1図の回路動作を例示するフロー・チヤー
ト図、第3図は第1図の回路動作を例示する波形
図である。 16はマイクロプロセツサ、20は状態シーケ
ンサ、22はコンパレータ、36はロツク回路、
C1とC2はコンデンサである。

Claims (1)

  1. 【特許請求の範囲】 1 監視されるシステムの動作状態を表わす第1
    シーケンスのデータ・ワードを生じるための手段
    と、 第2シーケンスのデータ・ワードを生じるため
    の手段と、 前記第1シーケンス中のデータ・ワードと前記
    第2シーケンス中のデータ・ワードとを比較する
    ためのコンパレータと、 を備え、 前記第1シーケンスと前記第2シーケンス中の
    対応するデータ・ワードが次々の期間中前記コン
    パレータへ提示され、前記次々の期間が予め選ん
    だ時間重複し、 前記コンパレータは、比較される両データ・ワ
    ードが一致する時に第1論理レベルの出力を生
    じ、逆に前記両データ・ワードが不一致の時に第
    2論理レベルの出力を生じ、 更に、前記コンパレータの出力が前述した仕方
    で前記第1論理レベルと前記第2論理レベルに行
    つたり来たりしなくなる時に所定の出力状態を生
    じるための手段を設け、 前記所定の出力状態を生じるための手段は2個
    のコンデンサを有し、一方のコンデンサはコンパ
    レータ出力が第1論理レベルにある間充電される
    が、前記コンパレータ出力が第2論理レベルにあ
    る間放電され、逆に他方のコンデンサは前記コン
    パレータ出力が前記第1論理レベルにある間放電
    されるが、前記コンパレータ出力が前記第2論理
    レベルにある間充電され、前記コンパレータ出力
    が前述した仕方で前記第1論理レベルと前記第2
    論理レベルに行つたり来たりする時に各コンデン
    サの電圧が予め選んだレベルよりも高く留るよう
    に前記各コンデンサの充電速度および放電速度が
    選ばれる制御システム・モニタ。 2 第1シーケンスのデータ・ワードを生じるた
    めの手段は、監視されるシステムへ結合されかつ
    このシステムに関するテストを行うのに適したマ
    イクロプロセツサを有し、前記テストの結果が前
    記第1シーケンスのデータ・ワード中でコード化
    される特許請求の範囲第1項記載の制御システ
    ム・モニタ。
JP58089327A 1982-05-26 1983-05-23 制御システム・モニタ Granted JPS58211201A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/382,436 US4477870A (en) 1982-05-26 1982-05-26 Digital control system monitor having a predetermined output under fault conditions
US382436 2003-03-06

Publications (2)

Publication Number Publication Date
JPS58211201A JPS58211201A (ja) 1983-12-08
JPH0354361B2 true JPH0354361B2 (ja) 1991-08-20

Family

ID=23508935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58089327A Granted JPS58211201A (ja) 1982-05-26 1983-05-23 制御システム・モニタ

Country Status (5)

Country Link
US (1) US4477870A (ja)
JP (1) JPS58211201A (ja)
DE (1) DE3318662A1 (ja)
FR (1) FR2527815A1 (ja)
GB (1) GB2122789B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598355A (en) * 1983-10-27 1986-07-01 Sundstrand Corporation Fault tolerant controller
US4586179A (en) * 1983-12-09 1986-04-29 Zenith Electronics Corporation Microprocessor reset with power level detection and watchdog timer
JPS61150847A (ja) * 1984-12-25 1986-07-09 Honda Motor Co Ltd 車両用灯具の制御装置
US4956842A (en) * 1988-11-16 1990-09-11 Sundstrand Corporation Diagnostic system for a watchdog timer
US5206861A (en) * 1990-08-28 1993-04-27 International Business Machines Corporation System timing analysis by self-timing logic and clock paths
US5892901A (en) * 1997-06-10 1999-04-06 The United States Of America As Represented By The Secretary Of The Navy Secure identification system
US6484974B1 (en) 2001-09-10 2002-11-26 Union Switch & Signal, Inc. Controller for switch machine

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816304A (ja) * 1981-07-01 1983-01-31 Amada Co Ltd 工作機械の制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521172A (en) * 1965-11-26 1970-07-21 Martin Marietta Corp Binary phase comparator
US4107253A (en) * 1976-12-01 1978-08-15 U.S. Philips Corporation Safety and test device in a railway signalling system
US4122995A (en) * 1977-08-02 1978-10-31 Burroughs Corporation Asynchronous digital circuit testing system
US4255809A (en) * 1979-11-02 1981-03-10 Hillman Dale A Dual redundant error detection system for counters
US4409635A (en) * 1981-06-18 1983-10-11 Westinghouse Electric Corp. Electrical power system with fault tolerant control unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816304A (ja) * 1981-07-01 1983-01-31 Amada Co Ltd 工作機械の制御装置

Also Published As

Publication number Publication date
GB2122789B (en) 1986-07-23
GB2122789A (en) 1984-01-18
US4477870A (en) 1984-10-16
JPS58211201A (ja) 1983-12-08
GB8314169D0 (en) 1983-06-29
FR2527815A1 (fr) 1983-12-02
DE3318662A1 (de) 1983-12-01

Similar Documents

Publication Publication Date Title
US4409635A (en) Electrical power system with fault tolerant control unit
EP0067510B1 (en) A test system for functionally testing a microprocessor-based assembly, and apparatus for testing logic circuitry
US4001818A (en) Digital circuit failure detector
US4586180A (en) Microprocessor fault-monitoring circuit
KR100296984B1 (ko) 전자제어장치용감시시스템
JPS61501055A (ja) プログラム可能なデジタル信号テストシステム
US5426776A (en) Microprocessor watchdog circuit
JPH0354361B2 (ja)
US4342112A (en) Error checking circuit
EP0810444A1 (en) Diagnosys circuit for possible faults during the driving phase of an electric load by a bridge stage
JPS6110340A (ja) プログラマブル制御装置の入力/出力装置に用いられる情報交換方法、入力/出力モジュール、およびモジュール用回路
EP0486222A2 (en) Improvements in and relating to microprocessor based systems
CN107453316B (zh) 安全电路
CA1139859A (en) Alarm system
SU1336037A1 (ru) Устройство дл контрол электрического монтажа
JPH0143650Y2 (ja)
SU1296966A1 (ru) Устройство дл автоматической проверки правильности электромонтажа
JPH05173841A (ja) ウオッチドッグタイマのモニタ回路
JPS6015725A (ja) 電源電圧監視回路
JPH0453452B2 (ja)
SU1164838A1 (ru) Цифровое устройство дл управлени преобразователем частоты с непосредственной св зью и однократной модул цией
JP2022169335A (ja) 自己診断機能付き電圧監視回路及び電子制御装置
JPH029738B2 (ja)
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
SU1757097A1 (ru) Управл емый делитель частоты следовани импульсов